CN112531011A - 数字隔离器 - Google Patents

数字隔离器 Download PDF

Info

Publication number
CN112531011A
CN112531011A CN202010074517.0A CN202010074517A CN112531011A CN 112531011 A CN112531011 A CN 112531011A CN 202010074517 A CN202010074517 A CN 202010074517A CN 112531011 A CN112531011 A CN 112531011A
Authority
CN
China
Prior art keywords
layer
metal
insulating
digital isolator
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010074517.0A
Other languages
English (en)
Inventor
大黑达也
织田达广
大塚贤一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN112531011A publication Critical patent/CN112531011A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H04L25/0268—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling with modulation and subsequent demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

实施方式提供能够提高可靠性的数字隔离器，具有第一金属部、第一绝缘部、第二金属部、第三金属部及第一层。所述第一绝缘部设于所述第一金属部之上。所述第二金属部设于所述第一绝缘部之上。所述第三金属部具有第一部分、第二部分、以及第三部分。所述第一部分在与从所述第一金属部朝向所述第二金属部的第一方向垂直的方向上设于所述第一金属部的周围。所述第二部分隔着含有钽的第一导电层设于所述第一部分的一部分之上。所述第三部分设于所述第二部分之上，并在所述垂直的方向上设于所述第二金属部的周围。所述第一层设于所述第二部分的底部的周围，并与所述第一导电层以及所述第一部分的另一部分相接。所述第一层含有钛、或含有硅以及碳。

Description

数字隔离器
相关申请
本申请享受以日本专利申请2019－169302号(申请日：2019年9月18日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及数字隔离器。
背景技术
数字隔离器在截断了电流的状态下，利用磁场或电场的变化来传递信号。对于该数字隔离器，要求提高可靠性。
发明内容
本发明的实施方式提供一种能够提高可靠性的数字隔离器。
实施方式的数字隔离器具有第一金属部、第一绝缘部、第二金属部、第三金属部、以及第一层。所述第一绝缘部设于所述第一金属部之上。所述第二金属部设于所述第一绝缘部之上。所述第三金属部具有第一部分、第二部分、以及第三部分。所述第一部分在与从所述第一金属部朝向所述第二金属部的第一方向垂直的垂直方向上设于所述第一金属部的周围。所述第二部分隔着含有钽的第一导电层设于所述第一部分的一部分之上。所述第三部分设于所述第二部分之上，在所述垂直方向上设于所述第二金属部的周围。所述第一层设于所述第二部分的底部的周围，与所述第一导电层以及所述第一部分的另一部分相接。所述第一层含有钛、或含有硅以及碳。
附图说明
图1是表示实施方式的数字隔离器的俯视图。
图2是图1的II－II剖面图。
图3(a)～5是表示实施方式的数字隔离器的制造工序的工序剖面图。
图6是表示参考例的数字隔离器的剖面图。
图7是表示实施方式的第一变形例的数字隔离器的一部分的剖面图。
图8(a)～9(b)是表示实施方式的第一变形例的数字隔离器的制造工序的工序剖面图。
图10是表示实施方式的第二变形例的数字隔离器的一部分的剖面图。
图11(a)～12(b)是表示实施方式的第二变形例的数字隔离器的制造工序的工序剖面图。
图13是表示实施方式的第三变形例的数字隔离器的一部分的剖面图。
图14(a)～18(b)是表示实施方式的第三变形例的数字隔离器的制造工序的工序剖面图。
图19是表示实施方式的第四变形例的数字隔离器的一部分的剖面图。
图20、21是表示实施方式的第五变形例的数字隔离器的俯视图。
图22是表示实施方式的第六变形例的数字隔离器的俯视图。
图23是图22的A1－A2剖面图。
图24是图22的B1－B2剖面图。
图25是表示实施方式的第七变形例的数字隔离器的一部分的剖面图。
具体实施方式
以下，参照附图对本发明的各实施方式进行说明。
附图是示意性的或概念性的，各部分的厚度与宽度的关系、部分间的大小的比率等并不一定与现实相同。即使在表示相同的部分的情况下，也存在根据附图而彼此的尺寸、比率被不同地表示的情况。
在本申请说明书与各图中，对与已说明的要素相同的要素标注相同的附图标记而适当省略详细的说明。
图1是表示实施方式的数字隔离器的俯视图。
图2是图1的II－II剖面图。
如图1以及图2所示，实施方式的数字隔离器100具有第一电路1、第二电路2、第一金属部11、第二金属部12、第三金属部13、第一绝缘部21、第一层31、第二层32、第一绝缘层41、第二绝缘层42、以及导电层51～55。
在实施方式的数字隔离器100中，在第一金属部11与第二金属部12之间，在截断了电流(绝缘)的状态下传递信号。
在实施方式的说明中，使用XYZ正交坐标系。将从第一金属部11朝向第二金属部12的方向设为Z方向(第一方向)。将与Z方向垂直且相互正交的两个方向设为X方向(第二方向)以及Y方向(第三方向)。另外，为了便于说明，将从第一金属部11朝向第二金属部12方向称为“上”，将其相反方向称为“下”。这些方向基于第一金属部11与第二金属部12的相对的位置关系，与重力的方向无关。
如图2所示，第一金属部11例如设于绝缘部20a中。在第一金属部11与绝缘部20a之间设有导电层51。第一绝缘部21设于第一金属部11以及绝缘部20a之上。第二金属部12设于第一绝缘部21之上。第二金属部12例如设于绝缘部20b中。在第二金属部12与绝缘部20b之间设有导电层52。
在图1以及图2所示的例子中，第一金属部11以及第二金属部12是沿着X－Y面设置为漩涡状的线圈。第一金属部11以及第二金属部12在Z方向上相互对置。即，在从Z方向观察的图1中，第二金属部12以与第一金属部11重叠的方式设置。
如图1所示，第一金属部11的一端(线圈的一端)经由布线60与第一电路1电连接。在第二金属部12的一端(线圈的一端)连接电极焊盘62。例如，电极焊盘62设于第二金属部12的内侧。电极焊盘62也可以与第二金属部12一体地形成。例如，第二电路2与电极焊盘62经由接合线63而电连接。
第三金属部13在X方向以及Y方向上包围第一金属部11以及第二金属部12。具体而言，如图2所示，第三金属部13具有第一部分13a、第二部分13b、以及第三部分13c。
第一部分13a在X方向以及Y方向上设于第一金属部11的周围。第一部分13a例如设于绝缘部20a中。在第一部分13a与绝缘部20a之间设有导电层53。第一金属部11的另一端(线圈的另一端)通过布线61与第一电路1电连接。
第二部分13b设于第一部分13a的一部分之上。在第一部分13a的另一部分之上设有第一绝缘部21。在第二部分13b与第一部分13a之间以及第二部分13b与第一绝缘部21之间设有导电层54(第一导电层)。
第三部分13c在X方向以及Y方向上设于第二金属部12的周围。第三部分13c例如设于绝缘部20b中。在第三部分13c与绝缘部20b之间设有导电层55(第二导电层)。第二金属部12的另一端通过布线64与第二电路2电连接。
例如，如图1所示，第一部分13a以及第三部分13c的形状在从Z方向观察时为环状。第二部分13b沿着环状的第一部分13a以及环状的第三部分13c而设有多个。
如图2所示，第一层31设于第二部分13b的底部的周围。第一层31与第一部分13a的上述另一部分以及导电层54相接。因此，第一绝缘部21不与第一部分13a相接，并在Z方向上从第一部分13a分离。
第一绝缘层41设于第一金属部11与第一绝缘部21之间。第一绝缘层41可以与第一金属部11相接，也可以在Z方向上从第一金属部11分离。
第二层32设于第一绝缘部21之上。第二层32设于第三部分13c的底部的周围以及第二金属部12的底部的周围，并与导电层52以及55相接。第二绝缘层42设于第二层32之上，并与导电层52以及55相接。
在数字隔离器100中，第一层31为绝缘性。第一层31还设于第一金属部11与第一绝缘层41之间，并与第一金属部11相接。第一绝缘层41位于第一层31与第一绝缘部21之间。另外，第一绝缘层41还设于第一部分13a的上述另一部分与第一绝缘部21之间，并与导电层54相接。
第一电路1以及第二电路2的一方被用作接收电路。第一电路1以及第二电路2的另一方被用作发送电路。这里，对第一电路1为接收电路、第二电路2为发送电路的情况进行说明。
第二电路2向第一金属部11发送适合传递的波形的信号(电流)。当电流在第一金属部11中流动时，产生通过漩涡状的第一金属部11的中心的磁场。第一金属部11的X－Y面的中心位置与第二金属部12的X－Y面的中心位置实质上相同。因此，当由第一金属部11产生磁场时，其磁力线的一部分通过第二金属部12的内侧。通过第二金属部12的内侧的磁场的变化，在第二金属部12产生感应电动势，电流在第二金属部12中流动。第一电路1检测在第二金属部12中流动的电流，生成与检测结果相应的信号。由此，在第一金属部11与第二金属部12之间，在截断了电流(绝缘)的状态下，传递信号。
第三金属部13连接于基准电位。基准电位例如是接地电位。连接于基准电位的第三金属部13设于第一金属部11以及第二金属部12的周围，从而能够抑制磁场向数字隔离器100的外部泄漏。
对数字隔离器100的各构成要素的材料的一个例子进行说明。
第一金属部11、第二金属部12、以及第三金属部13含有金属。为了抑制传递信号时的第一金属部11以及第二金属部12中的发热，这些金属部的电阻优选较低。从降低电阻的观点出发，第一金属部11以及第二金属部12优选含有铜。
第一绝缘部21、绝缘部20a、以及绝缘部20b例如包含含有氧与硅的绝缘材料。第一绝缘部21、绝缘部20a、以及绝缘部20b例如包含氧化硅等绝缘材料。绝缘部20a也可以是基板的至少一部分。
导电层51～55含有钽。导电层51～55也可以含有钽的氮化物。导电层51～55也可以具有钽与钽的氮化物的层叠构造。导电层51～55抑制第一金属部11～第三金属部13所含的金属向第一绝缘部21、绝缘部20a、以及绝缘部20b扩散。
第一层31以及第二层32含有选自由氧及氮构成的组中的至少一个、硅、以及碳。例如，第一层31以及第二层32含有SiCO、SiCN、或SiCON。第二层32所含的材料也可以与第一层31所含的材料不同。
第一绝缘层41以及第二绝缘层42含有氮化硅。
第一层31中的碳浓度比第一绝缘层41中的碳浓度高。通过在绝缘层中添加更多的碳，能够减少硬度。因此，第一层31的杨氏模量比第一绝缘层41的杨氏模量低。同样，第二层32中的碳浓度比第二绝缘层42中的碳浓度高、且比第一绝缘层41中的碳浓度高。因此，第二层32的杨氏模量比第二绝缘层42的杨氏模量低、且比第一绝缘层41的杨氏模量低。第一层31中的碳浓度可以与第二层32中的碳浓度相同，也可以不同。另一方面，为了提高绝缘性，第一绝缘层41以及第二绝缘层42优选的是，不添加碳而形成。
例如，第一层31中的碳浓度以及第二层32中的碳浓度在原子组成百分率下分别为15atom％以上、25atom％以下。第一绝缘层41中的碳浓度以及第二绝缘层42中的碳浓度在原子组成百分率下分别为0atom％以上、10atom％以下。
例如，第一层31的Z方向上的厚度T1比导电层54的Z方向上的厚度T2大。厚度T2基于在Z方向上位于第一部分13a与第二部分13b之间的导电层54的一部分来测定。例如，第一绝缘层41的厚度T3比厚度T2大。厚度T1以及厚度T3分别比第一绝缘部21的厚度T4小。
例如，第二层32的Z方向上的厚度T5比导电层55的Z方向上的厚度T6厚。厚度T6基于在Z方向上位于第二部分13b与第三部分13c之间的导电层55的一部分来测定。例如，第二绝缘层42的厚度T7比厚度T6厚。厚度T5以及厚度T7分别比第一绝缘部21的厚度T4小。
对实施方式的数字隔离器的制造方法的一个例子进行说明。
图3～图5是表示实施方式的数字隔离器的制造工序的工序剖面图。
首先，准备绝缘性的基板S。作为基板S，例如能够使用硅基板。在基板S形成有第一电路1。在基板S之上形成绝缘部20a。通过反应性离子蚀刻(RIE)，在绝缘部20a形成开口。开口具有漩涡状的部分、以及包围其的环状的部分。通过溅射，沿着开口的内表面以及绝缘部20a的上表面而形成导电层。通过溅射以及电镀，在导电层之上，形成埋入开口的金属层。通过化学机械研磨(CMP)，使金属层的上表面以及导电层的上表面后退，直到绝缘部20a的上表面露出为止。由此，如图3(a)所示，形成第一金属部11、导电层51、第一部分13a、以及导电层53。
通过化学气相堆积(CVD)，将覆盖第一金属部11以及第一部分13a的第一层31形成于绝缘部20a之上。例如，将三甲基硅烷等含有碳以及硅的气体、氨气(NH3)等含有氮的气体、以及非活性气体供给至绝缘部20a之上。由此，形成含有SiCN的第一层31。在第一层31之上，通过CVD，形成含有氮化硅的第一绝缘层41。如图3(b)所示，在第一绝缘层41之上，通过CVD形成第一绝缘部21。
通过RIE去除第一绝缘部21的一部分，在第一部分13a的上方形成开口。此时，第一绝缘层41作为阻挡件而发挥功能。通过湿式蚀刻或RIE，将通过开口而露出的第一绝缘层41的一部分以及第一层31的一部分去除。在进行湿式蚀刻的情况下，作为蚀刻液，能够使用氟化铵(NH4F)、氟化氢(HF)以及水(H2O)的混合液、氟化氢(HF)与水(H2O)的混合液、或者燐酸(H3PO4)。在进行RIE的情况下，作为蚀刻气体，可使用CHF3、CH2F2、或C4H9F等含有弗饱和烃的气体。
第一部分13a的上表面的一部分通过开口而露出。沿着开口的内表面以及第一绝缘部21的上表面通过溅射形成导电层。通过溅射以及电镀，将埋入开口的金属层形成于导电层之上。通过CMP，使金属层的上表面以及导电层的上表面后退，直到第一绝缘部21的上表面露出为止。由此，如图4(a)所示，形成第二部分13b以及导电层54。
在第二部分13b以及第一绝缘部21之上，与第一层31同样地，通过CVD形成第二层32。通过CVD，在第二层32之上形成第二绝缘层42。通过CVD，如图4(b)所示那样，在第二绝缘层42之上形成绝缘部20b。
通过RIE去除绝缘部20b的一部分，在第一金属部11以及第二部分13b的上方形成开口。开口具有漩涡状的部分、以及包围其的环状的部分。在形成开口时，第二绝缘层42作为阻挡件而发挥功能。通过湿式蚀刻或RIE，将通过开口而露出的第二绝缘层42的一部分以及第二层32的一部分去除。作为蚀刻液或蚀刻气体，能够使用上述的用于去除第一层31以及第一绝缘层41的药液或气体。
通过溅射，沿着开口的内表面以及绝缘部20b的上表面，形成导电层。通过溅射以及电镀，将埋入开口的金属层形成于导电层之上。通过CMP，使金属层的上表面以及导电层的上表面后退，直到绝缘部20b的上表面露出为止。由此，如图5所示，形成第二金属部12、电极焊盘62、导电层52、第三部分13c以及导电层55。通过以上的工序，制造图1以及图2所示的数字隔离器100。
也可以在第二金属部12、电极焊盘62、导电层52、第三部分13c以及导电层55之上形成保护膜。在该情况下，去除电极焊盘62上的保护膜，设置开口部。也可以在第二金属部12、导电层52、第三部分13c以及导电层55之上形成绝缘膜，在其上进一步形成包括电极焊盘的布线层。
参照图6对实施方式的效果进行说明。
图6是表示参考例的数字隔离器的剖面图。
在图6所示的参考例的数字隔离器100r中，未设有第一层31以及第二层32。在第二部分13b的底部的周围设有第一绝缘层41。第一绝缘层41与第一部分13a以及导电层54相接。在第三部分13c的底部的周围设有第二绝缘层42。第二绝缘层42与第一绝缘部21以及导电层55相接。
第一绝缘层41含有氮化硅。第一绝缘层41与第一部分13a相接，从而能够抑制第一部分13a所含的金属原子从第一部分13a向第一绝缘部21以及绝缘部20a扩散。由此，能够减少由金属原子的扩散导致的漏电电流，提高数字隔离器100r的可靠性。
另一方面，含有钽的导电层54具有较高的压缩应力。在第二部分13b的底部中，导电层54沿着X－Y面而设置。因此，在第二部分13b的底部中，导电层54沿着X－Y面对其他部件施加应力。另外，当伴随着数字隔离器100的使用而产生热量时，产生第三金属部13的热膨胀。因此，在半导体装置100r中，从第三金属部13的第一部分13a以及导电层54向第一绝缘层41施加较大的应力。第一绝缘层41具有致密的结构，并具有较高的杨氏模量。若对第一绝缘层41施加较大的应力，则存在应力未被充分地分散而第一绝缘层41剥离的可能性。
在实施方式的数字隔离器100中，在第二部分13b的底部的周围设有第一层31。第一层31在第二部分13b的底部的周围与第一部分13a相接，从而能够抑制第一部分13a所含的金属原子扩散。另外，第一层31中的碳浓度比第一绝缘层41中的碳浓度高。因此，第一层31的杨氏模量比第一绝缘层41的杨氏模量低。第一层31即使在被从第一部分13a以及导电层54施加了应力时，也比第一绝缘层41容易变形，难以剥离。通过设置第一层31，能够抑制第一绝缘层41的剥离，提高数字隔离器100的可靠性。
同样，在参考例的数字隔离器100r中，在第三部分13c的底部的周围，第二绝缘层42从导电层55接受应力。由此，存在产生第二绝缘层42的剥离的可能性。在实施方式的数字隔离器100中，在第三部分13c的底部的周围设有第二层32。第二层32中的碳浓度比第二绝缘层42中的碳浓度高。因此，第二层32的杨氏模量比第二绝缘层42的杨氏模量低。通过设置第二层32，即使在被从导电层55施加了应力时，也能够抑制第二绝缘层42的剥离，提高数字隔离器100的可靠性。
另外，第一绝缘层41与第一层31相比，碳的添加量少，具有致密的结构。因此，第一绝缘层41的电阻比第一层31的电阻高。通过在第一金属部11与第一绝缘部21之间设置第一绝缘层41，能够提高第一金属部11与第二金属部12之间的电阻，减少这些金属部彼此之间的漏电电流。
在数字隔离器100中，第一层31也设于第一金属部11与第一绝缘层41之间，第一绝缘层41也设于第一部分13a与第一绝缘部21之间。根据该构造，在形成第一层31以及第一绝缘层41时，不需要进行第一层31以及第一绝缘层41的图案化。因此，能够减少数字隔离器100的制造所需的工序数。
即使在具有比第一绝缘层41的电阻低的电阻的第一层31设于第一金属部11与第二金属部12之间的情况下，也在第一金属部11与第二金属部12之间设有第一绝缘层41。由此，能够提高第一金属部11与第二金属部12之间的电阻，能够减少这些金属部之间的漏电电流。
另外，导电层54的一部分在第二部分13b与第一绝缘部21之间沿Z方向延伸。第一绝缘层41与导电层54的这一部分相接。由于导电层54的这一部分沿Z方向延伸，因此朝向X方向以及Y方向作用的应力不大。从导电层54施加到第一绝缘层41的应力比从导电层54施加到第一层31的应力小。因此，若设有第一层31，则第一绝缘层41也可以与导电层54相接。
同样，导电层55的一部分在第三部分13c与绝缘部20b之间沿Z方向延伸，第二绝缘层42与导电层55的这一部分相接。但是，从导电层55施加到第二绝缘层42的应力比从导电层55施加到第二层32的应力小。因此，若设有第二层32，则第二绝缘层42也可以与导电层55相接。
(第一变形例)
图7是表示实施方式的第一变形例的数字隔离器的一部分的剖面图。
在第一变形例的数字隔离器110中，第一层31仅设于第二部分13b的底部的周围。即，第一层31未设于第一金属部11与第二金属部12之间。第一绝缘层41的一部分设于第一金属部11与第一绝缘部21之间，第一绝缘层41的另一部分设于第一层31与第一绝缘部21之间。
同样，第二层32仅设于第三部分13c的底部的周围。第二层32未设于第二金属部12的底部的周围，并从第二金属部12分离。第二绝缘层42的一部分设于第二金属部12的底部的周围，第二绝缘层42的另一部分设于第二层32之上。
图8是表示实施方式的第一变形例的数字隔离器的制造工序的工序剖面图。
首先，执行与图3(a)所示的工序相同的工序，形成第一金属部11、导电层51、第一部分13a、以及导电层53。通过CVD，形成覆盖第一金属部11以及第一部分13a的第一层31。如图8(a)所示，通过RIE，去除第一层31的一部分，以使第一金属部11露出。如图8(b)所示，通过CVD，在第一金属部11以及第一层31之上形成第一绝缘层41。
通过CVD，在第一绝缘层41之上形成第一绝缘部21。执行与图4(a)所示的工序相同的工序，形成第二部分13b以及导电层54。通过CVD，形成覆盖第二部分13b以及第一绝缘部21的第二层32。如图9(a)所示，通过RIE，去除位于第一金属部11的上方的第二层32的一部分。如图8(b)所示，通过CVD，在第一绝缘部21以及第二层32之上形成第二绝缘层42。通过CVD，在第二绝缘层42之上形成绝缘部20b。之后，通过执行与图5所示的工序相同的工序，制造第一变形例的数字隔离器110。
第一层31中的碳浓度比第一绝缘层41中的碳浓度高。因此，第一层31的电阻率比第一绝缘层41的电阻率低。若第一层31设于第一金属部11与第一绝缘层41之间，则存在漏电电流经由第一层31在第一金属部11与第三金属部13之间流动的可能性。
若漏电电流在第一金属部11与第三金属部13之间流动，则产生热量。漏电电流越大，产生的热量越大。因此，特别是在对第一金属部11与第二金属部12之间施加了高电压时，发热变大，可能成为数字隔离器的运转不良等的原因。
在数字隔离器110中，第一层31未设于第一金属部11与第二金属部12之间。因此，能够抑制漏电电流经由第一层31在第一金属部11与第三金属部13之间流动。由此，能够减少由漏电电流引起的发热，提高数字隔离器110的可靠性。
第二层32的电阻率也与第一层31同样地，比第二绝缘层42的电阻率低。第二层32未设于第二金属部12的底部的周围，并从第二金属部12分离。因此，能够抑制漏电电流经由第二层32在第二金属部12与第三金属部13之间流动。由此，能够提高数字隔离器110的可靠性。
另外，在数字隔离器110中，第一层31从第一金属部11分离。因此，第一层31也可以为导电性或半导电性。同样，第二层32也可以为导电性或半导电性。例如，第一层31以及第二层32为半导电性，且含有硅以及碳。或者，第一层31以及第二层32为导电性，且含有钛。第一层31以及第二层32也可以含有钛的氮化物。另外，第二层32所含的材料也可以与第一层31所含的材料不同。
在第一层31为半导电性或导电性时，第一层31与第三金属部13电连接，第一层31的电位被固定在基准电位。若第一层31与第一金属部11之间的距离短，则存在他们之间的电场强度增大的可能性。因而，在第一层31为导电性或半导电性时，第一层31与第一金属部11优选的是，根据由第一金属部11产生的电压而充分地分离。同样，在第二层32为半导电性或导电性时，第二层32与第二金属部12优选的是，根据施加于第二金属部12的电压而充分地分离。
(第二变形例)
图10是表示实施方式的第二变形例的数字隔离器的一部分的剖面图。
在第二变形例的数字隔离器120中，如图10所示，第一绝缘层41不与导电层54相接，并从导电层54分离。例如，第一绝缘层41在Z方向上不与第一层31重叠，在X方向以及Y方向上与第一层31并排。第一绝缘层41可以与第一层31相接，也可以从第一层31分离。
同样，第二绝缘层42不与导电层55相接，并从导电层55分离。例如，第二绝缘层42在Z方向上不与第二层32重叠，在X方向以及Y方向上与第二层32并排。第二绝缘层42可以与第二层32相接，也可以从第二层32分离。
图11以及图12是表示实施方式的第二变形例的数字隔离器的制造工序的工序剖面图。
执行与图3(a)、图8(a)以及图8(b)所示的工序相同的工序，如图11(a)所示那样，形成第一层31以及第一绝缘层41。如图11(b)所示，通过RIE，去除设于第一层31之上的第一绝缘层41的一部分。此时，也可以执行RIE，以使去除后的第一绝缘层41从第一层31分离。
通过CVD，在第一层31以及第一绝缘层41之上形成第一绝缘部21。执行与图4(a)、图9(a)以及图9(b)所示的工序相同的工序，如图12(a)所示那样，形成第二部分13b、导电层54、第二层32、以及第二绝缘层42。如图12(b)所示，通过RIE，去除设于第二层32之上的第二绝缘层42的一部分。此时，也可以执行RIE，以使去除后的第二绝缘层42从第二层32分离。通过CVD，在第二层32以及第二绝缘层42之上形成绝缘部20b。之后，通过执行与图5所示的工序相同的工序，制造第二变形例的数字隔离器120。
通过使第一绝缘层41从导电层54分离，能够避免从导电层54向第一绝缘层41施加应力。由此，能够更可靠地防止由从导电层54施加的应力导致的第一绝缘层41的剥离。同样，通过使第二绝缘层42从导电层55分离，能够避免从导电层55向第二绝缘层42施加应力。由此，能够更可靠地防止由从导电层55施加的应力导致的第二绝缘层42的剥离。
(第三变形例)
图13是表示实施方式的第三变形例的数字隔离器的一部分的剖面图。
在第三变形例的数字隔离器130中，第一绝缘层41设于第一金属部11之上以及第二部分13b的底部的周围，并与第一部分13a相接。另外，第二绝缘层42设于第三部分13c的底部的周围以及第二金属部12的底部的周围。即，在数字隔离器130中，未设有第一层31以及第二层32。
在第一绝缘层41与导电层54之间设有间隙G1。因此，第一绝缘层41在X方向以及Y方向上从导电层54分离。同样，在第二绝缘层42与导电层55之间设有间隙G2。因此，第二绝缘层42在X方向以及Y方向上从导电层55分离。
图14～图18是表示实施方式的第三变形例的数字隔离器的制造工序的工序剖面图。
首先，执行与图3(a)所示的工序相同的工序，形成第一金属部11、导电层51、第一部分13a、以及导电层53。如图14(a)所示，通过CVD，形成覆盖第一金属部11以及第一部分13a的第一绝缘层41。通过CVD，在第一绝缘层41之上，形成第一绝缘部21。如图14(b)所示，通过RIE，去除第一绝缘部21的一部分以及第一绝缘层41的一部分，形成开口OP1。
利用湿式蚀刻或化学干式蚀刻(CDE)等各向同性蚀刻，通过开口OP1而去除第一绝缘层41的一部分。作为蚀刻液或蚀刻气体，能够使用上述的用于去除第一层31以及第一绝缘层41的药液或气体。由此，如图15(a)所示，在开口OP1露出的第一绝缘层41的端面后退。由于第一绝缘层41的端面的后退，开口OP1的底部侧面局部地凹陷。
如图15(b)所示，通过溅射，沿着开口OP1的内表面以及第一绝缘部21的上表面，形成导电层CL1。此时，开口OP1的底部侧面的凹陷被导电层CL1堵塞，形成间隙G1。通过溅射以及电镀，将埋入开口OP1的金属层形成于导电层CL1之上。通过CMP，使金属层的上表面以及导电层CL1的上表面后退，直到第一绝缘部21的上表面露出为止。由此，如图16(a)所示，形成第二部分13b以及导电层54。
通过CVD，在第二部分13b以及第一绝缘部21之上形成第二绝缘层42以及绝缘部20b。通过RIE，去除绝缘部20b的一部分以及第二绝缘层42的一部分，如图16(b)所示那样，在第一金属部11以及第二部分13b的上方形成开口OP2。
如图17(a)所示，形成覆盖形成于第一金属部11的上方的开口OP的掩模M。形成于第二部分13b的上方的开口OP不被掩模M覆盖而露出。利用各向同性蚀刻，通过开口OP2而去除第二绝缘层42的一部分。作为蚀刻液或蚀刻气体，能够使用上述的用于去除第一层31以及第一绝缘层41的药液或气体。由此，如图17(b)所示，在开口OP2露出的第二绝缘层42的端面后退。由于第二绝缘层42的端面的后退，开口OP2的底部侧面局部地凹陷。
去除掩模M，如图18(a)所示那样，通过溅射，沿着开口OP2的内表面以及绝缘部20b的上表面，形成导电层CL2。此时，开口OP2的底部侧面的凹陷被导电层CL2堵塞，形成间隙G2。通过溅射以及电镀，将埋入开口OP2的金属层形成于导电层CL2之上。通过CMP，使金属层的上表面以及导电层CL2的上表面后退，直到绝缘部20b的上表面露出为止。由此，如图18(b)所示，形成第三部分13c以及第二金属部12。通过以上，制造第三变形例的数字隔离器130。
在数字隔离器130中，第一绝缘层41从导电层54分离。因此，第一绝缘层41不从导电层54接受应力。因而，能够抑制由导电层54的应力所引起的第一绝缘层41的剥离。同样，由于第二层32从导电层55分离，因此第二层32不从导电层55接受应力。因而，能够抑制由导电层55的应力所引起的第二绝缘层42的剥离。
(第四变形例)
图19是表示实施方式的第四变形例的数字隔离器的一部分的剖面图。
在第四变形例的数字隔离器140中，如图19所示，未设有第一绝缘层41以及第二绝缘层42。第一层31设于第二部分13b的底部的周围以及第一金属部11与第一绝缘部21之间。第二层32设于第三部分13c的底部的周围以及第二金属部12的底部的周围。第一层31以及第二层32为绝缘性。
通过设置第一层31，能够抑制第一部分13a以及第一金属部11所含的金属原子向第一绝缘部21以及绝缘部20a扩散。第二层32作为形成用于形成第二金属部12以及第三部分13c的开口时的阻挡件而发挥功能。通过不设置杨氏模量相对较高的第一绝缘层41以及第二绝缘层42，能够抑制层的剥离，提高数字隔离器140的可靠性。
其中，为了减少漏电电流，优选设置第一绝缘层41。即使在设置第一绝缘层41的情况下，通过设置第一层31，也能够充分地抑制第一绝缘层41的剥离。
(第五变形例)
图20以及图21是表示实施方式的第五变形例的数字隔离器的俯视图。
在图20所示的数字隔离器151中，第一金属部11的另一端经由布线61与第三金属部13的第一部分13a电连接。第二金属部12的另一端经由布线64与第二电路2电连接。第一金属部11的另一端也可以通过与第三金属部13不同的布线等连接于基准电位。
在图21所示的数字隔离器152中，第二金属部12的另一端经由布线64与第三金属部13的第三部分13c电连接。第一金属部11的另一端经由布线61与第一电路1电连接。第二金属部12的另一端也可以通过与第三金属部13不同的布线等连接于基准电位。
如图20以及图21所示，第一金属部11以及第二金属部12的一方也可以与第三金属部13电连接。在该情况下，也能够与数字隔离器100同样地，在第一金属部11与第二金属部12之间，在截断了电流(绝缘)的状态下传递信号。
(第六变形例)
图22是表示实施方式的第六变形例的数字隔离器的俯视图。
图23是图22的A1－A2剖面图。
图24是图22的B1－B2剖面图。
第六变形例的数字隔离器160具有第一电路1、第二电路2、以及一对构造体10(10－1以及10－2)。
如图22以及图23所示，构造体10－1具有第一金属部11、第二金属部12、第三金属部13、第一绝缘部21、第一层31、第二层32、第一绝缘层41、第二绝缘层42、以及导电层51a～55a。构造体10－1中的这些各要素的构成与数字隔离器100～130中的某一个相同。例如，如图23所示，构造体10－1的A1－A2截面的构成与图2所示的数字隔离器100的II－II截面的构成相同。或者，也可以是，构造体10－1的构成与数字隔离器140相同，不在构造体10－1设置第一绝缘层41以及第二绝缘层42。
构造体10－2具有第四金属部14、第五金属部15、第六金属部16、第二绝缘部22、第三层33、第四层34、第三绝缘层43、第四绝缘层44、以及导电层51b～55b。构造体10－2中的这些各要素的构成与数字隔离器100～130中的某一个相同。例如，如图24所示，构造体10－2的B1－B2截面的构成与图2所示的数字隔离器100的II－II截面的构成相同。
即，如图24所示，第四金属部14例如设于绝缘部20c中。在第四金属部14与绝缘部20c之间设有导电层51b。第二绝缘部22设于第四金属部14以及绝缘部20c之上。第五金属部15设于第二绝缘部22之上。第五金属部15例如设于绝缘部20d中。在第五金属部15与绝缘部20d之间设有导电层52b。
第四金属部14以及第五金属部15是沿着X－Y面设置为漩涡状的线圈。第四金属部14以及第五金属部15在Z方向上相互对置。即，在从Z方向观察的图22中，第五金属部15以与第四金属部14重叠的方式设置。
第六金属部16在X方向以及Y方向上包围第四金属部14以及第五金属部15。第六金属部16连接于基准电位。如图24所示，第六金属部16具有第四部分16d、第五部分16e以及第六部分16f。
第四部分16d在X方向以及Y方向上设于第四金属部14的周围。第四部分16d例如设于绝缘部20c中。在第四部分16d与绝缘部20c之间设有导电层53b。
第五部分16e设于第四部分16d的一部分之上。在第四部分16d的另一部分之上设有第二绝缘部22。在第五部分16e与第四部分16d之间以及第五部分16e与第二绝缘部22之间设有导电层54b。
第六部分16f在X方向以及Y方向上设于第五金属部15的周围。第六部分16f例如设于绝缘部20d中。在第六部分16f与绝缘部20d之间设有导电层55b。
如图24所示，第三层33设于第五部分16e的底部的周围。第三层33与第四部分16d的上述另一部分以及导电层54b相接。因此，第二绝缘部22不与第四部分16d相接，并在Z方向上从第四部分16d分离。
第三绝缘层43设于第四金属部14与第二绝缘部22之间。第三绝缘层43可以与第四金属部14相接，也可以在Z方向上从第四金属部14分离。
第四层34设于第二绝缘部22之上。第四层34设于第六部分16f的底部的周围以及第五金属部15的底部的周围，并与导电层52b以及55b相接。第四绝缘层44设于第四层34之上，并与导电层52b以及55b相接。
在数字隔离器160中，第三层33为绝缘性。第三层33还设于第四金属部14与第三绝缘层43之间，并与第四金属部14相接。第三绝缘层43位于第三层33与第二绝缘部22之间。另外，第三绝缘层43还设于第四部分16d的上述另一部分与第二绝缘部22之间，并与导电层54b相接。
第一金属部11的一端经由布线60a与第一电路1电连接。第一金属部11的另一端通过布线61a与第一电路1电连接。在第二金属部12的一端连接电极焊盘62a。
第四金属部14的一端经由布线60b与第二电路2电连接。第四金属部14的另一端通过布线61b与第二电路2电连接。在第五金属部15的一端连接电极焊盘62b。
第二金属部12与第五金属部15电连接。具体而言，在第二金属部12的一端以及第五金属部15的一端分别连接有电极焊盘62a以及62b。电极焊盘62a以及62b通过接合线63而电连接。在第二金属部12的另一端以及第五金属部15的另一端分别连接有电极焊盘65a以及65b。电极焊盘65a以及65b通过接合线66而电连接。
或者，也可以是，构造体10－1的电极焊盘62a与构造体10－2的电极焊盘65b通过接合线而连接，构造体10－1的电极焊盘65b与构造体10－2的电极焊盘62b通过接合线而连接。另外，在数字隔离器160中，在构造体10－1的第一金属部11电连接有第一电路1，在构造体10－2的第四金属部14电连接有第二电路2。
在构造体10－1中，第一金属部11的一方的端部也可以与第三金属部13电连接。第一金属部11的一方的端部也可以通过与第三金属部13不同的布线等连接于基准电位。在构造体10－2中，第四金属部14的一方的端部也可以与第六金属部16电连接。第四金属部14的一方的端部也可以通过与第六金属部16不同的布线等连接于基准电位。
第四金属部14、第五金属部15、以及第六金属部16含有金属。从降低电阻的观点出发，第四金属部14以及第五金属部15优选含有铜。
第二绝缘部22包含氧化硅等绝缘材料。
导电层51b～55b含有钽。导电层51b～55b也可以含有钽的氮化物。导电层51b～55b也可以具有钽与钽的氮化物的层叠构造。
第三层33以及第四层34含有选自由氧及氮构成的组中的至少一个、硅、以及碳。例如，第三层33以及第四层34含有SiCO、SiCN、或SiCON。第四层34所含的材料也可以与第三层33所含的材料不同。
第三绝缘层43以及第四绝缘层44含有氮化硅。
第三层33中的碳浓度比第三绝缘层43中的碳浓度高。第三层33的杨氏模量比第三绝缘层43的杨氏模量低。同样，第四层34中的碳浓度比第四绝缘层44中的碳浓度高、且比第三绝缘层43中的碳浓度高。第四层34的杨氏模量比第四绝缘层44的杨氏模量低、且比第三绝缘层43的杨氏模量低。第三层33中的碳浓度可以与第四层34中的碳浓度相同，也可以不同。另一方面，为了提高绝缘性，第三绝缘层43以及第四绝缘层44优选不添加碳而形成。
例如，第三层33中的碳浓度以及第四层34中的碳浓度在原子组成百分率下分别为15atom％以上、25atom％以下。第三绝缘层43中的碳浓度以及第四绝缘层44中的碳浓度在原子组成百分率下分别为0atom％以上、10atom％以下。
通过设置第三层33以及第四层34，能够抑制第三绝缘层43以及第四绝缘层44的剥离，提高数字隔离器170的可靠性。
在图24中，对构造体10－2的构成与数字隔离器100相同的情况进行了说明。但并不局限于此例，构造体10－2的构成也可以与数字隔离器110～130中的某一个相同。或者，也可以是，构造体10－1的构成与数字隔离器140相同，在构造体10－1不设置第一绝缘层41以及第二绝缘层42。
构造体10－1与构造体10－2也可以设于相同的基板之上，构成为一个芯片。构造体10－1与构造体10－2也可以设于不同的基板之上，构成为不同的芯片。在构造体10－1与构造体10－2设于相同的基板之上的情况下，作为第一层31以及第三层33，也可以设置一个共用的层。同样，作为第二层32以及第四层34，也可以设置一个共用的层。作为第一绝缘层41以及第三绝缘层43，也可以设置一个共用的绝缘层。作为第二绝缘层42以及第四绝缘层44，也可以设置一个共用的绝缘层。作为第一绝缘部21以及第二绝缘部22，也可以设置一个共用的绝缘部。
第二电路2向构造体10－2的第一金属部11发送信号(电流)。若在第一金属部11中流过电流而产生磁场，则通过感应电动势而在第二金属部12中流过电流。此时，在与第二金属部12电连接的构造体10－1的第五金属部15中，也流过电流。若在第五金属部15中流过电流而产生磁场，则通过感应电动势而在第四金属部14中流过电流。第一电路1检测在第四金属部14中流动的电流，生成与检测结果相应的信号。由此，经由一对构造体10，在第一电路1与第二电路2之间传递信号。
(第七变形例)
图25是表示实施方式的第七变形例的数字隔离器的一部分的剖面图。
在第七变形例的数字隔离器170中，如图25所示，第一金属部11以及第二金属部12不是漩涡状而是平板状。例如，第一金属部11与第二金属部12以第一金属部11的上表面与第二金属部12的下表面平行的方式设置。
数字隔离器170代替磁场的变化而利用电场的变化来传递信号。具体而言，若第二电路2向第二金属部12施加电压，则在第一金属部11与第二金属部12之间产生电场。在第一金属部11中累积与电场强度相应的电荷。第一电路1检测此时的电荷的流动，并基于检测结果生成信号。由此，在第一金属部11与第二金属部12之间，在截断了电流的状态下传递信号。
数字隔离器170的构造除去与第一金属部11以及第二金属部12相关的构造之外，与数字隔离器100相同。因而，根据数字隔离器170，能够与数字隔离器100同样地抑制第一绝缘层41以及第二绝缘层42因导电层54以及55的应力而剥离。另外，能够提高第一金属部11与第二金属部12之间的电阻，减少这些金属部彼此之间的漏电电流。
以上说明的各变形例的构造能够适当组合而实施。例如，也可以将数字隔离器100～120的任一个中的第一层31以及第一绝缘层41的构造与数字隔离器100～120的另一个中的第二层32以及第二绝缘层42的构造组合。在数字隔离器100、110、120、130、140、151、或152中，第一金属部11以及第二金属部12也可以是平板状。在数字隔离器160中，第一金属部11、第二金属部12、第四金属部14、以及第五金属部15也可以是平板状。在数字隔离器170中，也可以应用数字隔离器110或120中的第一层31、第二层32、第一绝缘层41、以及第二绝缘层42的构造。在数字隔离器170中，也可以不设置第一绝缘层41以及第二绝缘层42。或者，在数字隔离器140中，也可以代替第一层31以及第二层32而设置间隙G1以及G2。
在以上说明的各方式中，各构成要素所含的元素及其浓度例如能够通过SIMS(二次离子质量分析法)或能量色散X射线分析(EDX)等来测定。
以上，对本发明的几个实施方式进行了例示，但这些实施方式是作为例子而提示的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式来实施，在不脱离发明的主旨的范围内，能够进行各种省略、替换、变更等。这些实施方式及其变形例包含在发明的范围或主旨内，并且包含在权利要求书所记载的发明及其等价的范围内。另外，上述的各实施方式能够相互组合而实施。

Claims (18)

1.一种数字隔离器，具备：
第一金属部；
第一绝缘部，设于所述第一金属部之上；
第二金属部，设于所述第一绝缘部之上；
第三金属部，具有第一部分、第二部分以及第三部分，所述第一部分在与从所述第一金属部朝向所述第二金属部的第一方向垂直的垂直方向上设于所述第一金属部的周围，所述第二部分隔着含有钽的第一导电层设于所述第一部分的一部分之上，所述第三部分设于所述第二部分之上，在所述垂直方向上设于所述第二金属部的周围；以及
第一层，设于所述第二部分的底部的周围，并与所述第一导电层以及所述第一部分的另一部分相接，
所述第一层含有钛、或含有硅以及碳。
2.如权利要求1所述的数字隔离器，
所述数字隔离器还具备第一绝缘层，该第一绝缘层设于所述第一金属部与所述第一绝缘部之间。
3.一种数字隔离器，具备：
第一金属部；
第一绝缘部，设于所述第一金属部之上；
第二金属部，设于所述第一绝缘部之上；
第三金属部，具有第一部分、第二部分以及第三部分，所述第一部分在与从所述第一金属部朝向所述第二金属部的第一方向垂直的垂直方向上设于所述第一金属部的周围，所述第二部分隔着含有钽的第一导电层设于所述第一部分的一部分之上，所述第三部分设于所述第二部分之上，在所述垂直方向上设于所述第二金属部的周围；
第一层，设于所述第二部分的底部的周围，并与所述第一导电层以及所述第一部分的另一部分相接；以及
第一绝缘层，设于所述第一金属部与所述第一绝缘部之间，
所述第一层的杨氏模量比所述第一绝缘层的杨氏模量低。
4.如权利要求2或3所述的数字隔离器，
所述第一绝缘层还设于所述第一部分的所述另一部分与所述第一绝缘部之间，并与所述第一导电层相接，
所述第一绝缘层的至少一部分位于所述第一层与所述第一绝缘部之间。
5.如权利要求2或3所述的数字隔离器，
所述第一层为绝缘性，
所述第一层还设于所述第一金属部与所述第一绝缘层之间。
6.如权利要求5所述的数字隔离器，
所述第一层含有选自由氧及氮构成的组中的至少一个、硅、以及碳，
所述第一绝缘层含有氮以及硅，
所述第一层中的碳浓度比所述第一绝缘层中的碳浓度高。
7.如权利要求2或3所述的数字隔离器，
所述第一绝缘层未设于所述第一层与所述第一绝缘部之间。
8.如权利要求1～3中任一项所述的数字隔离器，
所述第一层未设于所述第一金属部与所述第一绝缘部之间。
9.如权利要求8所述的数字隔离器，
所述第一层为导电性或半导电性。
10.如权利要求1～3中任一项所述的数字隔离器，
所述数字隔离器还具备第二层，该第二层设于所述第三部分的底部的周围，
所述第三部分隔着含有钽的第二导电层设于所述第二部分之上，
所述第二层与所述第二导电层相接，
所述第二层含有钛、或含有硅以及碳。
11.如权利要求1～3中任一项所述的数字隔离器，
所述数字隔离器还具备：
第二层，设于所述第三部分的底部的周围；以及
第二绝缘层，设于所述第二层之上，
所述第三部分隔着含有钽的第二导电层设于所述第二部分之上，
所述第二层与所述第二导电层相接，
所述第二层的杨氏模量比所述第二绝缘层的杨氏模量低。
12.一种数字隔离器，具备：
第一金属部；
第一绝缘部，设于所述第一金属部之上；
第二金属部，设于所述第一绝缘部之上；
第三金属部，具有第一部分、第二部分以及第三部分，所述第一部分在与从所述第一金属部朝向所述第二金属部的第一方向垂直的垂直方向上设于所述第一金属部的周围，所述第二部分隔着含有钽的第一导电层设于所述第一部分的一部分之上，所述第三部分设于所述第二部分之上，在所述垂直方向上设于所述第二金属部的周围；
第一层，设于所述第二部分的底部的周围，并与所述第一导电层以及所述第一部分的另一部分相接；以及
第一绝缘层，设于所述第二部分的底部的周围，并与所述第一部分的另一部分接触，在与所述第一导电层之间设有间隙。
13.如权利要求12所述的数字隔离器，
所述第一绝缘层还设于所述第一金属部与所述第一绝缘部之间。
14.如权利要求12或13所述的数字隔离器，
所述数字隔离器还具备第二绝缘层，该第二绝缘层设于所述第三部分的底部的周围，
所述第三部分隔着含有钽的第二导电层设于所述第二部分之上，
在所述第二绝缘层与所述第一导电层之间设有间隙。
15.如权利要求1～3、12以及13中任一项所述的数字隔离器，
所述第一金属部以及所述第二金属部沿着与所述第一方向垂直的面设置为漩涡状。
16.如权利要求15所述的数字隔离器，
所述第一金属部的一端与所述第一部分电连接，或者所述第二金属部的一端与所述第三部分电连接。
17.如权利要求1～3、12以及13中任一项所述的数字隔离器，
所述第一金属部以及所述第二金属部沿着与所述第一方向垂直的面设置为平板状。
18.如权利要求1～3、12以及13中任一项所述的数字隔离器，具备：
第一电路，与所述第一金属部电连接；以及
第二电路，与所述第二金属部电连接。
CN202010074517.0A 2019-09-18 2020-01-22 数字隔离器 Pending CN112531011A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019169302A JP7244394B2 (ja) 2019-09-18 2019-09-18 デジタルアイソレータ
JP2019-169302 2019-09-18

Publications (1)

Publication Number Publication Date
CN112531011A true CN112531011A (zh) 2021-03-19

Family

ID=74869059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010074517.0A Pending CN112531011A (zh) 2019-09-18 2020-01-22 数字隔离器

Country Status (3)

Country Link
US (2) US11038721B2 (zh)
JP (1) JP7244394B2 (zh)
CN (1) CN112531011A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040259355A1 (en) * 2003-06-17 2004-12-23 Zhiping Yin Boron-doped amorphous carbon film for use as a hard etch mask during the formation of a semiconductor device
US20090057812A1 (en) * 2007-08-27 2009-03-05 Denso Corporation Semiconductor device having multiple element formation regions and manufacturing method thereof
JP2010010656A (ja) * 2008-05-26 2010-01-14 Renesas Technology Corp 半導体装置およびその製造方法
US20130084689A1 (en) * 2010-12-24 2013-04-04 Io Semiconductor, Inc. Trap Rich Layer Formation Techniques for Semiconductor Devices
US20140151844A1 (en) * 2012-12-05 2014-06-05 Nxp B.V. Integrated circuits separated by through-wafer trench isolation
JP2016028407A (ja) * 2013-11-13 2016-02-25 ローム株式会社 半導体装置および半導体モジュール
CN107004646A (zh) * 2015-03-02 2017-08-01 株式会社电装 电子装置
JP2018182223A (ja) * 2017-04-20 2018-11-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20180337085A1 (en) * 2017-05-19 2018-11-22 Analog Devices Global Forming an isolation barrier in an isolator
KR20190040151A (ko) * 2019-04-04 2019-04-17 매그나칩 반도체 유한회사 반도체 소자의 금속배선 및 반도체 소자의 금속배선 형성방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04236423A (ja) 1991-01-21 1992-08-25 Fujitsu Ltd 半導体装置の製造方法
JP2004165559A (ja) * 2002-11-15 2004-06-10 Toshiba Corp 半導体装置
JP2005136097A (ja) 2003-10-29 2005-05-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
WO2010137090A1 (ja) * 2009-05-28 2010-12-02 パナソニック株式会社 半導体装置
JP2010278330A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP5671253B2 (ja) * 2010-05-07 2015-02-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5857615B2 (ja) * 2011-10-17 2016-02-10 富士通株式会社 電子装置およびその製造方法
JP2013229503A (ja) 2012-04-26 2013-11-07 Ps4 Luxco S A R L 半導体装置及びその製造方法
US9035422B2 (en) * 2013-09-12 2015-05-19 Texas Instruments Incorporated Multilayer high voltage isolation barrier in an integrated circuit
US20150257316A1 (en) * 2014-03-07 2015-09-10 Bridge Semiconductor Corporation Method of making thermally enhanced wiring board having isolator incorporated therein
KR20190026213A (ko) * 2017-09-04 2019-03-13 삼성전자주식회사 반도체 장치
US10453752B2 (en) * 2017-09-18 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a gate-all-around semiconductor device
KR102472136B1 (ko) * 2018-03-12 2022-11-30 삼성전자주식회사 집적회로 소자
US11616060B2 (en) * 2018-06-29 2023-03-28 Intel Corporation Techniques for forming gate structures for transistors arranged in a stacked configuration on a single fin structure

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040259355A1 (en) * 2003-06-17 2004-12-23 Zhiping Yin Boron-doped amorphous carbon film for use as a hard etch mask during the formation of a semiconductor device
US20090057812A1 (en) * 2007-08-27 2009-03-05 Denso Corporation Semiconductor device having multiple element formation regions and manufacturing method thereof
JP2010010656A (ja) * 2008-05-26 2010-01-14 Renesas Technology Corp 半導体装置およびその製造方法
US20130084689A1 (en) * 2010-12-24 2013-04-04 Io Semiconductor, Inc. Trap Rich Layer Formation Techniques for Semiconductor Devices
US20140151844A1 (en) * 2012-12-05 2014-06-05 Nxp B.V. Integrated circuits separated by through-wafer trench isolation
JP2016028407A (ja) * 2013-11-13 2016-02-25 ローム株式会社 半導体装置および半導体モジュール
CN107004646A (zh) * 2015-03-02 2017-08-01 株式会社电装 电子装置
JP2018182223A (ja) * 2017-04-20 2018-11-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20180337085A1 (en) * 2017-05-19 2018-11-22 Analog Devices Global Forming an isolation barrier in an isolator
KR20190040151A (ko) * 2019-04-04 2019-04-17 매그나칩 반도체 유한회사 반도체 소자의 금속배선 및 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
US20210266199A1 (en) 2021-08-26
JP7244394B2 (ja) 2023-03-22
JP2021048222A (ja) 2021-03-25
US20210083908A1 (en) 2021-03-18
US11405241B2 (en) 2022-08-02
US11038721B2 (en) 2021-06-15

Similar Documents

Publication Publication Date Title
US8129267B2 (en) Alpha particle blocking wire structure and method fabricating same
US8247271B2 (en) Formation of alpha particle shields in chip packaging
CN110729275A (zh) 具有电磁屏蔽功能的金属-绝缘层-金属电容结构及其形成方法
CN102113115A (zh) 晶片通孔及其制造方法
US20240153892A1 (en) Isolator
US8378488B2 (en) Semiconductor device and method of manufacturing the same
US20190088618A1 (en) Method of manufacturing a semiconductor device
CN103094231A (zh) 电子器件以及用于制造电子器件的方法
CN112531011A (zh) 数字隔离器
US20220336580A1 (en) Isolator
JP7465321B2 (ja) アイソレータ
CN104701248A (zh) 用于半导体器件的互连结构
JP7364545B2 (ja) アイソレータ
US20240105592A1 (en) Isolator
US11876058B2 (en) Isolator
JP2022176500A (ja) 絶縁デバイス
CN116666447A (zh) 芯片装置、芯片封装体以及形成它们的方法
TWI225683B (en) Semiconductor structure and method for manufacturing the same
CN114765091A (zh) 变压器装置及半导体装置
CN113451277A (zh) 隔离器
CN102651346A (zh) 用于半导体器件的钝化层

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination