CN113437461B - 隔离器 - Google Patents

隔离器 Download PDF

Info

Publication number
CN113437461B
CN113437461B CN202010798584.7A CN202010798584A CN113437461B CN 113437461 B CN113437461 B CN 113437461B CN 202010798584 A CN202010798584 A CN 202010798584A CN 113437461 B CN113437461 B CN 113437461B
Authority
CN
China
Prior art keywords
electrode
insulating
dielectric
insulating portion
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010798584.7A
Other languages
English (en)
Other versions
CN113437461A (zh
Inventor
藤庆彦
根贺亮平
大黑达也
镰仓孝信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to CN202210802501.6A priority Critical patent/CN115051128B/zh
Publication of CN113437461A publication Critical patent/CN113437461A/zh
Application granted granted Critical
Publication of CN113437461B publication Critical patent/CN113437461B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/32—Non-reciprocal transmission devices
    • H01P1/36—Isolators
    • H01P1/375—Isolators using Faraday rotators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/288—Shielding
    • H01F27/2885—Shielding with shields or electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
    • H01F2019/085—Transformer for galvanic isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2819—Planar transformers with printed windings, e.g. surrounded by two cores and to be mounted on printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Secondary Cells (AREA)
  • Insulating Of Coils (AREA)

Abstract

根据一个实施方式，隔离器具备第一电极、第一绝缘部、第二电极、第二绝缘部以及第一电介质部。第一绝缘部设置于第一电极上。第二电极设置于第一绝缘部之上。第二绝缘部沿着与从第一电极朝向第二电极的第一方向垂直的第一面设置于第二电极的周围，与第二电极接触。第一电介质部在第一方向上设置于第一绝缘部与第二绝缘部之间。第一电介质部的至少一部分沿着第一面位于第二电极的周围，与第二电极接触。第一电介质部与第二绝缘部的第一界面与第二电极的下端之间的第一方向上的距离，比第一界面与第二电极的上端之间的第一方向上的距离短。第一电介质部的相对介电常数比第一绝缘部的相对介电常数高，且比第二绝缘部的相对介电常数高。

Description

隔离器
相关申请
本申请享受日本专利申请2020-51047号(申请日：2020年3月23日)为基础申请的优先权。本申请通过参照该基础申请包括基础申请的全部内容。
技术领域
本发明的实施方式一般涉及隔离器。
背景技术
隔离器在切断电流的状态下，利用磁场或电场的变化来传递信号。关于该隔离器，优选不易产生破坏。
发明内容
本发明的实施方式提供一种能够降低产生破坏的可能性的隔离器。
根据一个实施方式，隔离器具备第一电极、第一绝缘部、第二电极、第二绝缘部以及第一电介质部。所述第一绝缘部设置于所述第一电极之上。所述第二电极设置于所述第一绝缘部之上。所述第二绝缘部沿着与从所述第一电极朝向所述第二电极的第一方向垂直的第一面设置于所述第二电极的周围，并与所述第二电极接触。所述第一电介质部在所述第一方向上设置于所述第一绝缘部与所述第二绝缘部之间。所述第一电介质部的至少一部分沿着所述第一面位于所述第二电极的周围，并与所述第二电极接触。所述第一电介质部与所述第二绝缘部的第一界面与所述第二电极的下端之间的所述第一方向上的距离，比所述第一界面与所述第二电极的上端之间的所述第一方向上的距离短。所述第一电介质部的相对介电常数比所述第一绝缘部的相对介电常数高，且比所述第二绝缘部的相对介电常数高。
附图说明
图1是表示第一实施方式的隔离器的俯视图。
图2是图1的A1-A2剖视图。
图3是将图2的一部分放大后的剖视图。
图4的(a)～(c)是表示第一实施方式的隔离器的制造方法的剖视图。
图5的(a)、(b)是表示第一实施方式的隔离器的制造方法的剖视图。
图6的(a)、(b)是表示第一实施方式的隔离器的制造方法的剖视图。
图7是表示参考例的隔离器的剖视图。
图8是表示参考例的隔离器的剖视图。
图9是表示第一实施方式的变形例的隔离器的剖视图。
图10是表示第一实施方式的变形例的隔离器的剖视图。
图11是表示第一实施方式的变形例的隔离器的剖视图。
图12的(a)～(c)是表示第一实施方式的变形例的隔离器的剖视图。
图13是表示第一实施方式的变形例的隔离器的剖视图。
图14是表示第二实施方式的隔离器的剖视图。
图15是将图14的一部分放大后的剖视图。
图16的(a)、(b)是表示第二实施方式的隔离器的制造方法的剖视图。
图17的(a)、(b)是表示第二实施方式的隔离器的制造方法的剖视图。
图18是表示第二实施方式的变形例的隔离器的剖视图。
图19是表示第二实施方式的变形例的隔离器的剖视图。
图20是表示第二实施方式的变形例的隔离器的剖视图。
图21是表示第二实施方式的变形例的隔离器的剖视图。
图22的(a)～(c)是表示第二实施方式的变形例的隔离器的剖视图。
图23是表示第二实施方式的变形例的隔离器的剖视图。
图24是表示第三实施方式的隔离器的俯视图。
图25是表示第三实施方式的隔离器的剖面结构的示意图。
图26是表示第三实施方式的第一变形例的隔离器的俯视图。
图27是图26的A1-A2剖视图。
图28是图26的B1-B2剖视图。
图29是表示第三实施方式的第一变形例的隔离器的剖面结构的示意图。
图30是表示第三实施方式的第二变形例的隔离器的俯视图。
图31是表示第三实施方式的第二变形例的隔离器的剖面结构的示意图。
图32是表示第三实施方式的第三变形例的隔离器的示意图。
图33是表示第四实施方式的封装件的立体图。
图34是表示第四实施方式的封装件的剖面结构的示意图。
具体实施方式
以下，参照附图对本发明的各实施方式进行说明。
附图是示意性或概念性的，各部分的厚度与宽度的关系、部分间的大小的比率等未必与现实的相同。即使在表示相同的部分的情况下，也存在根据附图而彼此的尺寸、比率不同地表示的情况。
在本申请说明书和各图中，对与已经说明过的要素相同的要素标注相同的附图标记并适当省略详细的说明。
(第一实施方式)
图1是表示第一实施方式的隔离器的俯视图。
图2是图1的A1-A2剖视图。
第一实施方式涉及例如被称为数字隔离器、伽伐尼隔离器、伽伐尼绝缘元件的器件。如图1及图2所示，第一实施方式的隔离器100包括第一电路1、第二电路2、基板5、第一电极11、第二电极12、第一绝缘部21、第二绝缘部22、绝缘部28、绝缘部29、第一电介质部31、第二电介质部32、绝缘层41～44及导电体50。在图1中，省略了绝缘部28以及29。
在实施方式的说明中，使用XYZ正交坐标系。将从第一电极11朝向第二电极12的方向设为Z方向(第一方向)。将与Z方向垂直且相互正交的2个方向设为X方向(第二方向)及Y方向(第三方向)。另外，为了说明，将从第一电极11朝向第二电极12的方向称为“上”，将其相反方向称为“下”。这些方向基于第一电极11与第二电极12的相对位置关系，与重力的方向无关。
如图2所示，绝缘部20设置于基板5之上。第一电极11设置于绝缘部20中。第一绝缘部21设置于第一电极11及绝缘部20之上。第二电极12设置于第一绝缘部21之上。第二绝缘部22沿着与Z方向垂直的X-Y面(第一面)设置于第二电极12的周围。第二绝缘部22与第二电极12接触。
在图1和图2所示的例子中，第一电极11及第二电极12是沿着X-Y面设置成螺旋状的线圈。第一电极11及第二电极12在Z方向上彼此相对置。第二电极12的至少一部分在Z方向上与第一电极11的至少一部分并排。
第一电介质部31在Z方向上设置于第一绝缘部21与第二绝缘部22之间。第一电介质部31的至少一部分沿着X-Y面位于第二电极12的周围。在图2所示的例子中，第一电介质部31的整体沿着X-Y面位于第二电极12的周围。第一电介质部31与第二电极12接触。第一电介质部31所使用的材料的相对介电常数比第一绝缘部21所使用的材料的相对介电常数高。
绝缘层41设置于第二电极12之上。例如，绝缘层41与第二电极12接触。绝缘层42设置于第一电极11与第一绝缘部21之间。例如，绝缘层42与第一电极11接触。
导电体50沿着第一面设置于第一电极11及第二电极12的周围。具体而言，导电体50包含第一导电部51、第二导电部52及第三导电部53。第一导电部51沿着X-Y面在第一电极11的周围设置。第二导电部52设置于第一导电部51的一部分之上。第二导电部52沿着第一导电部51设置有多个。第三导电部53设置于多个第二导电部52之上。第三导电部53沿着X-Y面位于第二电极12的周围。
第二电介质部32沿着X-Y面设置于第三导电部53的底部的周围。第二电介质部32与第三导电部53接触。在图2所示的例子中，第一电介质部31和第二电介质部32连续地设置。即，第一电介质部31和第二电介质部32形成为一体，第一电介质部31与第二电介质部32之间无缝。或者，第二电介质部32也可以沿着X-Y面与第一电介质部31分离。第二电介质部32所使用的材料的相对介电常数比第一绝缘部21所使用的材料的相对介电常数高。
绝缘层43设置于第三导电部53之上。例如，绝缘层43与第三导电部53接触。绝缘层41和43连续地设置。或者，绝缘层43也可以沿着X-Y面与绝缘层41分离。绝缘层44沿着X-Y面在第二导电部52的底部的周围设置。绝缘层44与第一导电部51的其他部分以及第二导电部52接触。绝缘层42和44连续地设置。或者，绝缘层44也可以沿着X-Y面与绝缘层42分离。
在图1所示的例子中，第一电极11的一端(线圈的一端)经由布线60与第一电路1电连接。第一电极11的另一端(线圈的另一端)经由布线61与第一电路1电连接。
第二电极12的一端(线圈的一端)经由焊盘62以及布线63与第二电路2电连接。第二电极12的另一端(线圈的另一端)经由焊盘64以及布线65与第二电路2电连接。例如，焊盘62设置于第二电极12的一端之上。焊盘64设置于第二电极12的另一端之上。焊盘62的Z方向上的位置以及焊盘64的Z方向上的位置也可以与第二电极12的Z方向上的位置相同。焊盘62以及64也可以与第二电极12一体地形成。
如图2所示，在导电体50之上设置有焊盘66。导电体50经由焊盘66以及布线67与未图示的导电部件电连接。例如，导电体50及基板5与基准电位连接。基准电位例如是接地电位。导电体50与基准电位连接，能够防止导电体50成为浮动游电位。由此，能够降低由于导电体50的电位的变动而在导电体50与各电极之间产生非预期的绝缘破坏的可能性。
另外，第一电路1也可以设置于基板5之上。在该情况下，通过将导电体50设置于第一电路1之上，从而相对于从基板5以及导电体50的外部朝向第一电路1的电磁波，第一电路1被导电体50遮蔽。其结果，能够使第一电路1的动作更加稳定化。
在焊盘62及66的周围沿着X-Y面设置有绝缘部28。绝缘部29设置于绝缘部28之上。
第一电路1及第二电路2中的一个用作发送接收电路。第一电路1和第二电路2中的另一个用作接收发送电路。在此，对第一电路1为发送接收电路、第二电路2为接收发送电路的情况进行说明。
第一电路1向第一电极11发送适于传递的波形的信号(电流)。当电流流过第一电极11时，产生在螺旋状的第一电极11的内侧通过的磁场。第一电极11的至少一部分在Z方向上与第二电极12的至少一部分并排。所产生的磁力线的一部分在第二电极12的内侧通过。由于第二电极12的内侧的磁场的变化，在第二电极12产生感应电动势，电流流过第二电极12。第二电路2检测流过第二电极12的电流，生成与检测结果相应的信号。由此，在第一电极11与第二电极12之间，在将电流切断(绝缘)的状态下传递信号。
对隔离器100的各构成要素的材料的一例进行说明。
第一电极11、第二电极12以及导电体50例如包含金属。第一电极11、第二电极12以及导电体50例如包含从由铜以及铝构成的组中选择至少1种金属。为了抑制传递信号时的第一电极11及第二电极12中的发热，优选这些电极的电阻低。从电阻的降低的观点出发，第一电极11和第二电极12优选包含铜。
绝缘部20、第一绝缘部21、第二绝缘部22以及绝缘部28包含硅以及氧。例如，绝缘部20、第一绝缘部21、第二绝缘部22以及绝缘部28包含氧化硅。绝缘部20、第一绝缘部21、第二绝缘部22以及绝缘部28也可以进一步包含氮。
绝缘部29包含聚酰亚胺、聚酰胺等绝缘性树脂。
绝缘层41～44包含硅和氮。例如，绝缘层41～44包含氮化硅。
基板5包含硅和杂质。杂质为从由硼、磷、砷和锑构成的组中选择的至少1种。
第一电介质部31及第二电介质部32包含从由包含硅和氮的第一材料、包含铝和氧的第二材料、包含钽和氧的第三材料、包含铪和氧的第四材料、包含锆和氧的第五材料、包含锶和钛和氧的第六材料、包含铋和铁和氧的第七材料、以及包含钡和钛和氧的第八材料构成的组中选择的至少1种。例如，第一电介质部31及第二电介质部32包含氮化硅。第一电介质部31所包含的材料也可以与第二电介质部32所包含的材料不同。
第一电介质部31的相对介电常数比第一绝缘部21的相对介电常数高，且比第二绝缘部22的相对介电常数高。第二电介质部32的相对介电常数比第一绝缘部21的相对介电常数高，且比第二绝缘部22的相对介电常数高。
例如，第一电介质部31及第二电介质部32包含硅和氮，第一绝缘部21及第二绝缘部22包含硅、氧和氮。在该情况下，第一电介质部31中的氮浓度比第一绝缘部21中的氮浓度高，且比第二绝缘部22中的氮浓度高。
第二电极12也可以包含第一金属层12a及第二金属层12b。第二金属层12b设置于第一金属层12a与第一绝缘部21之间、第一金属层12a与第一电介质部31之间以及第一金属层12a与第二绝缘部22之间。第一电极11可以包含第三金属层11c及第四金属层11d。第四金属层11d设置于第三金属层11c与绝缘部20之间。第一金属层12a及第三金属层11c含有铜。第二金属层12b及第四金属层11d包含钽。第二金属层12b及第四金属层11d也可以包含钽与氮化钽的层叠膜。通过设置第二金属层12b以及第四金属层11d，能够抑制第一金属层12a以及第三金属层11c所包含的金属材料向各绝缘部的扩散。
第一导电部51也可以包含金属层51a以及51b。金属层51b设置于金属层51a与绝缘部20之间。第二导电部52也可以包含金属层52a以及52b。金属层52b设置于金属层52a与第一绝缘部21之间、以及金属层52a与第一导电部51之间。第三导电部53也可以包含金属层53a以及53b。金属层53b设置于金属层53a与第二绝缘部22之间、金属层53a与第二电介质部32之间、以及金属层53a与第二导电部52之间。金属层51a～53a包含铜。金属层51b～53b包括钽。金属层51b～53b可以包含钽与氮化钽的层叠膜。通过设置金属层51b～53b，能够抑制金属层51a～53a所包含的金属材料向各绝缘部的扩散。
图3是将图2的一部分放大后的剖视图。
如图3所示，在第一电介质部31与第二绝缘部22之间存在第一界面S1。优选的是，第一界面S1与第二电极12的下端之间的Z方向上的距离D1，比第一界面S1与第二电极12的上端之间的Z方向上的距离D2短。在第一电介质部31与第一绝缘部21之间存在第二界面S2。在隔离器100中，第二界面S2位于比第二电极12的下端更靠上方的位置。
第二电极12的X方向以及Y方向上的端面ES与第二电极12的底面BS之间的角度例如为90度以上。优选该角度大于90度。
图4～图6是表示第一实施方式的隔离器的制造方法的剖视图。
参照图4～图6对第一实施方式的隔离器的制造方法的一例进行说明。图4～图6示出了图1的A1-A2线所示位置处的制造工序。
在基板5上，通过化学气相沉积(CVD)形成绝缘部20。在绝缘部20的上表面通过反应性离子蚀刻(RIE)形成开口OP1以及OP2。开口OP1形成于与第一电极11对应的位置。开口OP2形成于与第一导电部51对应的位置。如图4的(a)所示，沿着形成有开口OP1以及OP2的绝缘部20的上表面，通过溅射形成金属层ML1。
在金属层ML1上形成填埋开口OP1及OP2的其他金属层。其他金属层是通过利用溅射形成晶种层、以及利用镀敷在晶种层上形成镀层而形成的。进行化学机械研磨(CMP)，直至绝缘部20的上表面露出。如图4的(b)所示，金属层ML1以及其他金属层被分割成多个，形成第一电极11以及第一导电部51。
在绝缘部20、第一电极11以及第一导电部51之上，通过CVD形成绝缘层42。在绝缘层42上，通过CVD形成第一绝缘部21。通过RIE，贯通第一绝缘部21及绝缘层42，形成到达第一导电部51的开口OP3。如图4的(c)所示，沿着第一绝缘部21的上表面以及开口OP3的内表面，通过溅射形成金属层ML2。
在金属层ML2上，通过溅射及镀敷，形成填埋开口OP3的其他金属层。进行CMP，直到第一绝缘部21的上表面露出为止。由此，形成第二导电部52。如图5的(a)所示，通过CVD或溅射在第一绝缘部21及第二导电部52之上形成电介质层DL1。
在电介质层DL1之上通过CVD形成第二绝缘部22。通过RIE，形成将第二绝缘部22及电介质层DL1贯通的开口OP4及OP5。开口OP4形成于与第二电极12对应的位置，位于第一电极11之上。开口OP5形成于与第三导电部53对应的位置，位于第二导电部52之上。
此时，电介质层DL1与第二绝缘部22的界面与开口OP4的下端之间的距离能够比该界面与开口OP4的上端之间的距离短。另外，第二导电部52通过开口OP5而露出。如图5的(b)所示，沿着开口OP4的内表面、开口OP5的内表面以及第二绝缘部22的上表面，通过溅射形成金属层ML3。
在金属层ML3之上，通过溅射及镀敷，形成填埋开口OP4及OP5的其他金属层。进行CMP，直到第二绝缘部22的上表面露出为止。由此，金属层ML3以及其他金属层被分割成多个，形成第二电极12以及第三导电部53。位于第二电极12的周围的电介质层DL1的一部分与第一电介质部31对应。位于第三导电部53的周围的电介质层DL1的其他部分与第二电介质部32对应。如图6的(a)所示，在绝缘部22、第二电极12以及第三导电部53之上通过CVD形成绝缘层41。
在绝缘层41上通过CVD形成绝缘部28。贯通绝缘层41及绝缘部28，形成分别到达第二电极12及第三导电部53的多个开口。通过溅射，在填埋多个开口的同时，在绝缘部28上形成分别与第二电极12及第三导电部53电连接的焊盘62、焊盘66及未图示的焊盘64。通过CVD形成覆盖各焊盘的绝缘层，对该绝缘层进行图案化。由此，形成绝缘部28。通过在绝缘部28之上涂布树脂并使其固化，从而形成绝缘部29。在各焊盘上分别连接布线。由此，如图6的(b)所示，制造出隔离器100。
参照图7及图8对第一实施方式的效果进行说明。
图7及图8是表示参考例的隔离器的剖视图。
在图7所示的参考例的隔离器100r1中，不设置第一电介质部31以及第二电介质部32。在图8所示的参考例的隔离器100r2中，第一电介质部31设置于第一绝缘部21与第二电极12之间。第一电介质部31在X方向或Y方向上不与第二电极12并排。第二电介质部32设置于第一绝缘部21与第三导电部53之间。第二电介质部32在X方向或Y方向上不与第三导电部53并排。隔离器100r1及100r2的其他结构与隔离器100的结构相同。
在隔离器100、100r1以及100r2中，在第一电极11与第二电极12之间传递信号时，对第二电极12施加相对于第一电极11为正的电压。在第一电极11与第二电极12之间以及导电体50与第二电极12之间产生电位差。由此，在第二电极12的端面ES的下端LE附近产生电场集中。如果下端LE附近的电场强度高，则产生绝缘破坏，隔离器被破坏。因此，优选下端LE附近的电场强度较低。
发明人针对隔离器100、100r1以及100r2，分别通过模拟来计算下端LE附近的电场强度。在模拟中，关于任一隔离器，第一电极11与第二电极12之间的电压均设定为7.0kV。关于隔离器100，将第二界面S2与第二电极12的下端之间的Z方向上的距离设定为第二电极12的Z方向上的长度的约6％。其结果，在隔离器100r1中，下端LE附近的最大电场强度为45.2MV/cm。在隔离器100r2中，下端LE附近的最大电场强度为42.5MV/cm。在隔离器100中，下端LE附近的最大电场强度为41MV/cm。
根据模拟结果可知，通过设置第一电介质部31，与未设置第一电介质部31的情况相比，下端LE附近的最大电场强度降低。另外，可知在第一电介质部31沿着X-Y面而设置于第二电极12的周围的情况下，与第一电介质部31设置于第一绝缘部21与第二电极12之间的情况相比，下端LE附近的电场强度进一步降低。这是因为，在第一电介质部31沿着X-Y面设置于第二电极12的周围的情况下，能够有效地降低第二电极12的下端LE附近的电场。
另外，优选的是，第一电介质部31沿着X-Y面设置于第二电极12的一部分的周围。在隔离器100中，第二绝缘部22沿着X-Y面而设置于第二电极12的其他部分的周围。另外，例如如图3所示，距离D1比距离D2短。即，第一电介质部31能够设置于第二电极12的下端附近。根据该结构，与第一电介质部31设置于第二电极12整体的周围的情况相比，能够降低下端LE附近的最大电场强度，并且减小第一电介质部31的Z方向上的厚度。即使在第一电介质部31的电阻率比第一绝缘部21以及第二绝缘部22各自的电阻率低的情况下，也能够降低经由第一电介质部31的漏电流。例如，在第一电极11及第二电极12的周围设置导电体50时，能够降低在第二电极12与导电体50之间沿着X-Y面流动的漏电流。通过降低漏电流，能够降低沿着漏电流流动的方向产生绝缘破坏的可能性。
即，根据第一实施方式，能够降低下端LE附近的电场强度，并且降低起因于漏电流的绝缘破坏的可能性。
如图3所示，优选的是，第二电极12的端面ES与第二电极12的底面BS之间的角度大于90度。若该角度大于90度，则端面ES与底面BS之间的角的曲率变小。其结果，能够进一步降低下端LE附近的电场强度。
第一电介质部31优选包含硅和氮。例如，第一电介质部31包含从由氮化硅、氮氧化硅和碳氮化硅构成的组中选择的至少一种。第一绝缘部21及第二绝缘部22优选包含硅和氧。第一绝缘部21以及第二绝缘部22例如包含氧化硅。由此，能够使第一电介质部31的相对介电常数比第一绝缘部21以及第二绝缘部22各自的相对介电常数高。另外，能够提高第一绝缘部21、第二绝缘部22以及第一电介质部31的机械强度。而且，这些材料能够适当地用于半导体的制造工序，例如，能够提高隔离器100的成品率、降低成本等。
(变形例)
图9～图13是表示第一实施方式的变形例的隔离器的剖视图。
在图9所示的隔离器110中，第二界面S2的Z方向上的位置与第二电极12的下端的Z方向上的位置相同。
也可以在第二界面S2的位置以及第二电极12的下端的位置产生制造工序中的误差。例如，如果第二界面S2与第二电极12的下端之间的Z方向上的距离为第二电极12的Z方向上的长度的1.0％以下，则视为第二界面S2的Z方向上的位置与第二电极12的下端的Z方向上的位置相同。
根据隔离器110，与隔离器100相比，能够进一步降低下端LE附近的电场强度。
也可以如图10所示的隔离器120那样，第一界面S1位于比第二电极12的下端靠上方的位置，且第二界面S2位于比第二电极12的下端靠下方的位置。即，第二电极12的下端也可以设置于第一电介质部31之中。在该情况下，也与隔离器100同样地，能够降低下端LE附近的电场强度。根据隔离器120，与不包含第一电介质部31的参考例的隔离器100r1相比，在下端LE的下方以及侧方这两方，能够使静电电位的等高线的曲率平缓。由此，能够大幅降低下端LE附近的最大电场强度。
如图11所示的隔离器130那样，也可以在第二电极12的周围不设置第二绝缘部22。第一电介质部31沿着X-Y面设置于第二电极12的周围。第一电介质部31例如与绝缘层41接触。例如，第一电介质部31在Z方向上的厚度，与第二电极12在Z方向上的长度相同或为其以上。在该情况下也与隔离器100同样地，能够降低下端LE附近的电场强度。
如图12的(a)～图12的(c)所示，也可以在第一电极11的一部分的周围沿着X-Y面设置第三电介质部33。也可以在第一导电部51的一部分的周围沿着X-Y面设置第四电介质部34。在第三电介质部33与绝缘层42之间以及第四电介质部34与绝缘层42之间设置有绝缘部25。第三电介质部33以及绝缘部25设置于绝缘部20之上。
如图12的(a)所示的隔离器141那样，绝缘部20与第三电介质部33之间的界面S3也可以位于比第一电极11的下端靠上方的位置。如图12的(b)所示的隔离器142那样，界面S3的Z方向上的位置也可以与第一电极11的下端的Z方向上的位置相同。也可以如图12的(c)所示的隔离器143那样，界面S3位于比第一电极11的下端靠下方的位置，第一电极11的下端设置于第三绝缘部33中。
绝缘部25例如包含氧化硅。第三电介质部33及第四电介质部34包含从由上述第一材料～第八材料构成的组中选择的至少1种。例如，第三电介质部33及第四电介质部34包含氮化硅。
如图13所示的隔离器150那样，第一电极11及第二电极12也可以是平板状。在隔离器150中，第一电极11及第二电极12与图1所示的隔离器100同样地沿着X-Y面扩展。另外，第一电极11及第二电极12在Z方向上相互对置。例如，第一电极11和第二电极12以第一电极11的上表面与第二电极12的下表面平行的方式设置。从Z方向观察时的第一电极11及第二电极12的形状是任意的，但为了降低下端LE附近的最大电场强度，优选为圆状。
隔离器150利用电场的变化来代替磁场的变化而传递信号。具体而言，当第二电路2向第二电极12施加电压时，在第一电极11与第二电极12之间产生电场。第一电路1检测此时的电极间电容，并基于检测结果生成信号。由此，在第一电极11与第二电极12之间，在切断电流的状态下传递信号。
在任一变形例中均是，通过设置第一电介质部31，能够降低下端LE附近的电场强度。由此，在向第二电极12施加电压时，能够降低产生隔离器的破坏的可能性。
变形例所示的结构能够适当组合。例如，也可以在隔离器110、120或150设置图12的(a)～图12的(c)中的任一个所示的第三电介质部33或第四电介质部34。隔离器150的第一电极11及第二电极12的结构可以应用于隔离器110、120或130。
(第二实施方式)
图14是表示第二实施方式的隔离器的剖视图。
图14所示的第二实施方式的隔离器200，关于第一电介质部31以及第二电介质部32的结构，与第一实施方式的隔离器100具有差异。
第一电介质部31设置于第一绝缘部21与第二电极12之间、以及第二绝缘部22与第二电极12之间。第一电介质部31沿着第二电极12的底面以及侧面设置。第一电介质部31与第二电极12接触。第一电介质部31不设置于Z方向上的第一绝缘部21与第二绝缘部22之间。
第一电介质部31的相对介电常数，比第一绝缘部21及第二绝缘部22各自的相对介电常数高。第一电介质部31连续设置。即，第一电介质部31是无缝的。例如，第一电介质部31具有与第二电极12的底面接触的部分和与第二电极12的侧面接触的其他部分。在这些部分之间不存在界面。
第二电介质部32的相对介电常数比第一绝缘部21及第二绝缘部22各自的相对介电常数高。第二电介质部32设置于第一绝缘部21与第三导电部53之间、以及第二绝缘部22与第三导电部53之间。第二电介质部32沿着第三导电部53的底面的一部分及侧面设置。为了第二导电部52与第三导电部53之间的电连接，第二电介质部32不设置于第二导电部52与第三导电部53之间。第二电介质部32与第三导电部53接触。
根据第二实施方式，第二电极12的下端LE附近被第一电介质部31覆盖。在下端LE的下方以及侧方这两方，能够使静电电位的等高线的曲率平缓。因此，根据第二实施方式，与第一实施方式同样地，能够降低下端LE附近的最大电场强度。
另外，第一电介质部31连续地设置。若在第一电介质部31的下端LE附近存在界面，则存在于界面的杂质可能对电场强度分布产生影响。其结果，下端LE附近的电场强度可能增大。根据第二实施方式，能够抑制因存在界面而引起的电场强度分布的变动。由此，能够降低在向第二电极12施加电压时产生隔离器200的破坏的可能性。
图15是将图14的一部分放大后的剖视图。
如图15所示，第二绝缘部22也可以包含第一绝缘区域22a以及第二绝缘区域22b。第二绝缘区域22b设置于第一绝缘区域22a之上。第一绝缘区域22a的相对介电常数与第二绝缘区域22b的相对介电常数以及第一绝缘部21的相对介电常数不同。第一电介质部31的下端位于比第一绝缘部21与第一绝缘区域22a之间的界面S4靠下方的位置。
例如，第一绝缘区域22a的相对介电常数，比第二绝缘区域22b的相对介电常数以及第一绝缘部21的相对介电常数高。第一绝缘区域22a包含硅、氧及氢。第一绝缘部21及第二绝缘区域22b包含硅、氧及氮。第一绝缘区域22a中的氢浓度比第一绝缘部21中的氢浓度及第二绝缘区域22b中的氢浓度高。第一绝缘部21中的氮浓度以及第二绝缘区域22b中的氮浓度比第一绝缘区域22a中的氮浓度高。
对第二实施方式的隔离器的制造方法的一例进行说明。
图16及图17是表示第二实施方式的隔离器的制造方法的剖视图。
首先，执行与图4的(a)～图4的(c)所示的工序相同的工序。在金属层ML1之上，通过镀敷法形成填埋开口OP3的其他金属层。如图16的(a)所示，进行CMP直至第一绝缘部21的上表面露出。由此，形成第二导电部52。如图5的(a)所示，通过CVD在第一绝缘部21和第二导电部52上形成绝缘层IL1和IL2。
例如，第一绝缘部21及绝缘层IL2通过使用了四氧硅烷(TEOS)气体和氧(O2)气的等离子体CVD而形成。绝缘层IL1通过使用了氧化二氮(N2O)气体和硅烷(SiH4)气体的等离子体CVD而形成。
形成贯通第二绝缘部22以及第一电介质部31的开口OP4以及OP5。沿着开口OP4的内表面、开口OP5的内表面以及第二绝缘部22的上表面形成电介质层DL1。如图16的(b)所示，沿着电介质层DL1的上表面形成金属层ML3。
在金属层ML3上，通过镀敷法形成填埋开口OP4及OP5的其他金属层。如图17的(a)所示，进行CMP直至绝缘层IL2的上表面露出。由此，电介质层DL1、金属层ML3以及其他金属层被分割成多个，形成第一电介质部31、第二电介质部32、第二电极12以及第三导电部53。绝缘层IL1和IL2分别对应于第一绝缘区域22a及第二绝缘区域22b。这样的包括开口OP4的形成以及向开口OP4侧壁的电介质层DL1的形成的工序，能够向第二电极12的底面和侧壁形成无缝的电介质层DL1。
之后，与图6的(b)所示的工序同样地，在绝缘层41之上形成焊盘62、焊盘64、焊盘66、绝缘部28以及绝缘部29。由此，如图17的(b)所示，制造第二实施方式的隔离器200。
(变形例)
图18～图23是表示第二实施方式的变形例的隔离器的剖视图。
如图18所示的隔离器210那样，也可以设置第三电介质部33以及第四电介质部34。
第三电介质部33设置于绝缘部20与第一电极11之间。第三电介质部33沿着第一电极11的底面以及侧面连续地设置。第三电介质部33与第一电极11接触。第四电介质部34设置于绝缘部20与第一导电部51之间。第四电介质部34沿着第一导电部51的底面以及侧面连续地设置。第四电介质部34与第一导电部51接触。
在图19所示的隔离器220中，第一电介质部31在Z方向上进一步设置于第一绝缘部21与第二绝缘部22之间。即，第一电介质部31的一部分沿着第二电极12的底面以及侧面设置，第一电介质部31的其他部分沿着X-Y面设置于第二电极12的一部分的周围。
第二电介质部32的一部分沿着第三导电部53的底面以及侧面设置，第二电介质部32的其他部分沿着X-Y面设置于第三导电部53的一部分的周围。第一电介质部31的所述其他部分也可以与第二电介质部32的所述其他部分连续。
根据隔离器220，与隔离器200相比，能够进一步降低下端LE附近的电场强度。
在第一绝缘部21与第一电介质部31的所述其他部分之间存在第二界面S2。第二界面S2沿着X-Y面扩展。第二界面S2位于比第二电极12的下端更靠上方的位置。
如图20所示的隔离器230那样，第二界面S2的Z方向上的位置也可以与第二电极12的下端的Z方向上的位置相同。根据隔离器230，与隔离器220相比，能够进一步降低下端LE附近的电场强度。
如图21所示的隔离器240那样，第二电极12的下端位于比第一界面S1靠下方的位置，也可以位于比第二界面S2靠上方的位置。在该情况下，第一绝缘部21与第二电极12之间的Z方向上的第一电介质部31的厚度比第一绝缘部21与第二绝缘部22之间的Z方向上的第一电介质部31的厚度大。
也可以如图22的(a)～图22的(c)所示，第三电介质部33的一部分沿着第一电极11的底面以及侧面设置，第三电介质部33的其他部分沿着X-Y面设置于第一电极11的一部分的周围。也可以是，第四电介质部34的一部分沿着第一导电部51的底面以及侧面设置，第四电介质部34的其他部分沿着X-Y面而设置于第一导电部51的一部分的周围。
在绝缘部20与第三电介质部33的所述其他部分之间存在界面S3。界面S3沿着X-Y面扩展。如图22的(a)所示的隔离器251那样，界面S3位于比第一电极11的下端靠上方的位置。
或者，也可以如图22的(b)所示的隔离器252那样，界面S3的Z方向上的位置与第一电极11的下端的Z方向上的位置相同。还可以如图22的(c)所示的隔离器253那样，界面S3位于比第一电极11的下端靠下方的位置。
也可以如图23所示的隔离器260那样，第一电极11及第二电极12是平板状。
变形例所示的结构能够适当组合。例如，也可以在隔离器220～240及260中的任一个中设置图22的(a)～图22的(c)中的任一个所示的第三电介质部33及第四电介质部34。隔离器260的第一电极11和第二电极12的结构可以应用于隔离器220至240中的任一个。
图24是表示第三实施方式的隔离器的俯视图。
图25是表示第三实施方式的隔离器的剖面结构的示意图。
在第三实施方式的隔离器300中，如图24所示，第一电极11的一端经由布线61与导电体50电连接。第一电极11的另一端经由布线60与第一电路1电连接。
如图25所示，第一电路1设置于基板5中。第二电路2设置于与基板5分离的基板6中。焊盘62经由布线63与设置于基板6上的焊盘68电连接。焊盘64经由布线65与设置于基板6之上的焊盘69电连接。第二电路2与焊盘68和69电连接。
在隔离器300中，在比基板5靠上侧的结构中，能够应用已经说明的各实施方式的结构。由此，能够降低第二电极12的端面的下端附近的电场强度。
图26是表示第三实施方式的第一变形例的隔离器的俯视图。
图27是图26的A1-A2剖视图。图28是图26的B1-B2剖视图。
图29是表示第三实施方式的第一变形例的隔离器的剖面结构的示意图。
如图26所示，第一变形例的隔离器310包括第一结构体10-1及第二结构体10-2。
如图26、图27以及图29所示，第一结构体10-1包括电极11-1、电极12-1、绝缘部21-1、绝缘部22-1、电介质部31a、电介质部32a、绝缘层41a～44a、导电体50a、焊盘62a、焊盘64a以及焊盘66a。电极11-1、电极12-1、绝缘部21-1、绝缘部22-1、电介质部31a、电介质部32a、绝缘层41a～44a、导电体50a、焊盘62a、焊盘64a以及焊盘66a的结构，例如与图2所示的第一电极11、第二电极12、第一绝缘部21、第二绝缘部22、第一电介质部31、第二电介质部32、绝缘层41～44、导电体50、焊盘62、焊盘64、以及焊盘66的结构分别相同。
如图26、图28以及图29所示，第二结构体10-2包括电极11-2、电极12-2、绝缘部21-2、绝缘部22-2、电介质部31b、电介质部32b、绝缘层41b～44b、导电体50b、焊盘62a、焊盘64a以及焊盘66a。电极11-2、电极12-2、绝缘部21-2、绝缘部22-2、电介质部31b、电介质部32b、绝缘层41b～44b、导电体50b、焊盘62b、焊盘64b、以及焊盘66b的结构，例如与图2所示的第一电极11、第二电极12、第一绝缘部21、第二绝缘部22、第一电介质部31、第二电介质部32、绝缘层41～44、导电体50、焊盘62、焊盘64、以及焊盘66的结构分别相同。
如图26所示，焊盘62a通过布线63与焊盘62b电连接。焊盘64a通过布线65与焊盘64b电连接。
焊盘66a通过布线67a与其他导电部件电连接。焊盘66b通过布线67b与其他导电部件电连接。
如图29所示，第一电路1设置于基板5中。第一结构体10-1设置于基板5之上。第二电路2设置于基板6中。第二结构体10-2设置于基板6之上。电极11-1的一端与导电体50a电连接。电极11-1的另一端与第一电路1电连接。电极11-2的一端与导电体50b电连接。电极11-2的另一端与第二电路2电连接。
在隔离器310中，在比基板5靠上侧的结构以及比基板6靠上侧的结构中，能够应用已经说明的各实施方式的结构。由此，能够降低电极12-1的端面的下端附近的电场强度。另外，能够降低电极12-2的端面的下端附近的电场强度。在图26～图29所示的隔离器310中，一对电极11-1及电极12-1与一对电极11-2及电极12-2串联连接。换言之，第一电路1与第二电路2之间通过串联连接的两对电极而双重地绝缘。根据隔离器310，与由一对电极进行一重绝缘的结构相比，能够提高绝缘可靠性。
图30是表示第三实施方式的第二变形例的隔离器的俯视图。
图31是表示第三实施方式的第二变形例的隔离器的剖面结构的示意图。
如图30及图31所示，第三实施方式的第二变形例的隔离器320与隔离器300的不同点在于，第一电极11的两端与第一电路1电连接。导电体50与第一电路1及第一电极11电分离。如果导电体50被设定为基准电位，则第一电路1、第一电极11以及导电体50之间的电连接关系能够适当变更。
图32是表示第三实施方式的第三变形例的隔离器的示意图。
第三变形例的隔离器330包括第一结构体10-1、第二结构体10-2、第三结构体10-3、第四结构体10-4。第一结构体10-1包括电极11-1及电极12-1。第二结构体10-2包括电极11-2及电极12-2。第三结构体10-3包括电极11-3及电极12-3。第四结构体10-4包括电极11-4及电极12-4。各个电极是线圈。第一电路1包括差动驱动电路1a、电容C1及电容C2。第二电路2包括差动接收电路2a、电容C3及电容C4。
例如，隔离器330的第一结构体10-1及第二结构体10-2中，能够应用与图27所示的隔离器310的第一结构体10-1相同的构成。隔离器330的第三结构体10-3及第四结构体10-4中，能够应用与图28所示的隔离器310的第二结构体10-2相同的构成。
例如，差动驱动电路1a、电容C1、电容C2、电极11-1、电极11-2、电极12-1以及电极12-2，形成于未图示的第一基板上。电极11-1的一端与第一恒定电位连接。电极11-2的另一端与电容C1连接。电极11-2的一端与第二恒定电位连接。电极11-2的另一端与电容C2连接。
差动驱动电路1a的一个输出与电容C1连接。差动驱动电路1a的另一个输出与电容C1连接。电容C1连接于差动驱动电路1a与电极11-1之间。电容C2连接于差动驱动电路1a与电极11-2之间。
电极11-1和电极12-1隔着绝缘部层叠。电极11-2和电极12-2隔着其他绝缘部层叠。电极12-1的一端与电极12-2的一端连接。
例如，差动接收电路2a、电容C3、电容C4、电极11-3、电极11-4、电极12-3以及电极12-4形成于未图示的第二基板上。电极11-3的一端与第三恒定电位连接。电极11-3的另一端与电容C3连接。电极11-4的一端与第四恒定电位连接。电极11-4的另一端与电容C4连接。
差动接收电路2a的一个输入与电容C3连接。差动接收电路2a的另一个输入与电容C4连接。电极11-3和电极12-3隔着绝缘部层叠。电极11-4和电极12-4隔着其他绝缘部层叠。电极12-3的一端与电极12-4的一端连接。
对动作进行说明。在隔离器中，传输被调制后的信号。在图32中，Vin表示调制后的信号。在信号的调制中，例如使用边缘触发方式或开-关键控(On-OffKeying)方式。无论哪种方法，Vin都是使原来的信号向高频带位移的信号。
差动驱动电路1a根据Vin而在电极11-1及电极11-2中流过彼此相反方向的电流i0。电极11-1及11-2产生彼此相反方向的磁场(H1)。当电极11-1的匝数与电极11-2的匝数相同时，产生的磁场的大小彼此相等。
通过磁场H1在电极12-1产生的感应电压，与通过磁场H1在电极12-2产生的感应电压相加。电流i1在电极12-1及12-2中流动。电极12-1的另一端通过接合线与电极12-3的另一端连接。电极12-2的另一端通过其他接合线与电极12-4的另一端连接。接合线例如包含金。接合线的直径例如为30μm。
由电极12-1及12-2被相加的感应电压被施加到电极12-3及12-4。在电极12-3及12-4中流过与电流i1相同的电流值的电流i2。电极12-3及12-4产生彼此相反方向的磁场(H2)。在电极12-3的匝数与电极12-4的匝数相同时，产生的磁场的大小彼此相等。
通过磁场H2在电极11-3中产生的感应电压的方向，与通过磁场H2在电极11-4中产生的感应电压的方向相反。在电极11-3及11-4中流过电流i3。另外，在电极11-3中产生的感应电压的大小，与在电极11-4中产生的感应电压的大小相同。对差动接收电路2a施加电极11-3及11-4分别产生的感应电压的加法，传输被调制后的信号。
图33是表示第四实施方式的封装件的立体图。
图34是表示第四实施方式的封装件的剖面结构的示意图。
如图33所示，第四实施方式的封装件400包括金属部件81a～81f、金属部件82a～82f、焊盘83a～83f、焊盘84a～84f、密封部90以及多个隔离器310。
在图示的例子中，封装件400包含4个隔离器330。即，设置有4个图32所示的第一结构体10-1～第四结构体10-4的组。
多个第一结构体10-1及多个第二结构体10-2设置于金属部件81a的一部分上。例如，多个第一结构体10-1及多个第二结构体10-2设置于1个基板5之上。基板5与金属部件81a电连接。在基板5中设置有多个第一电路1。1个第一电路1与1个第一结构体10-1和1个第二结构体10-2的组对应地设置。
多个第三结构体10-3及多个第四结构体10-4设置于金属部件82a的一部分上。多个第三结构体10-3及多个第四结构体10-4设置于1个基板6上。基板6与金属部件82a电连接。在基板6中设置有多个第二电路2。1个第二电路2与1个第三结构体10-3和1个第四结构体10-4的组对应地设置。
金属部件81a进一步与焊盘83a电连接。焊盘83a与各第一结构体10-1和各第二结构体10-2的导电体50a电连接。金属部件82a进一步与焊盘84a电连接。焊盘84a与各第三结构体10-3和各第四结构体10-4的导电体50b电连接。
金属部件81b～81e分别与焊盘83b～83e电连接。焊盘83b～83e分别与多个第一电路1电连接。金属部件81f与焊盘83f电连接。焊盘83f与多个第一电路1电连接。
金属部件82b～82e与焊盘84b～84e分别电连接。焊盘84b～84e与多个第二电路2分别电连接。金属部件82f与焊盘84f电连接。焊盘84f与多个第二电路2电连接。
密封部90覆盖金属部件81a～81f及82a～82f各自的一部分、焊盘83a～83f、焊盘84a～84f及多个隔离器330。
金属部件81a～81f分别具有端子T1a～T1f。金属部件82a～82f分别具有端子T2a～T2f。端子T1a～T1f及T2a～T2f未被密封部90覆盖，而是露出于外部。
例如，端子T1a及T2a与基准电位连接。端子T1b～T1e被输入向各个第一电路1的信号。向端子T2b～T2e输出来自各个第二电路2的信号。端子T1f与用于驱动多个第一电路1的电源连接。端子T2f与用于驱动多个第二电路2的电源连接。
根据第四实施方式，能够降低在封装件400中产生隔离器的破坏的可能性。在此，说明了设置有4个隔离器330的例子，但也可以在封装件400中设置1个以上的其他隔离器。
以上，对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提示的，无意限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围及主旨内，并且包含在权利要求书所记载的发明及其等同的范围内。

Claims (19)

1.一种隔离器，具备：
第一电极；
第一绝缘部，设置于所述第一电极之上；
第二电极，设置于所述第一绝缘部之上；
第二绝缘部，沿着与从所述第一电极朝向所述第二电极的第一方向垂直的第一面而设置于所述第二电极的周围；以及
第一电介质部，连续地设置于所述第一绝缘部与所述第二电极之间、以及所述第二绝缘部与所述第二电极之间，
所述第一电介质部的相对介电常数比所述第一绝缘部的相对介电常数高，且比所述第二绝缘部的相对介电常数高。
2.根据权利要求1所述的隔离器，其中，
所述第二绝缘部具有：第一绝缘区域、以及设置于所述第一绝缘区域之上的第二绝缘区域，
所述第一绝缘区域的相对介电常数，与所述第一绝缘部的相对介电常数及所述第二绝缘区域的相对介电常数不同，
所述第一电介质部的下端，位于比所述第一绝缘部与所述第一绝缘区域的界面靠下方的位置。
3.一种隔离器，具备：
第一电极；
第一绝缘部，设置于所述第一电极之上；
第二电极，设置于所述第一绝缘部之上；
第二绝缘部，沿着与从所述第一电极朝向所述第二电极的第一方向垂直的第一面而设置于所述第二电极的周围，与所述第二电极接触；以及
第一电介质部，在所述第一方向上设置于所述第一绝缘部与所述第二绝缘部之间，至少一部分沿着所述第一面而位于所述第二电极的周围，与所述第二电极接触，
所述第一电介质部与所述第二绝缘部的第一界面与所述第二电极的下端之间的所述第一方向上的距离，比所述第一界面与所述第二电极的上端之间的所述第一方向上的距离短，
所述第一电介质部的相对介电常数，比所述第一绝缘部的相对介电常数高，且比所述第二绝缘部的相对介电常数高。
4.根据权利要求3所述的隔离器，其中，
所述第一绝缘部与所述第一电介质部的第二界面，位于比所述第二电极的所述下端靠上方的位置。
5.根据权利要求3所述的隔离器，其中，
所述第一绝缘部与所述第一电介质部的第二界面，位于比所述第二电极的所述下端靠下方的位置，
所述第一界面位于比所述第二电极的所述下端靠上方的位置。
6.根据权利要求3所述的隔离器，其中，
所述第一绝缘部与所述第一电介质部的第二界面在所述第一方向上的位置，与所述第二电极的所述下端在所述第一方向上的位置相同。
7.根据权利要求1至6中任一项所述的隔离器，其中，
所述第一电介质部包含从由包含硅和氮的第一材料、包含铝和氧的第二材料、包含钽和氧的第三材料、包含铪和氧的第四材料、包含锆和氧的第五材料、包含锶和钛和氧的第六材料、包含铋和铁和氧的第七材料、以及包含钡和钛和氧的第八材料构成的组中选择的至少1种。
8.根据权利要求1至6中任一项所述的隔离器，其中，
所述第一电介质部包含硅及氮，
所述第一绝缘部包含硅及氧。
9.根据权利要求1至6中任一项所述的隔离器，其中，
所述第一电介质部中的氮浓度，比所述第一绝缘部中的氮浓度高。
10.根据权利要求1至6中任一项所述的隔离器，其中，
所述第二电极包含铜。
11.根据权利要求1至6中任一项所述的隔离器，其中，
所述第二电极包括：
包含铜的第一金属层；以及
第二金属层，包含钽，设置于所述第一金属层与所述第一绝缘部之间、所述第一金属层与所述第一电介质部之间、以及所述第一金属层与所述第二绝缘部之间。
12.根据权利要求1至6中任一项所述的隔离器，其中，还具备：
第二电介质部，沿着所述第一面设置于所述第一电极的至少一部分的周围，
所述第二电介质部的相对介电常数，比所述第一绝缘部的相对介电常数高。
13.根据权利要求1至6中任一项所述的隔离器，其中，
还具备导电部，所述导电部具有：
第一导电部，沿着所述第一面而设置于所述第一电极的周围；
第二导电部，设置于所述第一导电部之上；以及
第三导电部，设置于所述第二导电部之上，沿着所述第一面而位于所述第二电极的周围，
所述第一电极与所述导电部电连接，
所述第二电极与所述导电部电分离。
14.根据权利要求1至6中任一项所述的隔离器，其中，
所述第一电极及所述第二电极设置成螺旋状。
15.根据权利要求3所述的隔离器，其中，
所述第二电极的侧壁与所述第二电极的底面之间的角度大于90度。
16.根据权利要求1或3所述的隔离器，其中，
还具备导电部，所述导电部具有：
第一导电部，沿着所述第一面而设置于所述第一电极的周围；
第二导电部，设置于所述第一导电部之上；以及
第三导电部，设置于所述第二导电部之上，沿着所述第一面而位于所述第二电极的周围。
17.根据权利要求16所述的隔离器，其中，还具备：
第三电介质部，沿着所述第一面而设置于所述第三导电部的至少一部分的周围，
所述第三电介质部的相对介电常数，比所述第一绝缘部的相对介电常数高，且比所述第二绝缘部的相对介电常数高。
18.根据权利要求17所述的隔离器，其中，
所述第一电介质部及所述第三电介质部连续地设置。
19.根据权利要求3所述的隔离器，其中，具备：
与所述第一电极电连接的第一电路；以及
与所述第二电极电连接的第二电路。
CN202010798584.7A 2020-03-23 2020-08-11 隔离器 Active CN113437461B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210802501.6A CN115051128B (zh) 2020-03-23 2020-08-11 隔离器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-051047 2020-03-23
JP2020051047A JP7284121B2 (ja) 2020-03-23 2020-03-23 アイソレータ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210802501.6A Division CN115051128B (zh) 2020-03-23 2020-08-11 隔离器

Publications (2)

Publication Number Publication Date
CN113437461A CN113437461A (zh) 2021-09-24
CN113437461B true CN113437461B (zh) 2022-08-09

Family

ID=77748270

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010798584.7A Active CN113437461B (zh) 2020-03-23 2020-08-11 隔离器
CN202210802501.6A Active CN115051128B (zh) 2020-03-23 2020-08-11 隔离器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210802501.6A Active CN115051128B (zh) 2020-03-23 2020-08-11 隔离器

Country Status (3)

Country Link
US (2) US11916027B2 (zh)
JP (1) JP7284121B2 (zh)
CN (2) CN113437461B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7284121B2 (ja) * 2020-03-23 2023-05-30 株式会社東芝 アイソレータ
US20230275118A1 (en) * 2022-02-28 2023-08-31 Analog Devices International Unlimited Company Shaped metal edge for galvanic or capacitive isolator
WO2023171391A1 (ja) * 2022-03-09 2023-09-14 ローム株式会社 絶縁チップおよび信号伝達装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09307307A (ja) * 1995-05-25 1997-11-28 Toshiba Corp 高周波デバイス
CN101950749A (zh) * 2005-03-08 2011-01-19 株式会社半导体能源研究所 无线芯片以及具有该无线芯片的电子设备
CN103715129A (zh) * 2012-10-01 2014-04-09 台湾积体电路制造股份有限公司 注入隔离器件及其形成方法
CN106611741A (zh) * 2015-10-23 2017-05-03 亚德诺半导体集团 电介质堆叠，隔离设备并形成隔离设备的方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990072936A (ko) * 1998-02-27 1999-09-27 가나이 쓰도무 아이솔레이터및그것을사용하는모뎀장치
JP3779243B2 (ja) * 2002-07-31 2006-05-24 富士通株式会社 半導体装置及びその製造方法
JP4949656B2 (ja) * 2005-08-12 2012-06-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2007087551A (ja) * 2005-09-26 2007-04-05 Alps Electric Co Ltd 垂直磁気記録ヘッドの製造方法
KR20080000895A (ko) * 2006-06-28 2008-01-03 주식회사 하이닉스반도체 반도체 소자의 배선 형성방법
US9105391B2 (en) * 2006-08-28 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. High voltage hold-off coil transducer
KR100945502B1 (ko) * 2007-03-15 2010-03-09 주식회사 하이닉스반도체 플래쉬 메모리 소자의 금속배선 형성방법
JP4907594B2 (ja) * 2007-06-14 2012-03-28 太陽誘電株式会社 コンデンサ及びその製造方法
JP4458149B2 (ja) * 2007-10-31 2010-04-28 Ｔｄｋ株式会社 磁気カプラ
JP2010016240A (ja) 2008-07-04 2010-01-21 Panasonic Corp インダクタとその製造方法
JP5078823B2 (ja) 2008-09-26 2012-11-21 ローム株式会社 半導体装置
CN102165576B (zh) 2008-09-26 2013-12-25 罗姆股份有限公司 半导体装置以及半导体装置的制造方法
JP2010258372A (ja) * 2009-04-28 2010-11-11 Alps Green Devices Co Ltd 磁気結合型アイソレータ
JP5464928B2 (ja) * 2009-07-02 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8278730B2 (en) * 2009-10-28 2012-10-02 Infineon Technologies Austria Ag High voltage resistance coupling structure
JP5899237B2 (ja) * 2011-11-18 2016-04-06 シャープ株式会社 半導体装置、表示装置、ならびに半導体装置の製造方法
US9214424B2 (en) * 2012-04-20 2015-12-15 Infineon Technologies Austria Ag Method for producing a conductor line
US9183977B2 (en) * 2012-04-20 2015-11-10 Infineon Technologies Ag Method for fabricating a coil by way of a rounded trench
US8786393B1 (en) * 2013-02-05 2014-07-22 Analog Devices, Inc. Step up or step down micro-transformer with tight magnetic coupling
JP6395304B2 (ja) 2013-11-13 2018-09-26 ローム株式会社 半導体装置および半導体モジュール
JP6235353B2 (ja) 2014-01-22 2017-11-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6365106B2 (ja) 2014-08-18 2018-08-01 富士通株式会社 半導体装置及び半導体装置の製造方法
US9941565B2 (en) * 2015-10-23 2018-04-10 Analog Devices Global Isolator and method of forming an isolator
SG10201608814YA (en) 2015-10-29 2017-05-30 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the semiconductor device
KR102402482B1 (ko) * 2015-11-27 2022-05-25 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9923001B2 (en) * 2016-01-15 2018-03-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
ITUA20162049A1 (it) * 2016-03-25 2017-09-25 St Microelectronics Srl Dispositivo elettronico con isolamento galvanico integrato e metodo di fabbricazione dello stesso
EP3282484B1 (en) * 2016-08-10 2020-12-23 X-FAB Semiconductor Foundries GmbH Voltage controlled resistor
JP6841634B2 (ja) 2016-11-08 2021-03-10 ローム株式会社 電子部品
US10109574B1 (en) * 2017-04-04 2018-10-23 Texas Instruments Incorporated Structure and method for improving high voltage breakdown reliability of a microelectronic device
JP2019062084A (ja) 2017-09-27 2019-04-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10366958B2 (en) * 2017-12-28 2019-07-30 Texas Instruments Incorporated Wire bonding between isolation capacitors for multichip modules
US10998278B2 (en) * 2019-03-29 2021-05-04 Texas Instruments Incorporated Process and method for achieving high immunity to ultrafast high voltage transients across inorganic galvanic isolation barriers
US11616450B2 (en) * 2019-03-29 2023-03-28 Qatar Foundation For Education, Science And Community Development Modular DC-DC converter and a battery charging device including the same
US11742130B2 (en) * 2019-06-24 2023-08-29 Nxp B.V. High current integrated circuit-based transformer
US11881449B2 (en) * 2019-07-19 2024-01-23 Texas Instruments Incorporated High performance high voltage isolators
JP7170685B2 (ja) * 2020-03-19 2022-11-14 株式会社東芝 アイソレータ
JP7189172B2 (ja) * 2020-03-19 2022-12-13 株式会社東芝 アイソレータ
JP7284121B2 (ja) * 2020-03-23 2023-05-30 株式会社東芝 アイソレータ
US11532693B2 (en) * 2021-01-19 2022-12-20 Texas Instruments Incorporated Passive components with improved characteristics
JP2022133847A (ja) * 2021-03-02 2022-09-14 株式会社東芝 デジタルアイソレータ
JP2022165493A (ja) * 2021-04-20 2022-11-01 株式会社東芝 アイソレータ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09307307A (ja) * 1995-05-25 1997-11-28 Toshiba Corp 高周波デバイス
CN101950749A (zh) * 2005-03-08 2011-01-19 株式会社半导体能源研究所 无线芯片以及具有该无线芯片的电子设备
CN103715129A (zh) * 2012-10-01 2014-04-09 台湾积体电路制造股份有限公司 注入隔离器件及其形成方法
CN106611741A (zh) * 2015-10-23 2017-05-03 亚德诺半导体集团 电介质堆叠，隔离设备并形成隔离设备的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于片上变压器的抗辐照数字隔离器的设计;唐硕;《中国优秀博硕士学位论文全文数据库(硕士)工程科技Ⅱ辑》;20200115(第01期);全文 *

Also Published As

Publication number Publication date
CN113437461A (zh) 2021-09-24
US11916027B2 (en) 2024-02-27
CN115051128A (zh) 2022-09-13
CN115051128B (zh) 2024-06-25
US20210296265A1 (en) 2021-09-23
JP2021150579A (ja) 2021-09-27
JP7284121B2 (ja) 2023-05-30
US20240153892A1 (en) 2024-05-09

Similar Documents

Publication Publication Date Title
CN113437461B (zh) 隔离器
JP7465321B2 (ja) アイソレータ
JP7189172B2 (ja) アイソレータ
US11736134B2 (en) Digital isolator
CN114171868B (zh) 隔离器
JP7332775B2 (ja) アイソレータ
CN112531011B (zh) 数字隔离器
JP7244452B2 (ja) アイソレータ
CN113451278A (zh) 隔离器
JP2023044463A (ja) 絶縁デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant