CN117253877A - 一种降低晶圆报废率的方法、系统及设备 - Google Patents

一种降低晶圆报废率的方法、系统及设备 Download PDF

Info

Publication number
CN117253877A
CN117253877A CN202311453450.1A CN202311453450A CN117253877A CN 117253877 A CN117253877 A CN 117253877A CN 202311453450 A CN202311453450 A CN 202311453450A CN 117253877 A CN117253877 A CN 117253877A
Authority
CN
China
Prior art keywords
wafer
alignment mark
reducing
rejection rate
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311453450.1A
Other languages
English (en)
Inventor
宋强
李鹏
董岂凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GTA Semiconductor Co Ltd
Original Assignee
GTA Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GTA Semiconductor Co Ltd filed Critical GTA Semiconductor Co Ltd
Priority to CN202311453450.1A priority Critical patent/CN117253877A/zh
Publication of CN117253877A publication Critical patent/CN117253877A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本申请提供一种降低晶圆报废率的方法、系统及设备。该降低晶圆报废率的方法，包括以下步骤：对晶圆的多晶硅层的表面进行平坦化处理；在平坦化处理后的所述晶圆的表面形成对准标记。本申请的降低晶圆报废率的方法，在晶圆进入产线后，先完后多晶硅化学机械抛光，后在晶圆的表面上形成对准标记，避免了化学机械抛光对晶圆表面的对准标记的破坏，便于后续每一层光刻工艺做对准，降低了屏蔽栅沟槽金属氧化物半导体场效应晶体器件的后段工艺中晶圆的报废率，降低了生产成本，提高了生产效率。

Description

一种降低晶圆报废率的方法、系统及设备
技术领域
本申请涉及晶圆加工技术领域，尤其涉及一种降低晶圆报废率的方法、系统及设备。
背景技术
屏蔽栅沟槽金属氧化物半导体场效应晶体(Shield Gate Metal OxideSemiconductor Field Effect Transistor，简称SGT MOSFET)器件是基于场效应晶体管的原理，具有高速、低功耗、低噪声、高可靠性等特点。可以应用于各种电子设备中，例如计算机、手机、平板电脑、电视机等。在现代电子技术中，屏蔽栅沟槽金属氧化物半导体场效应晶体器件已经成为一种非常重要的器件，应用范围越来越广泛。
在制备屏蔽栅沟槽金属氧化物半导体场效应晶体器件的过程中，一般需要先在晶圆的表面刻蚀形成对准标记，再对晶圆进行包括多晶硅化学机械抛光工艺的其他制备步骤。由于多晶硅化学机械抛光工艺对晶圆边缘区域的研磨速率与对晶圆中心区域的研磨速率不同，当晶圆上的图形区达到研磨要求时，晶圆边缘区域有多晶硅残留，将对准标记盖住。当后续光刻工艺需要晶圆对准时，由于对准标记被破坏而出现机台无法识别晶圆，进而无法继续工艺，导致发生晶圆报废。
为了降低屏蔽栅沟槽金属氧化物半导体场效应晶体器件的后段工艺中晶圆的报废率，本申请提供一种降低晶圆报废率的方法、系统及设备。
发明内容
鉴于现有技术中屏蔽栅沟槽金属氧化物半导体场效应晶体器件的后段工艺由于无法识别晶圆的对准标记导致晶圆报废的问题及不足，本申请提供一种降低晶圆报废率的方法、系统及设备。该降低晶圆报废率的方法，在晶圆进入产线后，先完后多晶硅化学机械抛光，后在晶圆的表面上形成对准标记，避免了化学机械抛光对晶圆表面的对准标记的破坏，便于后续每一层光刻工艺做对准，降低了屏蔽栅沟槽金属氧化物半导体场效应晶体器件的后段工艺中晶圆的报废率，降低了生产成本，提高了生产效率。
根据本申请的一个实施例，提供一种降低晶圆报废率的方法，包括以下步骤：
对晶圆的多晶硅层的表面进行平坦化处理；
在平坦化处理后的所述晶圆的表面形成对准标记。
作为一种实施方式，利用化学机械抛光对晶圆的多晶硅层的表面进行平坦化处理。
作为一种实施方式，所述晶圆的多晶硅层经过多晶硅回刻的步骤后形成。
作为一种实施方式，所述对准标记包括第一对准标记和第二对准标记。
作为一种实施方式，所述第一对准标记和所述第二对准标记关于所述晶圆的中心对称。
作为一种实施方式，所述晶圆的尺寸为8寸，所述晶圆的表面设置缺口。
作为一种实施方式，所述第一对准标记在坐标系中的坐标点为(77mm，54mm)，所述第二对准标记在所述坐标系中的坐标点为(-77mm，54mm)；
其中，所述坐标系的原点位于所述晶圆的中心点，所述坐标系的Y轴经过所述晶圆的中心点和所述晶圆表面的缺口，所述晶圆表面的缺口与所述晶圆的中心点的连线为所述Y轴的负方向，所述坐标系的X轴与Y轴垂直。
作为一种实施方式，在平坦化处理后的所述晶圆表面形成对准标记后，还包括利用顶层金属层光刻和钝化层光刻处理所述晶圆。
根据本申请的另一实施例，提供一种降低晶圆报废率的系统，所述系统用于实现如上述任一项所述的降低晶圆报废率的方法，包括：
平坦化处理单元，用于对晶圆的多晶硅膜层的表面进行平坦化处理；
对准标记形成单元，用于在平坦化处理后的所述晶圆的表面形成对准标记。
根据本申请的再一实施例，提供一种电子设备，包括：
处理器；
存储器，所述存储器与所述处理器通信连接；
其中，所述存储器上存储有能够被处理器加载并执行的命令，所述指令能够被处理器执行，以使处理器能够执行如上述任一项所述的降低晶圆报废率的方法。
如上所述，本申请的降低晶圆报废率的方法、系统及设备，具有以下有益效果：
本申请的降低晶圆报废率的方法，在晶圆进入产线后，先完后多晶硅化学机械抛光，后在晶圆的表面上形成对准标记，避免了化学机械抛光对晶圆表面的对准标记的破坏，便于后续每一层光刻工艺做对准，降低了屏蔽栅沟槽金属氧化物半导体场效应晶体器件的后段工艺中晶圆的报废率，降低了生产成本，提高了生产效率。
附图说明
图1中，(a)为晶圆完整照片，(b)显示为放大后的对准标记图。
图2中，(a)显示为现有技术中经多晶硅化学机械抛光工艺后被破坏的对准标记图，(b)显示为使用电子显微镜放大后的被破坏的对准标记的截面图。
图3显示为本申请的降低晶圆报废率的步骤。
图4显示为在顶层金属光刻工艺中，现有技术中晶圆经曝光机扫描后的对准标记的信号强度图。
图5显示为在顶层金属光刻工艺中，使用本申请实施例提供的方法处理后的晶圆经曝光机扫描后的对准标记的信号强度图。
图6显示为现有技术的晶圆以及使用本申请实施例提供的方法制备后晶圆的报废率的对比图。
具体实施方式
以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。
应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。
现有技术中，加工屏蔽栅沟槽金属氧化物半导体场效应晶体管(Shield GateMetal Oxide Semiconductor Field Effect Transistor，简称SGT MOSFET)类型的产品时，在晶圆进入产线时，首先需要在晶圆的边缘区域上留下如图1所示的对准标记，再继续后续的工艺，其中，图1(a)为晶圆的完整照片，图1(a)中用黑色框圈住的位置为对准标记的曝光位置；图1(b)为放大后的对准标记的照片，对准标记为刻蚀晶圆表面后形成的沟槽，对准标记为边长约为529μm的正方形。对准标记的形成过程包括在晶圆上形成对准标记图形的工艺过程(简称ZERO-PH)以及对晶圆上曝光出的对准标记图形刻蚀在晶圆上的工艺过程(简称ZERO-ETCH)，最终在晶圆上形成对准标记(简称ZERO mark)。在晶圆上形成对准标记图形的工艺包括涂胶、曝光、显影、目检的过程。
当在晶圆的边缘区域留下对准标记后，再继续后续的工艺，后续工艺中包括多晶硅化学机械抛光(简称Poly-CMP)工艺，多晶硅化学机械抛光用于对晶圆的表面进行平坦化处理，由于对晶圆边缘区域的研磨速率与对晶圆中心区域的研磨速率不同，当晶圆的图形(pattern)区达到研磨要求时，晶圆边缘区域会有多晶硅残留(Poly residue)，多晶硅残留将对准标记遮住，具体如图2所示，图(a)显示为经多晶硅化学机械抛光工艺后被破坏的对准标记图；图(b)显示为使用电子显微镜放大后的被破坏的对准标记的截面图，可以看到对准标记的沟槽中填充了氧化物，导致刻蚀的对准标记的沟槽几乎被填平。在后续光刻工艺需要晶圆对准时，由于多晶硅将对准标记遮住，导致机台无法识别对准标记，无法进行后续工艺，进而导致晶圆报废。
为了降低晶圆的报废率，降低生产成本，提高生产效率，本申请提供一种降低晶圆报废率的方法、系统及设备。现通过以下实施例进行详细说明。
实施例一
本实施例提供一种降低晶圆报废率的方法，如图3所示，该降低晶圆报废率的方法可以包括如下步骤：
步骤S100：对晶圆的多晶硅层的表面进行平坦化处理。
作为示例，本实施例中降低晶圆报废率的方法主要是用于制备屏蔽栅沟槽金属氧化物半导体场效应晶体管器件中。晶圆的尺寸可以是任意尺寸，例如可以是8寸或者12寸等，优选8寸晶圆，且8寸晶圆的表面形成有缺口(notch)，该缺口为生产晶圆的过程中常设的缺口。
可选实施例中，对晶圆的多晶硅层的表面进行平坦化处理具体为利用化学机械抛光CMP对晶圆的多晶硅层的表面进行平坦化处理。晶圆的多晶硅层是在制备屏蔽栅沟槽金属氧化物半导体场效应晶体管器件的过程中形成的。作为一种实施方式，屏蔽栅沟槽金属氧化物半导体场效应晶体管器件的制备方法大致包括如下步骤：
步骤S001，在衬底上形成阻挡叠层，阻挡叠层包括至衬底的上表面依次叠置的第一阻挡层、第二阻挡层和第三阻挡层。可选地，衬底可以是硅衬底、锗衬底、锗硅衬底、碳化硅衬底等，衬底可以是掺杂的或是非掺杂的，在一个实施例中，衬底可以选用为N型掺杂的硅衬底。可选地，第一阻挡层可以是二氧化硅层，可以通过如热氧化的方式形成于衬底的表面，也可以通过如化学气相沉积方式等形成于衬底的表面。可选地，第二阻挡层为氮化硅层，可以采用炉管沉积方法沉积第二阻挡层。可选地，第三阻挡层为二氧化硅层，可以通过化学气相沉积方式形成，例如可以采用如等离子体增强化学气相沉积工艺(PECVD)或高密度等离子体沉积工艺(HDP-CVD)等形成第三阻挡层，以更加精确地控制第三阻挡层的沉积厚度，并提高二氧化硅层的质量。可以理解的，第一阻挡层、第二阻挡层和第三阻挡层的厚度可以依据实际工艺需求进行确定。
步骤S002，在阻挡层叠层中形成图形化窗口，基于图形化窗口在衬底中刻蚀出第一沟槽，保留第一阻挡层、第二阻挡层和部分第三阻挡层。可选地，图形化窗口可以采用如下步骤形成：首先，通过旋涂工艺在阻挡叠层上形成光阻层；其次，通过曝光工艺和显影工艺在光阻层中形成光刻窗口；再次，通过干法刻蚀工艺依次刻蚀第三阻挡层、第二阻挡层和第一阻挡层，以在阻挡叠层中形成图形化窗口。通过干法刻蚀工艺在衬底中刻蚀出第一沟槽，在刻蚀过程中，第三阻挡层会被刻蚀去除一部分厚度，且保留部分厚度。
步骤S003，在第一沟槽的底部和侧壁形成场板。可选地，可以通过热氧化工艺在第一沟槽的底部和侧壁形成场板，场板为二氧化硅层。
步骤S004，沉积多晶硅层，多晶硅层填满第一沟槽。可选地，可以通过炉管沉积方式沉积多晶硅层。
步骤S005，去除第三阻挡层顶面之上的多晶硅层，以及去除第一沟槽中的部分多晶硅层，以在第一沟槽的顶部形成第二沟槽。可选地，可以通过化学机械抛光工艺去除第三阻挡层顶面之上的多晶硅层。去除第三阻挡层顶面之上的多晶硅层之后，以及形成第二沟槽之前，还包括对多晶硅层进行回刻的步骤，该步骤可以保证第三阻挡层顶面之上的多晶硅层可以被完全去除干净，并在第一沟槽中的多晶硅顶部形成一凹槽，以改善多晶硅层的表面缺陷形貌。
可选实施例中，本实施例中晶圆的多晶硅层经过多晶硅回刻的步骤后形成。多晶硅回刻的步骤是制备屏蔽栅沟槽金属氧化物半导体场效应晶体管器件的过程中的一个步骤，由于多晶硅层在晶圆的表面形成时会遮住对准标记，导致机台无法识别对准标记，因而将在晶圆的表面设置对准标记的步骤设置于经过多晶硅回刻的步骤，并对多晶硅层进行化学机械抛光之后。
步骤S200：在平坦化处理后的晶圆的表面形成对准标记。
可选实施例中，对准标记包括第一对准标记和第二对准标记。第一对准标记和第二对准标记关于晶圆的中心对称。形成第一对准标记和第二对准标记的方法是本领域常使用的方法。可选地，第一对准标记在坐标系中的坐标点为(77mm，54mm)，第二对准标记在坐标系中的坐标点为(-77mm，54mm)；其中，坐标系为笛卡尔坐标系，坐标系的原点位于晶圆的中心点，坐标系的Y轴经过晶圆的中心点和晶圆表面的缺口，晶圆表面的缺口与晶圆的中心点的连线所在的方向为Y轴的负方向，坐标系的X轴与Y轴垂直。本实施例设置的坐标系以及第一对准标记的坐标点和第二对准标记的坐标点，主要用于8寸晶圆。
步骤S300，在平坦化处理后的晶圆表面形成对准标记后，还包括利用顶层金属层光刻(TM-PH)和钝化层光刻(PAD-PH)处理晶圆。
在本实施例中，由于对准标记主要是用于顶层金属层光刻工艺以及钝化层光刻工艺中，机台识别对准标记，一旦机台无法识别对准标记，就无法进行顶层金属层光刻和钝化层光刻，因而晶圆表面的对准标记对于顶层金属层光刻和钝化层光刻是必要的，必须保证对准标记的可识别。在使用化学机械抛光处理后的晶圆，在其表面形成对准标记，用于顶层金属层光刻和钝化层光刻时，基本是100％可以识别对准标记的，能够降低晶圆的报废率，降低生产成本，提高生产效率。
现有技术中的化学机械抛光工艺在加工完对准标记后进行，由于化学机械抛光工艺对晶圆边缘区域的研磨速率与对晶圆中心区域的研磨速率不同，导致晶圆的图形区达到研磨要求时，晶圆的边缘区域有多晶硅残留，多晶硅会遮住对准标记，从而导致后续光刻工艺需要对准晶圆时，机台无法识别到晶圆表面的对准标记，导致晶圆无法进行后续工艺加工，进而报废。本实施例在晶圆表面形成对准标记前，先进行制备屏蔽栅沟槽金属氧化物半导体场效应晶体管器件的步骤，在进行完多晶硅回刻的步骤后，再在平坦化处理后的晶圆的表面形成对准标记，避免了化学机械抛光对晶圆表面的对准标记的破坏，便于后续每一层光刻工艺(包括顶层金属层光刻和钝化层光刻)做对准，降低了屏蔽栅沟槽金属氧化物半导体场效应晶体器件的后段工艺中晶圆的报废率，降低了生产成本，提高了生产效率。
可以理解的是，本申请降低晶圆报废率的方法与现有技术中屏蔽栅沟槽金属氧化物半导体场效应晶体管器件制备方法的差别在于步骤S100和步骤S200的顺序，现有技术中的步骤S200在先，步骤S100在后。
使用曝光机分别对现有技术中的屏蔽栅沟槽金属氧化物半导体场效应晶体管器件制备方法制备的晶圆中的对准标记，以及采用本实施例的方法制备的晶圆的对准标记进行扫描，扫描的结果分别如图4和图5所示，图4和图5中的纵坐标为曝光机对对准标记扫描后给出的信号强度，信号强度是在顶层金属光刻的步骤收集到的对准标记的信号强度，横坐标为在每个晶舟中晶圆的顺序(每个晶舟最多放置25片晶圆)。从图4中可以看出，采用现有技术中的方法加工的晶圆，对准标记的信号强度高低不齐，即便在同一个晶舟内工艺的晶圆，信号强度差异也非常大，有些信号强度已经很接近0，会发生无法对准的情况(曝光机对信号强度要求大于0.1)。从图5中可以看出，采用本实施例中的方法制备的晶圆，对准标记的信号强度较高也较为稳定，标准差更小，不会发生无法对准的情况。
下面通过表1和表2进一步说明。
表1为现有技术中晶圆在后续光刻工艺中的报废率。
表2为采用本实施例的方法制备的晶圆在后续光刻工艺中的报废率。
晶圆总数 晶圆报废数 晶圆报废率
S0098C 18 0 0％
S0062B 42 0 0％
从表1和表2的比较可以看出，现有技术中的晶圆在屏蔽栅沟槽金属氧化物半导体场效应晶体器件的后段工艺中的报废率比较高，甚至达到了83％，而本实施例提供的制备方法制备的晶圆在屏蔽栅沟槽金属氧化物半导体场效应晶体器件的后段工艺中的报废率为0，有效提高了生产效率，降低了生产成本。
从图6中可以看出，本实施例通过将现有技术中在晶圆表面形成对准标记的步骤和使用化学机械抛光对晶圆的多晶硅层的表面进行平坦化处理的步骤的顺序调整后，有效避免了化学机械抛光工艺对对准标记的破坏造成的晶圆报废的损失，减少了屏蔽栅沟槽金属氧化物半导体场效应晶体器件的后段工艺中晶圆的报废率，降低了生产成本，提高了生产效率。
实施例二
本实施例提供一种降低晶圆报废率的系统，包括平坦化处理单元和对准标记形成单元，该降低晶圆报废率的系统用于实现如实施例一所述的降低晶圆报废率的方法。
可选实施例中，平坦化处理单元用于对晶圆的多晶硅膜层的表面进行平坦化处理。
作为示例，平坦化处理单元可以是化学机械抛光机。
可选实施例中，对准标记形成单元用于在平坦化处理后的所述晶圆的表面形成对准标记。
可选地，对准标记形成单元可以在晶圆的上进行涂胶、曝光、显影、目检，以及刻蚀的过程。
实施例三
本实施例提供一种电子设备，包括处理器和与处理器通信连接的存储器，其中，存储器上存储有能够被处理器加载并执行的指令，所述指令能够被处理器执行，以使处理器能够执行如实施例一所述的降低晶圆报废率的方法。
作为示例，处理器会按照如图3所述的步骤，将一个或多个以应用程序的进程对应的指令加载到存储器中，并由处理器来运行存储在存储器中的应用程序，从而实现如图3所述的方法。
作为示例，存储器可以包括随机存取存储器(Random Access Memory，RAM)，也可以包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。
作为示例，处理器可以是通用处理器，包括中央处理器(Central ProcessingUnit，CPU)、网络处理器(Network Processor，NP)等；还可以是数字信号处理器(DigitalSignal Processing，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
作为示例，电子设备的各个组件通过总线系统耦合在一起，其中总线系统除包括数据总线之外，还可以包括电源总线、控制总线和状态信号总线等。
本实施例提供的降低晶圆报废率的方法、系统及设备，用于降低晶片的报废率。现有技术中的化学机械抛光工艺在加工完对准标记后进行，由于化学机械抛光工艺对晶圆边缘区域的研磨速率与对晶圆中心区域的研磨速率不同，导致晶圆的图形区达到研磨要求时，晶圆的边缘区域有多晶硅残留，多晶硅会遮住对准标记，从而导致后续光刻工艺需要对准晶圆时，机台无法识别到晶圆表面的对准标记，导致晶圆无法进行后续工艺加工，进而报废。本实施例在晶圆表面形成对准标记前，先进行制备屏蔽栅沟槽金属氧化物半导体场效应晶体管器件的步骤，在进行完多晶硅回刻的步骤后，再在平坦化处理后的晶圆的表面形成对准标记，避免了化学机械抛光对晶圆表面的对准标记的破坏，便于后续每一层光刻工艺(包括顶层金属层光刻和钝化层光刻)做对准，降低了屏蔽栅沟槽金属氧化物半导体场效应晶体器件的后段工艺中晶圆的报废率，降低了生产成本，提高了生产效率。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种降低晶圆报废率的方法，其特征在于，包括以下步骤：
对晶圆的多晶硅层的表面进行平坦化处理；
在平坦化处理后的所述晶圆的表面形成对准标记。
2.根据权利要求1所述的方法，其特征在于，利用化学机械抛光对晶圆的多晶硅层的表面进行平坦化处理。
3.根据权利要求1或2所述的方法，其特征在于，所述晶圆的多晶硅层经过多晶硅回刻的步骤后形成。
4.根据权利要求1所述的方法，其特征在于，所述对准标记包括第一对准标记和第二对准标记。
5.根据权利要求4所述的方法，其特征在于，所述第一对准标记和所述第二对准标记关于所述晶圆的中心对称。
6.根据权利要求5所述的方法，其特征在于，所述晶圆的尺寸为8寸，所述晶圆的表面设置缺口。
7.根据权利要求6所述的方法，其特征在于，所述第一对准标记在坐标系中的坐标点为(77mm，54mm)，所述第二对准标记在所述坐标系中的坐标点为(-77mm，54mm)；
其中，所述坐标系的原点位于所述晶圆的中心点，所述坐标系的Y轴经过所述晶圆的中心点和所述晶圆表面的缺口，所述晶圆表面的缺口与所述晶圆的中心点的连线为所述Y轴的负方向，所述坐标系的X轴与Y轴垂直。
8.根据权利要求1所述的方法，其特征在于，在平坦化处理后的所述晶圆表面形成对准标记后，还包括利用顶层金属层光刻和钝化层光刻处理所述晶圆。
9.一种降低晶圆报废率的系统，其特征在于，所述系统用于实现如权利要求1～8任一项所述的降低晶圆报废率的方法，包括：
平坦化处理单元，用于对晶圆的多晶硅膜层的表面进行平坦化处理；
对准标记形成单元，用于在平坦化处理后的所述晶圆的表面形成对准标记。
10.一种电子设备，其特征在于，包括：
处理器；
存储器，所述存储器与所述处理器通信连接；
其中，所述存储器上存储有能够被处理器加载并执行的命令，所述指令能够被处理器执行，以使处理器能够执行如权利要求1～8任一项所述的降低晶圆报废率的方法。
CN202311453450.1A 2023-11-02 2023-11-02 一种降低晶圆报废率的方法、系统及设备 Pending CN117253877A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311453450.1A CN117253877A (zh) 2023-11-02 2023-11-02 一种降低晶圆报废率的方法、系统及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311453450.1A CN117253877A (zh) 2023-11-02 2023-11-02 一种降低晶圆报废率的方法、系统及设备

Publications (1)

Publication Number Publication Date
CN117253877A true CN117253877A (zh) 2023-12-19

Family

ID=89137083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311453450.1A Pending CN117253877A (zh) 2023-11-02 2023-11-02 一种降低晶圆报废率的方法、系统及设备

Country Status (1)

Country Link
CN (1) CN117253877A (zh)

Similar Documents

Publication Publication Date Title
US6579757B2 (en) Method for fabricating semiconductor device which prevents gates of a peripheral region from being oxidized
JP4996155B2 (ja) 半導体装置及びその製造方法
US7319073B2 (en) Method of reducing silicon damage around laser marking region of wafers in STI CMP process
US10475649B2 (en) Patterning method
US9711611B2 (en) Modified self-aligned contact process and semiconductor device
KR20210021227A (ko) 반도체 장치의 제조 방법
US6066570A (en) Method and apparatus for preventing formation of black silicon on edges of wafers
US20200144205A1 (en) Semiconductor device, semiconductor device assembly and method for manufacturing semiconductor device assembly
US20160351495A1 (en) Process for manufacturing integrated electronic devices, in particular cmos devices using a borderless contact technique
CN117253877A (zh) 一种降低晶圆报废率的方法、系统及设备
US11810787B2 (en) Semiconductor structure formation method and mask
CN114843173A (zh) 半导体结构的形成方法
CN111192833A (zh) 碳化硅晶圆片及其制造方法
CN113140500B (zh) 半导体结构的制作方法
CN116230652A (zh) 半导体器件及其制造方法和刻蚀方法
CN113594085B (zh) 半导体结构的制作方法
CN112951724B (zh) 半导体结构及其形成方法
CN116053190A (zh) 一种集成电路晶片及其制造方法
US20230011347A1 (en) Manufacturing method for semiconductor structure
TWI733013B (zh) 半導體製造方法
TWI270114B (en) Method of reducing silicon damage around laser marking region of wafers in STI CMP process
CN118299254A (zh) 半导体器件及其制造方法
CN117976533A (zh) 半导体结构及其形成方法
CN118486644A (zh) 改善边界侧掏缺陷的方法
CN115116838A (zh) 利用湿法工艺改善介电层剥落的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination