FR2643192A1 - Procede de fabrication d'un dispositif semi-conducteur comprenant une electrode en metal refractaire sur un substrat semi-isolant - Google Patents

Procede de fabrication d'un dispositif semi-conducteur comprenant une electrode en metal refractaire sur un substrat semi-isolant Download PDF

Info

Publication number
FR2643192A1
FR2643192A1 FR8911222A FR8911222A FR2643192A1 FR 2643192 A1 FR2643192 A1 FR 2643192A1 FR 8911222 A FR8911222 A FR 8911222A FR 8911222 A FR8911222 A FR 8911222A FR 2643192 A1 FR2643192 A1 FR 2643192A1
Authority
FR
France
Prior art keywords
film
refractory metal
electrode
substrate
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8911222A
Other languages
English (en)
Other versions
FR2643192B1 (fr
Inventor
Yasutaka Kohno
Masayuki Sakai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of FR2643192A1 publication Critical patent/FR2643192A1/fr
Application granted granted Critical
Publication of FR2643192B1 publication Critical patent/FR2643192B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Abstract

Dans un procédé de fabrication d'un dispositif semi-conducteur, consistant à produire une électrode porte 3, 3a en métal réfractaire sur une région préétablie de la surface d'un substrat semi-isolant 1 et à produire ensuite une pellicule isolante sur toute la surface du dispositif, puis à mettre à nu l'électrode porte 3, 3a en décapant cette pellicule de façon à obtenir une pellicule isolante 5c, la pellicule isolante initiale et la pellicule 5c sont réalisées respectivement par déposition et décapage selon la technique CVD au plasma à absorption d'énergie par des électrons dans un champ électrique alternatif de fréquence égale à celle de résonance de cyclotron, ou " electron cyclotron resonance " ECR, en soumettant le substrat à une polarisation à haute fréquence.

Description

A.
La présente invention concerne un procédé de fa-
brication d'un dispositif semiconducteur et, en particu-
lier, une technique d'abaissement de la résistance électri- que de porte dans un procédé de fabrication d'un transistor & effet de champ en GaAs à porte auto-alignée en métal réfractaire. Les figures 7a à 7i montrent des vues en coupe IC transversale d'un dispositif semiconducteur aux stades principaux de sa fabrication par un procédé selon la
technique antérieure.
Tout d'abord, comme représenté sur la figure 7a, une couche active 2 est ?roduite en un endroit voulu sur un -5 substrat semi-isolant 1 en GaAs par inDlantation d'ions, puis, comme représenté sur la figure 7b, une couche de siliciure de métal réfractaire, comme par exemple la couche 3 en WSi, est apiliquée sur toute la surface du substrat
semi-isolant 1 en GaAs par pulvérisation sous vide ou dépo-
2C isition et un élément formant porte comirprenant une pellicule ?hotorésistance 6 est oroduit sur une partie de la couche 3
o il s'agit de former une porte.
Ensuite, comme représenté sur la figure 7c, la couche 3 de WSi est sélectivement réduite par décapage aux
ions réactifs (ap.elé ci-après "DIR") en utilisant un mé-
lange gazeux CF4 + 02 ou du SF6 gazeux et en se servant de la pellicule Photorésistante 6 comme masque. Alors, une inDlantation d'ions est effectuée en utilisant la couche 3 de WSiX décapée sélectivement, c'est-àdire une porte en métal réfractaire, en tant que masque et en procédant à un
recuit pour former une couche 4 à forte concentration d'im-
puretés (figure 7d). Après cela, comme représenté sur la figure 7e, une pellicule isolante 5 (en SiO2) est appliquée sur toute la surface du substrat semi-isolant 1 en GaAs au
moyen d'un appareil CVD au plasma et ensuite, comme repré-
senté sur la figure 7f, une ?ellicule photorésistante 9 est déiosée sur cette pellicule isolante, de façon à égaliser
la surface, par un appareil à déposer de la matière photo-
résistante. Ensuite on procède à un décapage jusqu'à ce que la couche 3 de WSi se trouve mise à nu, dans des conditions o la vitesse de décapage de la pellicule ?hotoresistante 9 et celle de la ?ellicule isolante 5 sont rendues égales l'une à l'autre, Dar un aoareil de décapage (figure 7g),
1C. après quoi, commne représenté sur la figure 7h, il est pro-
cédé à la mise en place de la ?ellicule Photorésistante 7 sous une forme bien définie, et un revêtement 8 à Plusieurs couches de métaux à faible résistance, tels que Ti/Mo/Au, est déosé sur l'ensemble, puis enlevé en partie. Enfin, D5 comre représenté sur la figure 7i, des électrodes source et
drain 10 sont réalisées.
Toutefois, dans le procédé de fabrication d'un dispositif semiconducteur selon la technique antérieure il est nécessaire de découvrir la surface de la pellicule de 2C wSi dans des conditions de planéité uniforme sur toute la surface de la ilaquette au cours de la mise à nu du dessus
de l'électrode formant porte 3 en métal réfractaire (pelli-
cule de WSix) et, pour ce faire, un haut degré d'uniformi-
té en ce qui concerne par exeiple l'épaisseur de la,elli-
cule isolante et la planéité de la surface de la pellicule
photorésistante, après application de celles-ci, est re-
quis, ce qui se traduit par une diminution du rendement.
De plus, la croissance de la pellicule isolante,
l'application de la Pellicule photorésistante ou la réduc-
tion de la pellicule ohotorésistante par décapage doivent être effectuées jar des appareils séparés, ce qui pose des
problèmes de rendement du travail.
La présente invention a ?our objet de créer un
procédé de fabrication d'un disositif semiconducteur, ca-
?able de mettre à nu la surface d'une couche formant porte en métal réfractaire pour un haut degré de d'uniformité de la surface de la plaquette, et permettant ainsi, par un processus de fabrication simplifié, d'obtenir un dispositif
semiconducteur présentant une porte à faible résistance.
D'autres objets et avantages de la présente inven-
tion apparaitront & la lecture de la description détaillée
qui va suivre; il est toutefois à noter que la description
détaillée et les modes de réalisation particuliers ne sont donnés qu'à titre d'illustratif car divers changements et
C modifications pourront y être apportés, sans sortir du ca-
dre de l'invention, par ceux spécialisés dans ce domaine.
Dans un procédé selon l'invention pour la fabrica-
tion d'un dispositif semiconducteur une électrode formant porte en métal réfractaire est produite sélectivement sur un substrat, puis des régions de la surface du substrat, autres que la région de l'électrode porte, sont recouvertes de pellicules isolantes produites par le procédé CVD au ilasma à absorption d'énergie par des électrons à partir d'un chami électrique alternatif de fréquence égale à celle de résonance d'un cyclotron, ou procédé "electron cyclotron
resonance (ECR) plasma CVD", avec application d'une polari-
sation à haute fréquence au substrat et, en outre, l'élec-
trode porte en métal réfractaire présente une structure d'électrode comirenant une couche de siliciure de métal réfractaire et une couche de métal réfractaire déposée sur
cette dernière. En conséquence, la déposition d'une pelli-
cule isolante, l'égalisation de la pellicule isolante et la
mise à nu du dessus de l'électrode porte en métal réfrac-
taire peuvent s'effectuer simultanément et la mise à nu du 3C dessus de l'électrode porte en métal réfractaire peut se réaliser uniformément dans la surface de la plaquette. En
outre, la couche de métal réfractaire est rendue suffisam-
ment mince pour Permettre de façonner la double couche ver-
ticalement lors du décapage aux ions réactifs (DIR) pour la
3, fabrication de l'électrode, et la couche de métal réfrac-
taire est rendue suffisamment épaisse pour obtenir une sé-
lectivité suffisante durant le décapage par pulvérisation sous vide. En conséquence, la mise à nu de l'électrode ?orte en métal réfractaire peut être conduite de façon sure sans donner lieu à une suppression de matière constitutive
de l'électrode.
L'invention est expliquée plus en détail ci-des-
sous à l'aide des dessins annexés sur lesquels:
les figures la à ld représentent, en coupe trans-
C versale, les ?rincipaux stades d'un orocédé de fabrication d'un dispositif semiconducteur selon un premier mode de réalisation de la présente invention;
les figures 2a à 2d sont des vues, en coupe trans-
versale, de la structure du dispositif, destinées à éluci-
der des iroblèmes -osés -ar le procédé de fabrication de la figure 1;
les figures 3a à 3d sont des vues, en coupe trans-
versale, servant à expliquer le principe de la manière de résoudre les iroblièmes iosés par le mode de réalisation ?récité du procédé de fabrication selon l'invention;
les figures 4a à 4i sont des vues, en coupe trans-
versale, des ?rincipaux stades d'un procédé de fabrication d'un dispositif semiconducteur selon un deuxième mode de réalisation de l'invention;
les figures 5a à 5e sont des vues, en coupe trans-
versale, des principaux stades d'un procédé de fabrication d'un dispositif sem.iconducteur selon un troisième mode de réalisation de l'invention;
les figures 6a à 6d sont des vues, en coupe trans-
3C versale, servant à expliquer des problèmes pour le cas o
le métal réfractaire est trop épais.dans le procédé repré-
senté sur la figure 3; et
les figures 7a à 7i sont des vues, en coupe trans-
versale, des Principaux stades d'un procédé de fabrication d'un dispositif semiconducteur complet selon la technique _5 antérieure. Plusieurs exemples de réalisation de la présente invention sont décrits ci-après en détail en se référant
aux dessins annexés.
Sur les figures la à ld, représentant en coupe
transversale les principaux stades d'un procédé de fabrica-
tion d'un dispositif semiconducteur selon un premier mode de réalisation de l'invention, sont utilisés les mêmes
chiffres de référence que ceux des figures 7a à 7d dési-
AC gnant les mêmes éléments constitutifs. La référence Sa dé-
signe une pellicule d'oxyde de silicium de 1000 angstrôms
d'épaisseur ?roduite par le procédé CVD au plasma à absorp-
tion d'énergie ?ar des électrons à partir d'un chanp élec-
trique alternatif de fréquence égale à celle de résonance A5 d'un cyclotron, ou procédé "electron cyclotron resonance
(ECR) olasma CVD", sans soumettre le substrat à une polari-
sation, les débits de silane et d'oxygène étant dans le rapport 5: 3 et la pression gazeuse étant de 1,0 x 10-3 torrs. Une pellicuLe d'oxyde de silicium 5b présentant une 2C surface plane est produite par un procédé CVD au plasma BCR
en soumettant le substrat 1 à une polarisation à haute fré-
quence de 80 W, les débits d'argon, de silane et d'oxygène étant dans le razort 6: 1: 5 et la pression gazeuse étant de 7 x 10-4 torrs. Une pellicule d'oxyde de silicium 5c est obtenue en mettant en oeuvre un procédé au plasma ECR utilisant un mélange gazeux de N2 et Ar, le substrat 1 étant soum:is à une polarisation à haute fréquence de 80 W, et en faisant subir à la pellicule d'oxyde de silicium 5b une pulvérisation cathodique sous vide jusqu'à ce que la
pellicule de WSiX 3 se trouve mise à nu.
Le procédé de fabrication est décrit ci-dessous.
Les processus de fabrication jusqu'à la figure la inclusivement sont les mêmes que ceux des figures 7a à 7d
du procédé de la technique antérieure. Cependant l'épais-
seur de la pellicule de WSix 3 est de 3000 angstrôms.
Lorsqu'une électrode porte 3 en métal réfractaire (pellicule de WSiX) a été réalisée, comme représenté sur la
figure 7d, une pellicule d'oxyde de silicium 5a est dé2o-
sée, comme représenté sur la figure la, jusqu'à obtention d'une épaisseur de 1000 angstr&ms, les débits de silane et
d'oxygène étant dans le rapport 5: 3 et la pression gazeu-
se étant de 1,0 x 10-3 torrs, par un procédé CVD au plasma ECR sans soumettre le substrat à une polarisation. Dans ce cas, à la différence du orocédé CVD au plasma généralement C utilisé, la pellicule d'oxyde de silicium 5a n'est pas
appliquée sur la paroi latérale de la pellicule 3 de WSi7.
Puis une pellicule d'oxyde de silicium 5b est dé-
posée en soumettant le substrat 1 à une polarisation à hau-
te fréquence de 80 W. Dans ce cas le rapport de la vitesse v de décapage de la pellicule à la vitesse de croissance de la pellicule est olus élevé dans une partie au voisinage de la pellicule 3 de WSi. que dans la région située au-dessus d'une partie du substrat autre que celle au voisinage de la iellicule 3. De ce fait la pellicule d'oxyde de silicium 2C est déposée plus rapidement dans toute région au-dessus du substrat 1, autre que celle voisine de la pellicule 3, que dans cette portion avoisinante, et finalement une Pellicule
d'oxyde de silicium 5b, comme celle représentée sur la fi-
gure lb, est obtenue. Puis, une polarisation à haute fré-
quence de 80 W est appliquée au plasma ECR comprenant un mélange gazeux d'azote et d'argon par le même appareil, et
une pellicule isolante 5c est obtenue en soumettant la pel-
licule d'oxyde de silicium 5b à une pulvérisation cathodi-
que sous vide jusqu'à ce que la pellicule 3 de WSix soit
3C mise à nu (figure lc).
Ensuite, comme représenté sur la figure ld, il est irocédé à une mise en forme d'une pellicule photorésistante 7 et un revêtement métallique 8 à plusieurs couches de métaux à faible résistance électrique, comme par exemple Ti(200 angstrCms)/Mo(500 angstrôms)/Au(5000 angstrôms), est
appliqué sur la pellicule 3 de WSix par la méthode de dépo-
sition et d'enlèvement partiel. Enfin, une électrode source et une électrode drain sont produites de façon à ?arachever
un transistor à effet de champ à porte auto-alignée en mé-
tal réfractaire et presentant une porte à faible résistance
électrique (figure 7i).
Dans ce mode de réalisation une électrode porte 3 en métal réfractaire comprenant une pellicule de WSix d'une épaisseur de 3000 angstrôms est produite sur un substrat 1, et une pellicule d'oxyde de silicium 5a est déposée sur cette dernière jusqu'à une épaisseur de 1000 angstrrms par un procédé CVD au plasma ECR sans soumettre le substrat à
une polarisation, après quoi une polarisation à haute fré-
quence de 80 W est appliquée au substrat 1 de façon à dépo-
ser une pellicule plane 5b d'oxyde de silicium, et une po-
larisation à haute fréquence de 80 W est appliquée au ?las-
ma ECR comprenant un mélange gazeux d'azote et d'argon et
la ?ellicule 5b d'oxyde de silicium est soumise à une ?ul-
vérisation cathodique sous vide jusqu'à ce que la pellicule 3 de WSix se trouve mise à nu. Par conséquent, la mise à nu du dessus de la pellicule 3 de WSix est réalisée avec une
bonne uniformité sur la surface de la plaquette et, en ou-
tre, la réalisation et le décapage de la pellicule isolante
?euvent être effectuées par un seul appareil de pulvérisa-
tion cathodique sous vide. Ainsi la réalisation de la pel-
licule isolante se trouve simplifiée, permettant ainsi de fabriquer, par un processus de production simple et avec un haut rendement, un dispositif semiconducteur présentant une
porte à faible résistance électrique.
Toutefois, dans le premier mode de réalisation dé-
crit ci-dessus, durant le décapage par pulvérisation catho-
dique sous vide utilisant un plasma d'un mélange gazeux de N2 et d'argon pour mettre à nu le dessus de l'électrode 3
en métai réfractaire comprenant le siliciure de métal ré-
fractaire (figures lb et lc), la sélectivité de la pellicu-
le isolante et du siliciure de métal réfractaire n'est pas
suffisante pour éviter qu'une partie supérieure du siliciu-
re de métal réfractaire ne se trouve désavantageusement
supo r imée.
C'est-à-dire que, comme représenté sur la figure 2, si la mise à nu du dessus de l'électrode en siliciure de métal réfractaire est effectuée en décapant la pellicule isolante égalisante 5b par la technique de pulvérisation cathodique sous vide en utilisant du plasma d'un mélange ac gazeux de N9 et d'argon après avoir successivement déposé la pellicule 3 en siliciure de métal réfractaire sur le substrat 1 par la méthode de pulvérisation cathodique sous
vide (figure 2a), mis en forme le siliciure de métal ré-
fractaire 3 par décapage aux ions réactifs (DIR), comme re-
présenté sur la figure 2b, et réalisé la pellicule isolante et égalisante 5b recouvrant l'électrode 3 en siliciure de
étal réfractaire, en utilisant un procédé CVD ECR à vola-
risaticn ou le procédé de pulvérisation cathodique sous vide à polarisation (figure 2c), la partie supérieure du 2C siliciure de "étal réfractaire se trouve supp rimée puisque la sélectivité de la pellicule isolante et du siliciure de métal réfractaire est insuffisante dans le décapage par pulvérisation cathodique sous vide. Par conséquent, afin d'obtenir une mise à nu co!plète la quantité à décaper doit être choisie largement, ce qui réduit défavorablement la marge et rend le procédé incertain. En outre, du fait que le siliciure de métal réfractaire supDrimé rentre dans la pellicule isolante, il risque d'être porté préjudice aux
prcpriétés du dispositif.
3C Afin de remédier à ce problème dans le processus de mise à nu du dessus il est proposé selon l'invention de déposer un métal réfractaire, présentant une vitesse de décapage par pulvérisation cathodique inférieure à celle du
siliciure de metal réfractaire, sur la couche 3 de siliciu-
re de métal réfractaire et de ?rocéder au décapage dans ces c conditions. Le princiDe de ce mode de mise & nu du dessus de l'électrode est décrit ci-après en se référant à la figure 3. D'abord, une pellicule 3 de siliciure de métal ré- fractaire est produite sur le substrat 1 par pulvérisation cathodique sous vide de siliciure de métal réfractaire,
puis une mince pellicule 3a en métal réfractaire est dépo-
sée sur la pellicule 3 par pulvérisation de métal réfrac-
taire sous vide (figure 3a). Ensuite une opération de mise en forme de ces pellicules est effectuée par décapage aux
ions réactifs, produisant ainsi une électrode (figure 3b).
Puis une pellicule isolante et égalisante 5b est oroduite sur toute la surface (figure 3c), après quoi la
pellicule isolante 5b est décapée par pulvérisation catho-
dique sous vide au moyen d'un plasma de mélange gazeux de N2 et d'argon, et la partie supérieure de l'électrode de type à double couche co.prenant la pellicule de siiiciure de métal réfractaire et la pellicule de métal réfractaire est amenée à faire saillie hors de la pellicule isolante 5c
(figure 3d).
Dans ce procédé, du fait que le métal réfractaire
présente une vitesse de décapage par pulvérisation cathodi-
que sous vide inférieure à celle du siliciure de métal ré-
fractaire, la sélectivité entre la partie formant électrode
et la pellicule isolante durant le décapage peut être ac-
crue par le métal réfractaire déoosé sur le siliciure de métal réfractaire, de sorte que -la mise à nu du dessus de l'électrode peut être réalisée sans qu'il y ait perte de
3C matière formant électrode.
Toutefois, étant donné que dans le procédé de dé-
capage aux ions réactifs (DIR) la vitesse de décapage du métal réfractaire est généralement inférieure à celle du siliciure de métal réfractaire, le métal réfractaire ne
3, peut pas être façonné verticalement par rapport au siliciu-
lu
re de métal réfractaire lorsque la pellicule de métal ré-
fractaire est tro épaisse. C'est-à-dire que, comme repré-
senté sur la figure 6a, si la pellicule 3a de métal réfrac-
taire sur la pellicule 3 de siliciure de métal réfractaire est épaisse et que ces pellicules soient soumises à une ooération de mise en forme, la pellicule 3 de siliciure de
métal réfractaire est décapée latéralement plus profondé-
ment que la pellicule 3a de métal réfractaire, et la pelli-
cule 3a de métal réfractaire se trouve mise en forme de chapeau, cormme représenté sur la figure 6b. Si la pellicule isolante et égalisante 5b est formée par un procédé CVD ECR
à ?olarisation ou par un procédé de pulvérisation cathodi-
que sous vide à polarisation dans ces conditions, il se
produit un espace A, comme indiqué sur la figure 6c. Lors-
que cet espace est ensuite soumis à un décapage par pulvé-
risation cathodique sous vide la pellicule isolante se
trouve, des deux c8tés de l'électrode, décapée d'une maniè-
re anormalement profonde, comme représenté sur la figure 6d, Produisant ainsi une portion concave B. c En conséquence, la pellicule de métal réfractaire doit être rendue, d'une part, suffisamment épaisse pour que
la sélectivité de l'élément formant électrode et de la pel-
licule isolante durant le décapage par pulvérisation catho-
dique sous vide puisse être suffisante et, d'autre part, assez mince pour qu'elle puisse être façonnée verticalement lors de l'cgération de décapage aux ions réactifs (DIR), et l'épaisseur de la pellicule de métal réfractaire doit être
09 timisée.
La figure 4 montre une coupe transversale servant 3C à expliquer les stades d'un procédé de fabrication d'un
dis.ositif semiconducteur selon un deuxième -mode de réali-
sation de la présente invention. Dans ce mode de réalisa-
tion la méthode décrite ci-dessus de mise à nu du dessus est appliquée à l'électrode porte d'un transistor à effet 3 de charo (appelé ci-après "T. E.C."), et une électrode en or 1 1 est produite à la partie supérieure de l'électrode porte
qui fait saillie hors de la pellicule isolante.
Tout d'abord des ions silicium sont implantés dans le substrat 1 en GaAs dans des conditions d'énergie d'implantation d'ions de 50 keV et de quantité dosée de 4 x
2/cm2 de manière à ?roduire une couche active 2 de plu-
sieurs milliers d'angstrôms, et il est procédé successive-
vement à une pulvérisation cathodique de WSi pour produire une couche 3 de siliciure de métal réfractaire (pellicule iC de WSi) d'une épaisseur de 3000 à 5000 angstrôms et à une pulvérisation cathodique de W pour produire une couche 3a
en métal réfractaire (couche de W) de 180 angstrôms d'é-
paisseur (figure 4a).
Puis il s'effectue un décapage aux ions réactifs (DIR) durant environ 10 minutes en utilisant un mélange gazeux de CFA + 02 en tant que gaz décapant de façon à produire une électrode porte, après quoi il est procédé à l'iiplantation de silicium à forte concentration d'ions pour produire une. source et un drain en utilisant cette électrode porte en tant que masque (figure 4b). Dans cette opération l'énergie d'implantation et la quantité dosée
sont resectivement de 150 keV et 3 x 10 13/cm2.
Après un recuit effectué à environ 800 C il est produit une couche résistante et égalisante (pellicule de 2 SiO) 5b d'une épaisseur d'environ 5000 à 5500 angstrôms, en
utilisant un mélange SiH4 + 0 2 + Ar en tant que gaz réac-
tif, par un procédé CVD-BCR à polarisation ou par une tech-
nique de pulvérisation cathodique à polarisation (figure 4c).- 3C Ensuite la pellicule isolante et égalisante 5b est décapée par pulvérisation cathodique sous vide durant 10 à minutes au moyen d'un plasma de mélange. gazeux N2 et Ar, permettant ainsi de mettre à nu le dessus de l'électrode porte (figure 4d). Puis la pellicule isolante 5c est mise
en forme par décapage en utilisant la pellicule photorésis-
tante 7a comme masque (figure 4e), et une couche de métal est déposée (figure 4f) et des électrodes source et drain 10 sont produites des deux côtés de la porte (figure
4g) par déposition et enlèvement partiel.
Subséquemment, un masque photorésistant ayant été produit par Photolithographie, il est produit, par une technique d'enlèvement (figure 4h), une électrode 8 en or qui chevauche le dessus de porte faisant saillie hors de la ?ellicule isolante, et enfin une pellicule de passivation C (pellicule de SiN) 101 est produite sur toute la surface de
façon à parachever un élément (figure 4i).
Grâce au procédé décrit ci-dessus il peut être ob-
tenu un T.E.C. fonctionnant à vitesse élevée du fait de la diminution de la résistance de porte. De plus, le facteur de bruit F- du T.E.C. est défini exoérimentalement par la formule suivante: r Rg + R F-= + 2 dû kt f Ces / g m C ou kf est un paramètre d'ajustage f est la fréquence de fonctionnement C_ est la capacitance porte-source Rg est la résistance de la porte Rs est la résistance de la source et
2_= gc est la conductance mutuelle.
Dans ce procédé une diminution de bruit peut être
obtenue par la réduction de la résistance de porte Rg.
Dans le deuxième mode de réalisation de l'inven-
tion l'électrode porte présente une structure d'électrode C comprenant du siliciure de métal réfractaire et une couche
de métal réfractaire aoliquée sur ce dernier, et l'épais-
seur du métal réfractaire est optimisée de telle manière qu'elle soit, d'une part, inférieure à une épaisseur limite
apte à être façonnée verticalement par la technique de dé-
capage aux ions réactifs (DIR) pour la production d'élec-
trodes et, d'autre part, supérieure à une épaisseur limite minimale permettant d'obtenir une sélectivité suffisante dans le décapage par pulvérisation cathodique sous vide.
Par conséquent, outre les effets du premier mode de réali-
sation, la sélectivité de la Pellicule isolante et de l'é-
lément formant électrode dans le décapage par pulvérisation cathodique sous vide, utilisant le plasma d'un mélange GC gazeux de N et Ar, est accrue et l'opération consistant à
permettre à une électrode de faire saillie hors de la pel-
licule isolante peut s'effectuer de manière sûre.
La figure 5 montre un troisième mode de réalisa-
tion de la présente invention. Cette figure montre un ?ro-
- cédé de fabrication d'une partie- formant contact d'un câ-
blage multicouche, utilisant la technique décrite ci-dessus de Aiise à nu de dessus d'électrode. Sur la figure 5 les
mêmes chiffres de référence que ceux de la figure 4 repré-
sentent les mêmes éléments constitutifs. La référence 11 2C désigne une couche de câblage inférieure d'une épaisseur de
2000 à 3000 angstr6ms produite sur le substrat 1. La réfé-
rence 12 désigne une couche de câblage supérieure d'une éaisseur d'environ 5000 angstr6ms connectée à la couche de câblage inférieure 11. Les contacts des deux couches de
En câblage sont réalisés de la façon suivante.
Tout d'abord une couche de câblage inférieure 11 est produite sur un substrat semiconducteur 1 (figure 5a), après quoi il est procédé à une déposition de WSi et de W par pulvérisation cathodique sous vide de façon à produire une couche 3 de siliciure de métal réfractaire (couche de
WSi) et une couche 3a de métal réfractaire (couche W), com-
me représenté sur la figure 5b. Puis, de manière analogue au premier mode de réalisation, il est procédé à une mise en forme de l'électrode en WSi/W par décapage aux ions réactifs (DIR), une pellicule isolante et égalisante 5b est produite par un procédé CVD-ECR à polarisation (figure 5c), une mise à nu du dessus de l'électrode est effectuée par décapage par pulvérisation cathodique sous vide (figure 5d) et ensuite la couche de câblage supérieure 12 est produite (figure 5e). Dans ce mode de réalisation un plan sur lequel il s'agit de produire la couche de câblage supérieure 12 peut
être rendu approximativement plat, permettant ainsi d'évi-
ter effectivement des défauts tels que la rupture de fils
1C de la couche de câblage supérieure.
Ainsi qu'il ressort de la description donnée ci-
dessus, selon la présente invention une électrode porte en
métal réfractaire est produite sélectivement sur un sub-
strat, puis une oellicule isolante est produite sur une région du substrat, autre que celle de l'élément formant
* électrode porte, en recouvrant cette région par une techni-
que de déposition chimique à l'état de vapeur au plasma à
absorption d'énergie par des électrons dans un champ élec-
trique alternatif de fréquence égale à celle de résonance 2C d'un cyclotron (ECR), une polarisation à haute fréquence étant apliquée au substrat. Par conséquent, la surface de la couche formant porte en métal réfractaire 9eut 9tre mise
à nu avec une bonne uniformité de la surface de la plaquet-
te et, en outre, la pellicule isolante peut être réalisée de manière simple, Permettant ainsi de fabriquer un tran-
sistor à effet de chapr aux prcpriétés très satisfaisantes qui présente une porte à faible résistance électrique et
offre un rendement élevé.
De plus, l'électrode porte en métal réfractaire présente une structure d'électrode comprenant une couche de
siliciure de métal réfractaire et une couche de métal ré-
fractaire appliquée sur cette dernière, l'épaisseur de la couche de métal réfractaire étant, d'une part, inférieure à
une épaisseur limite encore apte à être façonnée verticale-
ment par la technique DIR pour la production d'électrodes
et, d'autre part, supérieure à une éaisseur limite minima-
le permettant d'obtenir une sélectivité suffisante dans le
décapage par pulvérisation cathodique sous vide. Par consé-
quent, la sélectivité de la pellicule isolante et de l'élé-
ment formant électrode peut être accrue durant le décapage
Dar pulvérisation cathodique sous vide effectué en utili-
sant le plasma d-'un mélange gazeux de N2et Ar, et un procé-
dé de mise à nu de la partie supérieure de l'électrode peut
être mis en oeuvre de façon sure.

Claims (3)

REVENDICATIONS
1. Procédé de fabrication d'un dispositif semi-
conducteur, consistant à produire une électrode porte (3) en métal réfractaire dans une région préétablie de la surface d'un substrat semiisolant (1) et & produire ensuite des pellicules isolantes (5a, b, c) sur des régions de surface, autres que la région à électrode
porte, du substrat (1) de manière à recouvrir ces ré-
gions de surface, caractérisé en ce que lesdites pelli-
cules isolantes sont produites par la technique CVD au plasma à absorption d'énergie par des électrons dans un champ électrique alternatif de fréquence égale à la
fréquence de résonance de cyclotron, ou "electron cyclo-
tron resonance" (ECR), en soumettant le substrat à une
polarisation à haute fréquence.
2. Procédé de fabrication d'un dispositif semi-
conducteur selon la revendication 1, caractérisé en ce
que le procédé pour produire la pellicule isolante com-
prend une première opération pour déposer une pellicule isolante (5a) sur le substrat (1) par la technique CVD au plasma à absorption d'énergie par des électrons dans un champ électrique alternatif de fréquence égale à celle de résonance de cyclotron (ECR), sans soumettre le substrat à une polarisation, jusqu'à obtention d'une épaisseur inférieure à celle de l'électrode porte, une deuxième opération pour déposer une pellicule isolante (5b) par la technique CVD au plasma à absorption d'énergie par des électrons dans un champ électrique alternatif de fréquence égale à celle de résonance de
cyclotron (ECR) en appliquant une polarisation au subs-
trat, de façon à recouvrir l'électrode porte (3), et une opération de décapage pour décaper, par pulvérisation cathodique sous vide, la pellicule isolante (5b) selon
la technique CVD au plasma (ECR), en appliquant au subs-
trat une polarisation, de façon à mettre à nu l'électro-
de porte (3).
3. Procédé de fabrication d'un dispositif semi-
conducteur selon la revendication 2, caractérisé en ce
que la première opération de déposition consiste à dépo-
ser une pellicule d'oxyde de silicium (5a) de 100 nm dans des conditions de rapport de débit silane/oxygène
de 5: 3 et de pression gazeuse de 1,32 X 10-3 milli-
bars, en ce que la seconde opération de déposition con-
siste à produire une pellicule d'oxyde de silicium (5b) dans des conditions de rapport de débit argon/silane/ oxygène de 6: 1: 5 et de pression gazeuse de 9,25 X -4 millibars, et en ce que l'opération de décapage consiste à décaper, par pulvérisation cathodique sous
vide, la pellicule d'oxyde de silicium (5b) en appli-
quant une polarisation à haute fréquence de 80 W au plasma ECR comprenant un mélange gazeux d'azote et d'argon.
FR8911222A 1988-08-24 1989-08-24 Procede de fabrication d'un dispositif semi-conducteur comprenant une electrode en metal refractaire sur un substrat semi-isolant Expired - Fee Related FR2643192B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20999488 1988-08-24
JP63325455A JPH02138750A (ja) 1988-08-24 1988-12-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
FR2643192A1 true FR2643192A1 (fr) 1990-08-17
FR2643192B1 FR2643192B1 (fr) 1995-11-17

Family

ID=26517794

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8911222A Expired - Fee Related FR2643192B1 (fr) 1988-08-24 1989-08-24 Procede de fabrication d'un dispositif semi-conducteur comprenant une electrode en metal refractaire sur un substrat semi-isolant

Country Status (4)

Country Link
US (1) US5322806A (fr)
JP (1) JPH02138750A (fr)
FR (1) FR2643192B1 (fr)
GB (1) GB2222308B (fr)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5139968A (en) * 1989-03-03 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Method of producing a t-shaped gate electrode
WO1992020833A1 (fr) * 1991-05-17 1992-11-26 Lam Research Corporation PROCEDE DESTINE A DEPOSER UN FILM SIOx A CONTRAINTE INTRINSEQUE REDUITE ET/OU A TENEUR EN HYDROGENE REDUITE
US5304511A (en) * 1992-09-29 1994-04-19 Mitsubishi Denki Kabushiki Kaisha Production method of T-shaped gate electrode in semiconductor device
JP2783276B2 (ja) * 1995-07-04 1998-08-06 日本電気株式会社 半導体装置の製造方法
KR0170498B1 (ko) * 1995-11-21 1999-03-30 양승택 T형 게이트 전극의 형성방법
US7078342B1 (en) 1996-07-16 2006-07-18 Micron Technology, Inc. Method of forming a gate stack
US6087254A (en) * 1996-07-16 2000-07-11 Micron Technology, Inc. Technique for elimination of pitting on silicon substrate during gate stack etch
US7041548B1 (en) 1996-07-16 2006-05-09 Micron Technology, Inc. Methods of forming a gate stack that is void of silicon clusters within a metallic silicide film thereof
US6613673B2 (en) 1996-07-16 2003-09-02 Micron Technology, Inc. Technique for elimination of pitting on silicon substrate during gate stack etch
US6544895B1 (en) * 2000-08-17 2003-04-08 Micron Technology, Inc. Methods for use of pulsed voltage in a plasma reactor
US6485572B1 (en) * 2000-08-28 2002-11-26 Micron Technology, Inc. Use of pulsed grounding source in a plasma reactor
US7521307B2 (en) * 2006-04-28 2009-04-21 International Business Machines Corporation CMOS structures and methods using self-aligned dual stressed layers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0106174A2 (fr) * 1982-09-16 1984-04-25 Hitachi, Ltd. Procédé de fabrication d'un transistor à effet de champ à grille Schottky
GB2173822A (en) * 1985-03-23 1986-10-22 Nippon Telegraph & Telephone Planarizing semiconductor surfaces
EP0209109A2 (fr) * 1985-07-15 1987-01-21 Hitachi, Ltd. Procédé et appareil pour déposer une couche mince en utilisant un plasma à basse température

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1159012A (fr) * 1980-05-02 1983-12-20 Seitaro Matsuo Dispositif de deposition de plasma
US4356623A (en) * 1980-09-15 1982-11-02 Texas Instruments Incorporated Fabrication of submicron semiconductor devices
JPS57162349A (en) * 1981-03-30 1982-10-06 Fujitsu Ltd Forming method for multilayer wiring of semiconductor device
US4585668A (en) * 1983-02-28 1986-04-29 Michigan State University Method for treating a surface with a microwave or UHF plasma and improved apparatus
JPS6113626A (ja) * 1984-06-29 1986-01-21 Hitachi Ltd プラズマ処理装置
JPS61154046A (ja) * 1984-12-26 1986-07-12 Nec Corp 半導体装置
JPH0666296B2 (ja) * 1985-09-20 1994-08-24 株式会社日立製作所 プラズマ処理装置
JPS6292481A (ja) * 1985-10-18 1987-04-27 Nec Corp 半導体装置の製造方法
JPH0821594B2 (ja) * 1986-01-31 1996-03-04 日本電気株式会社 半導体装置の製造方法
JPS62274673A (ja) * 1986-05-22 1987-11-28 Mitsubishi Electric Corp 半導体装置の製造方法
JPS63122225A (ja) * 1986-11-12 1988-05-26 Fujitsu Ltd ３元以上の酸化珪素膜の成長方法
JPS63132451A (ja) * 1986-11-21 1988-06-04 Nec Corp 半導体装置の製造方法
EP0283311B1 (fr) * 1987-03-18 2001-08-01 Kabushiki Kaisha Toshiba Méthode pour la formation d'une couche mince
JPH02103939A (ja) * 1988-10-12 1990-04-17 Mitsubishi Electric Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0106174A2 (fr) * 1982-09-16 1984-04-25 Hitachi, Ltd. Procédé de fabrication d'un transistor à effet de champ à grille Schottky
GB2173822A (en) * 1985-03-23 1986-10-22 Nippon Telegraph & Telephone Planarizing semiconductor surfaces
EP0209109A2 (fr) * 1985-07-15 1987-01-21 Hitachi, Ltd. Procédé et appareil pour déposer une couche mince en utilisant un plasma à basse température

Also Published As

Publication number Publication date
GB2222308B (en) 1993-02-17
US5322806A (en) 1994-06-21
FR2643192B1 (fr) 1995-11-17
GB2222308A (en) 1990-02-28
GB8918829D0 (en) 1989-09-27
JPH02138750A (ja) 1990-05-28

Similar Documents

Publication Publication Date Title
TWI630654B (zh) 使用遠端電漿源以凹陷超低ｋ介電質
EP0143700B1 (fr) Procédé de fabrication de circuit intégré avec connexions de siliciure de tantale et circuit intégré réalisé selon ce procédé
JP2978748B2 (ja) 半導体装置の製造方法
EP0780889B1 (fr) Procédé de depôt sélectif d'un siliciure de métal réfractaire sur du silicium
EP0325808B1 (fr) Procédé pour établir une structure d'interconnexion électrique sur un dispositif semiconducteur au silicium
EP0351001A1 (fr) Procédé pour fabriquer un dispositif semi-conducteur ayant au moins un niveau de prise de contact à travers des ouvertures de contact de petites dimensions
FR2682534A1 (fr) Dispositif a semiconducteurs comportant un empilement de sections d'electrode de grille, et procede de fabrication de ce dispositif.
FR2643192A1 (fr) Procede de fabrication d'un dispositif semi-conducteur comprenant une electrode en metal refractaire sur un substrat semi-isolant
JPH0917747A (ja) タングステン堆積のための改良付着層
KR100457843B1 (ko) 반도체 장치에서 콘택 형성 방법
JP2536377B2 (ja) 半導体装置およびその製造方法
FR2502399A1 (fr) Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance
FR2477772A1 (fr) Procede pour faire adherer une couche de passivation sur des zones dorees d'un semi-conducteur
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
JPH06104181A (ja) 光ｃｖｄ法利用絶縁膜の製造方法と平坦化絶縁膜の製造方法
JPH0246731A (ja) 半導体装置の製造方法
JPH08255770A (ja) 半導体装置の製造方法
FR2643508A1 (fr) Procede de fabrication d'un dispositif semiconducteur comprenant une electrode en metal refractaire sur un substrat semi-isolant
KR950005259B1 (ko) 반도체 장치의 제조방법
JPH11340330A (ja) 半導体装置の製造方法
JPS61140176A (ja) 半導体装置
KR20020043021A (ko) 반도체 소자의 콘택에서 오믹층을 형성하는 방법
JPH0794448A (ja) 半導体装置の製造方法
EP1328977A1 (fr) Procede de realisation d'un oxyde de grille forme sur substrat semi-conducteur
JPH04324636A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
ST Notification of lapse