KR100271456B1 - 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents

반도체 장치의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR100271456B1
KR100271456B1 KR1019980011436A KR19980011436A KR100271456B1 KR 100271456 B1 KR100271456 B1 KR 100271456B1 KR 1019980011436 A KR1019980011436 A KR 1019980011436A KR 19980011436 A KR19980011436 A KR 19980011436A KR 100271456 B1 KR100271456 B1 KR 100271456B1
Authority
KR
South Korea
Prior art keywords
film
copper
wiring
semiconductor device
connection hole
Prior art date
Application number
KR1019980011436A
Other languages
English (en)
Other versions
KR19990013346A (ko
Inventor
가즈요시 마에까와
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR19990013346A publication Critical patent/KR19990013346A/ko
Application granted granted Critical
Publication of KR100271456B1 publication Critical patent/KR100271456B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체 장치의 컨택트 홀 혹은 관통구멍 등에 배선을 형성할 때, Cu의 고압 리플로우 공정시 Cu의 산화와 그것에 기초한 매립 특성의 열화를 방지한다.
반도체 장치의 층간 절연막의 배선용 접속 구멍을 덮도록 구리막을 형성하고, Cu막 위에 구리의 산화 방지막을 형성하는 공정에서, 상기 산화 방지막의 형성 전후에는 1.33×10-3Pa 이하의 고진공 분위기를 유지하고, 그 후에 고온·고압의 불활성 가스에 의해 배선용 접속 구멍에 구리막의 구리를 압입한다. 산화 방지막으로서는, 티타늄 등의 금속 혹은 실리콘 질화막을 이용한다. 또한, 순도 99.999wt%(5N) 이상의 구리를 타겟으로 이용하는 스퍼터링법에 의해 Cu막을 형성한다. 또한, 고압 불활성 가스 안의 불순물 가스량을 50vpm 이하로 한다.

Description

반도체 장치의 제조 방법 및 반도체 장치
본 발명은, 반도체 장치의 제조 방법 및 반도체 장치에 관한 것이다. 더 상세하게는 반도체 장치의 배선 형성에서의 고압 리플로우 공정의 개선에 관한 것이다.
도 3은, 종래의 반도체 장치의 제조 방법과 그 구조를 나타낸 도면이다. 도 3을 참조하여, 종래의 반도체 장치의 제조 방법 및 구조에 대해 설명한다.
우선, 도 3(a)에 도시된 바와 같이 반도체 웨이퍼(10)에서 반도체 소자가 형성된 반도체 기판(1)(실리콘 기판) 상에, 층간 절연막(2)을 형성한 후 반도체 기판(1) 상에 형성된 반도체 소자(도시하지 않음)와 층간 절연막(2) 위에 형성된 상층 배선(도시하지 않음)을 전기적으로 접속하기 위한 배선 홈(3) 및 접속 구멍(3a)을 형성한다.
다음에 상기 제조 공정 중의 반도체 웨이퍼(10)를 감압 분위기하에 놓고, 온도 상승됨에 따라 표면에 흡착한 수분 등을 제거한다. 또한, 필요에 따라 이 후 Ar의 역스퍼터링에 의해 에칭하여 웨이퍼(10)의 표면 클리닝을 행한다.
다음에, 스퍼터링으로 구리막(5)(Cu 막)을 형성한다. 이 때, 도 3(b)에 도시된 바와 같이, 반도체 웨이퍼(10)의 배선 홈(3) 및 접속 구멍(3a)의 바닥부에는 보이드(8)가 형성되어 있다.
계속해서 상기 반도체 웨이퍼(10)를 400℃ 이상으로 가열하면서, 40∼100MPa 정도의 고압을 인가하고, 앞의 보이드(8)에 Cu를 유동시키고, 배선 홈(3) 및 접속 구멍(3a)의 내부를 Cu로 충전한다.
그러나, 이 때 도 3(c)에 도시된 바와 같이, 고압을 인가하는 Ar 가스 안의 산소 혹은 수분에 의해 Cu막(5)이 산화하고, Cu 표면에는 Cu 산화물(7)이 형성된다. Cu 산화는 표면에만 머물지 않고 Cu 막(5)의 내부에도 산소가 확산되어, 고압 인가시의 Cu의 유동성을 저하시키기 때문에 고압 처리 후에도 도 3(c)에 도시된 바와 같은 보이드(8)가 잔존하여, 매립 불량이 발생한다.
본 발명은, 상기된 바와 같은 문제를 해결하기 위해 이루어진 것으로, 반도체 장치, 예를 들면 DRAM 혹은 논리 디바이스 등에서의 배선이나 컨택트 홀 혹은 관통구멍에 의한 배선의 형성에서, 상술된 바와 같은 Cu의 고압 리플로우 공정시 Cu 산화와 그에 기초하는 매립 특성의 열화를 방지시킨 반도체 장치의 제조 방법 및 반도체 장치를 제공하고자 하는 것이다.
본 발명의 반도체 장치의 제조 방법은, 반도체 웨이퍼의 층간 절연막에 배선용 홈 및/또는 접속 구멍을 형성하는 공정과, 상기 배선용 홈 및/또는 접속 구멍을 덮도록 상기 층간 절연막 위에 구리막을 형성하는 구리막 형성 공정과, 상기 구리막 형성 공정의 종료시부터, 1.33×10-3Pa(1×10-5Torr) 이하의 고진공 분위기를 유지한 후, 연속 진공을 유지하면서 상기 구리막 위에 구리의 산화 방지막을 형성하는 산화 방지막 형성 공정과, 고온·고압의 불활성 가스에 의해 상기 배선용 홈 및/또는 접속 구멍에 상기 구리막의 구리를 압입하는 구리 압입 공정과, 화학 기계적 연마에 의해 상기 구리막의 구리를 상기 배선용 홈 및/또는 접속 구멍에만 남겨 제거하는 공정을 포함하는 것을 특징으로 하는 것이다.
또한, 본 발명의 반도체 장치의 제조 방법은 상기 산화 방지막 형성 공정 후, 상기 구리 압입 공정에 이를 때까지, 1.33×10-3Pa(1×10-5Torr) 이하의 고진공 분위기를 유지하는 것을 특징으로 하는 것이다.
또한, 본 발명의 반도체 장치의 제조 방법은 상기 산화 방지막의 재료로서 티탄, 탄타르, 텅스텐, 몰리브덴, 망간중 어느 하나, 또는 이들의 산화물, 질화물 혹은 규화물중 어느 하나, 혹은 이들의 복합물을 이용하는 것을 특징으로 하는 것이다.
또한, 본 발명의 반도체 장치의 제조 방법은 상기 산화 방지막의 재료로서 실리콘 질화막을 이용하는 것을 특징으로 하는 것이다.
또한, 본 발명의 반도체 장치의 제조 방법은 상기 구리막의 형성을, 순도 99.999wt%(5N) 이상의 구리를 타겟으로서 이용하여 스퍼터링법으로 형성하는 것이다.
또한, 본 발명의 반도체 장치의 제조 방법은 상기 구리 압입 공정에 이용하는 상기 불활성 가스 중의 불순물 가스량을 50vpm 이하로 하는 것을 특징으로 하는 것이다.
또한, 본 발명의 반도체 장치는 상기 어느 하나의 제조 방법에 따라 제조된 것을 특징으로 하는 것이다.
도 1은 본 발명의 제1 실시 형태∼제4 실시 형태에 따른 반도체 장치의 제조 방법 및 구조를 도시한 공정도.
도 2는 본 발명의 제2 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 공정도.
도 3은 종래의 반도체 장치의 제조 방법 및 구조를 도시한 공정도.
<도면의 주요 부분에 대한 부호의 설명>
1: 반도체 기판(Si 기판)
2: 층간 절연막
3: 배선 홈
3a: 접속 구멍
4: 산화 방지막
5: 구리막(Cu막)
6: 배리어층
8: 보이드
10: 반도체 웨이퍼
제1 실시 형태
도 1은, 본 발명의 실시 형태에 의한 반도체 장치의 제조 방법 및 구조를 도시한 도면이다. 이하, 도면을 참조하여 제조 방법 및 구조에 대해 설명한다.
우선, 도 1(a)에 도시된 반도체 웨이퍼(10)의 단면도에서, 반도체 소자(도시하지 않음)가 형성된 반도체 기판(1)(Si 기판) 상에, 층간 절연막(2)을 형성한 후, 층간 절연막(2)에 배선 홈(3)을 형성한다. 또한, 반도체 기판(1)(Si 기판) 상에 형성된 반도체 소자와 배선 홈(3)에 형성되는 배선 사이, 혹은 반도체 기판(1)(Si 기판) 상에 형성된 반도체 소자와 층간 절연막(2) 위에 형성되는 상층 배선(도시하지 않음) 사이를 전기적으로 접속하는 접속 구멍(3a)을 형성한다.
도 1(b)은 도 1(a)의 반도체 웨이퍼(10)의 평면도이고, 도 1(a)는 도 1(b)의 A -A 단면을 도시하고 있다. 또한, 도 1(c)는 도 1(b)의 B-B 단면을 나타낸 도면이다.
다음에, 상기 제조 공정 중의 반도체 웨이퍼(10)를 감압 분위기하에 두고, 승온함에 따라 표면에 흡착한 수분 등을 제거한다. 승온 방법은 램프 가열 혹은, 처리 챔버 내의 반도체 웨이퍼(10)를 유지하는 가압판의 온도를 상승시키고, 거기에 불활성 가스를 10∼1000Pa정도 도입함에 따라 반도체 웨이퍼(10)를 가열하는 가스 가열 방식 중 어느 한쪽의 수법을 이용해도 좋다. 또한, 필요에 따라 이 후 Ar의 역스퍼터링에 의해 에칭하여 웨이퍼(10)의 표면 클리닝을 행한다. 여기서 행하는 표면 클리닝은 Ar의 역스퍼터링에 의한 클리닝 외에 Ar 중에 수소(H2)를 첨가한 혼합 가스 중에서의 역스퍼터링에 의한 클리닝이라도 된다.
계속해서, 도 1(d)에 도시된 바와 같이, 스퍼터링법 혹은 CVD 법에 의해 배선 홈(3)과 접속 구멍(3a)을 포함하는 층간 절연막(2) 위에 구리막(5)(Cu 막)을 형성한다. 이 때 형성한 Cu막(5)은 배선 홈(3) 혹은 접속 구멍(3a)을 충분히 덮을 만큼의 막 두께로 형성한다.
이 Cu막(5)의 형성 공정 이 후, 나중에 설명하는 Cu막(5)의 산화 방지막 형성 공정까지, 반도체 웨이퍼(10)는 대기에 노출되지 않고, 처리 챔버는 1.33×10-3Pa(1×10-5Torr) 이하의 고진공에서 연속 진공을 유지한다. 이것은 Cu막(5)의 산화를 방지하기 위해서이다.
바람직하게는, 이 고진공의 연속 유지는 다음 공정의 산화 방지막 형성 직전까지 계속된다.
다음에, Cu막(5)의 형성 후, 나중에 설명하는 공정에서 고온·고압에서 인가되는 Ar 등의 가스 중에 포함되는 불순물(산소 등)에 의해 Cu막(5)이 산화하는 것을 방지하기 위해, 반도체 웨이퍼(10)를 대기에 노출하지 않고 연속 진공으로 유지하면서, Cu막(5) 위에 산화 방지막(4)을 형성한다.
상기 산화 방지막 형성 중의 연속 진공은 1.33×10-2Pa(1×10-4Torr) 정도가 되어도 된다.
산화 방지막(4)으로서는 티타늄 질화막(TiN 막) : 200㎚ 정도를 이용하는 것이 적당하다. 이 때, 도 1(d)에 도시된 바와 같이, 반도체 웨이퍼(10)의 배선 홈(3) 및 접속 구멍(3a)의 바닥부에는 보이드(8)가 형성되어 있다.
바람직하게는, 산화 방지막(4)의 형성 후, 다음 공정의 고압 인가 직전까지는, 다시 1.33×10-3Pa(1×10-5Torr) 이하의 연속 진공을 유지한다.
계속해서 상기 반도체 웨이퍼(10)를 고온·고압 처리 챔버에서 400℃ 이상으로 가열하면서, Ar 등의 불활성 가스를 유입시키고, 40∼100MPa 정도의 고압을 인가하고, Cu막(5)의 Cu를 보이드(8)에 압입·유동시키고, 도 1(e)에 도시된 바와 같이, 배선 홈(3) 및 접속 구멍(3a)의 내부를 Cu로 충전한다.
전술한 바와 같이, 여기까지의 일련의 처리가 끝날 때까지는 Cu의 산화를 방지하기 위해 대기 중에 반도체 웨이퍼(10)를 노출시키지 않고, 고진공을 유지한다.
특히, 바람직하게는 구리막 형성 공정의 종료시부터 다음 산화 방지막 형성 공정의 개시까지는, 1.33×10-3Pa(1×10-5Torr) 이하의 고진공 분위기를 유지한다. 또한, 산화 방지막 형성 공정 후부터 구리 압입 공정의 개시에 이를 때까지도, 1.33×10-3Pa(1×10-5Torr) 이하의 고진공 분위기를 유지하는 것이 바람직하다. 또, 산화 방지막 형성 중의 연속 진공은 1.33×10-2Pa(1×10-4Torr) 정도로 되어도 된다.
본 발명자의 실험에 따르면, Cu막(5)의 형성 후에 반도체 웨이퍼(10)를 1.33×10-2Pa(1×10-4Torr)의 처리 챔버에 방치한 경우에는, Cu의 산화가 심하여, 고압시 Cu의 매립 특성이 열화하였다. 6.65×10-3Pa(5×10-5Torr)에서도 약간의 Cu 산화를 볼 수 있었으나, 1.33×10-3Pa(1×10-5Torr)이하로 함에 따라 Cu의 산화를 없앨 수 있었다.
산화 방지막(4)으로는, 여기서는 티타늄 질화막(TiN 막) : 200㎚로 하였지만, TiN 막이면 50㎚ 이상에서 산화 방지의 효과를 갖는다.
또한, Cu의 산화 방지막(4)의 재료로서는 티타늄(Ti) 외에 탄탈륨(Ta), 텅스텐(W), 몰리브덴(Mo), 망간(Mn) 등, 또는 이들의 산화물 혹은 질화물, 혹은 규화물을 이용할 수 있다. 또한, TiN/Ti와 마찬가지로 이들의 복합막을 이용해도 좋다. 이들의 산화 방지막(4)의 금속이 산화함에 따라 그 아래의 Cu막(5)의 산화를 방지하는 기능을 한다. 또, 고온·고압 처리의 결과, Cu 중에 0.1∼10wt.% 정도의 A1, Ti, Si 등의 원소가 1종류이상 포함되어 있어도 좋다.
다음에, 도 1(f)에 도시된 바와 같이, 배선 홈(3) 및 접속 구멍(3a)에 Cu가 매립된 반도체 웨이퍼(10)를 화학 기계적 연마법(CMP 법)을 이용하여 산화 방지막(4) 및 불필요한 Cu막(5)을 제거하여 배선 홈(3) 및 접속 구멍(3a)에만 Cu막(5)을 남기고, 배선 홈(3) 및 접속 구멍(3a)의 배선을 완성한다. 그 후, 일반적으로 행해지는 반도체 장치의 제조 공정을 계속하여, 반도체 장치의 제조를 완성한다.
이상과 같이, 이 제1 실시 형태에서는 고진공 분위기를 연속하여 유지하면서, 배선용의 Cu막(5)을 형성한 위에 Cu막의 산화 방지막(4)으로서 Ti 등에 의한 막을 형성하고, 고온·고압의 불활성 가스에 의해 배선용 홈(3) 및/또는 구멍(3a)에 Cu막(5)의 구리를 압입하도록 했으므로, Cu막(5)의 산화와 그에 기초하는 매립 특성의 열화를 방지할 수 있다.
제2 실시 형태
도 1 및 도 2를 참조하여, 본 발명의 제2 실시 형태에 의한 반도체 장치의 제조 방법에 대해 설명한다.
우선, 도 1(a)에 도시된 반도체 웨이퍼(10)에서의 배선 홈(3) 및/또는 접속 구멍(3a)을 형성하는 공정, 및 그 후 반도체 웨이퍼(10)의 표면 세정에 대해 제1 실시 형태에서 설명한 공정과 동일한 공정을 행한다. 간략하게 하기 위해, 중복되는 설명을 생략한다.
다음에, 도 2에 도시된 바와 같이 배선 홈(3) 및 접속 구멍(3a)의 표면에, Cu 매립을 위한 누설층으로서 작용하는 배리어층(6)을, TiN/Ti 막 : 70/30㎚에 의해 형성한다.
다음에, 배리어층(6)에서 표면이 피복된 배선 홈(3) 및 접속 구멍(3a)을 포함하는 층간 절연막(2) 위에, 제1 실시 형태와 마찬가지로 스퍼터링법 혹은 CVD 법에 의해 Cu막(5)을 형성한다. 이 때 형성되는 Cu막(5)은 배선 홈(3) 혹은 접속 구멍(3a)을 충분히 피복할 만큼의 막 두께를 형성한다.
계속해서 이 Cu막(5) 위에 Cu의 산화 방지를 목적으로 한 산화 방지막(4)을 형성한다. 이 제2 실시 형태에서는 산화 방지막(4)으로서, 실리콘 질화막을 CVD 법을 이용하여 형성한다. 실리콘 질화막이 Cu의 산화를 방지하기 위해, 고압 인가시 Cu의 매립 특성의 열화를 방지한다.
이 때 배선 홈(3) 및 접속 구멍(3a)의 바닥부에는, 도 1(d)에 도시된 바와 같이 보이드(8)가 형성되어 있다.
다음에, 고온·고압의 불활성 가스에 의한 Cu막(5)의 보이드(8)에의 압입 공정, 및 화학 기계적 연마법(CPM 법)에 따른 배선 형성의 공정을 행한다. 이들은 제1 실시 형태에서 설명한 공정과 동일하기 때문에 중복되는 설명을 생략한다.
또한, 이 제2 실시 형태에서도 제1 실시 형태와 마찬가지로 Cu막(5)의 형성 공정 후로부터 Cu막(5)의 산화 방지막(4)의 형성 공정 직전까지, Cu막(5)의 산화를 방지하기 때문에, 반도체 웨이퍼(10)는 대기에 노출하지 않고, 처리 챔버는 1.33×10-3Pa(1×10-5Torr) 이하의 고진공에서 연속 진공을 유지한다.
또한, 산화 방지막(4) 형성 후, 다음 공정의 고압 인가 직전까지는, 다시 1.33×10-3Pa(1×10-5Torr) 이하의 연속 진공을 유지하는 것이 바람직하다.
다음에, 불필요한 Cu막(5)의 제거와 배선의 형성 공정을 행한다. 이것은 제1 실시 형태에서 설명한 공정과 동일하기 때문에, 간략하게 하기 위해 중복 설명은 생략한다.
또, 상기 배선 홈(3) 및 접속 구멍(3a) 표면에의 배리어층(6)의 형성은 제1 실시 형태에서 적용할 수 있다. 이 배리어층(6)은 Cu막(5)의 매립을 용이하게 하기 때문에 효과가 있지만, 이 배리어층(6)이 없어도 지장이 없다.
이상과 같이, 이 제2 실시 형태에서는 고진공 분위기를 연속하여 유지하면서, 배선용 Cu막(5)을 형성한 위에, Cu막(5)의 산화 방지막(4)으로서 실리콘 질화막을 형성하고, 고온·고압의 불활성 가스에 의해 배선용 홈(3) 및/또는 접속 구멍(3a)에 Cu막(5)의 구리를 압입하도록 했으므로, Cu막(5)의 산화와 그에 기초하는 매립 특성의 열화를 방지할 수 있다.
제3 실시 형태
도 1을 참조하여, 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법에 대해 설명한다.
우선, 도 1(a)에 도시된 반도체 웨이퍼(10)에서의 배선 홈(3) 및/또는 접속 구멍(3a)을 형성하는 공정으로부터, 도 1(d)에 도시된 Cu막(5)의 형성 공정 및 산화 방지막(4)의 형성 공정에 대해서는, 제1 실시 형태에서 설명한 공정과 동일한 공정을 행한다. 간략하게 하기 위해 중복된 설명을 생략한다.
다음에, 이 반도체 웨이퍼(10)를 400℃이상에서 가열하면서 40∼100MPa 정도의 고압을 Ar 등의 불활성 가스를 이용하여 인가하고, 도 1(e)에 도시된 바와 같이 보이드(8)에 Cu를 유동시켜 배선 홈(3) 및 접속 구멍(3a)의 내부를 Cu로 충전한다.
이 제3 실시 형태에서는, 여기서 인가하는 불활성 가스 중의 불순물 가스의 량을 Cu의 산화를 방지하기 위해 50vpm(백만개당 부피 부분: Volumetric parts per mi11ion) 이하로 제어한다. 불활성 가스 중의 불순물 가스로는 산소 및 수분 등이 포함되어 있고, 이들은 고온·고압 인가 중에 Cu를 산화시키므로 그 양을 매우 적게 한다.
본 발명자의 실험에 따르면, 고압 인가시 불활성 가스(Ar) 안의 불순물 가스의 농도가 100vpm정도의 경우에는 Cu 산화의 정도가 심해져, 이것에 기인하여 Cu의 매립 특성이 열화했다. 이것을 50vpm 이하로 한 경우에는 Cu의 산화는 거의 볼 수 없었고, 특히 10vpm이하로 한 경우에는 Cu의 산화 및 이것에 기초하는 Cu의 매립 특성의 열화는 볼 수 없었다.
또한, 상기 제3 실시 형태에서도 제1 실시 형태와 마찬가지로 Cu막(5)의 형성 공정 후로부터 Cu막(5)의 산화 방지막(4)의 형성 공정 직전까지, Cu막(5)의 산화를 방지하기 위해 반도체 웨이퍼(10)는 대기에 노출되지 않고, 처리 챔버는 1.33×10-3Pa(1×10-5Torr) 이하의 고진공에서 연속 진공을 유지한다.
또한, 산화 방지막(4)의 형성 후, 다음 공정의 고압 인가 직전까지는, 다시 1.33×10-3Pa(1×10-5Torr) 이하의 연속 진공을 유지하는 것이 바람직하다.
다음에, 불필요한 Cu막(5)의 제거와 배선의 형성 공정을 행한다. 이것은 제1 실시 형태에서 설명한 공정과 동일하기 때문에, 간략하게 하기 위해 중복 설명은 생략한다.
이상과 같이, 이 제3 실시 형태에서는 고진공 분위기를 연속하여 유지하면서, 배선용 Cu막(5)을 형성한 후에, 산화 방지막(4)을 형성하여 불순물량을 제어한 고온·고압의 불활성 가스에 의해 배선 홈(3) 및/또는 접속 구멍(3a)에 Cu막(5)의 구리를 압입하도록 했으므로, Cu막(5)의 산화와 그에 기초하는 매립 특성의 열화를 방지할 수 있다.
제4 실시 형태
도 1을 참조하여, 본 발명의 제4 실시 형태에 의한 반도체 장치의 제조 방법에 대해 설명한다.
우선, 도 1(a)에 도시된 반도체 웨이퍼(10)에서의 배선 홈(3) 및/또는 접속 구멍(3a)을 형성하는 공정, 및 그 후의 반도체 웨이퍼(10)의 표면 세정에 대해, 제1 실시 형태에서 설명한 공정과 동일한 공정을 행한다. 간략하게 하기 위해, 중복된 설명을 생략한다.
다음에, 도 1(d)에 도시된 바와 같이 스퍼터링법 혹은 CVD 법에 의해, 층간 절연막(2) 위에 Cu막(5)을 형성한다. 이 때 형성되는 Cu막(5)은 배선 홈(3) 혹은 접속 구멍(3a)을 충분히 피복할 만큼의 막 두께를 형성한다.
이 제4 실시 형태에서, 스퍼터링법을 이용하여 Cu막(5)을 형성하는 경우, Cu 타겟은 99.999wt.% (5N) 이상의 순도의 것을 이용한다. 고순도 Cu 타겟을 이용함에 따라 스퍼터링법으로 형성되는 Cu막(5) 중의 불순물이 감소하고, 고압 인가시에 Cu의 산화 등에 의해 매립 특성의 열화가 방지된다.
본 발명자의 실험에 따르면, Cu의 순도가 99.995wt.%(4N5)에서는 Cu막 형성 후의 매립 특성이 열화했지만, 99.999wt.% (5N)로 하면 Cu막의 매립 특성의 열화를 볼 수 없었다.
다음에, 산화 방지막(4)의 형성 공정을 행하지만, 이것은 제1 실시 형태 또는 제2 실시 형태에서 설명한 공정과 동일하기 때문에, 간략하게 하기 위해 설명을 생략한다.
다음에, 불활성 가스의 고온·고압하에서 배선 홈(3) 및 접속 구멍(3a)에의 Cu 압입의 공정을 행한다. 이것은 제1 실시 형태 또는 제3 실시 형태와 동일하기 때문에, 간략하게 하기 위해 설명을 생략한다.
또한, 이 제4 실시 형태에서도 제1 실시 형태와 마찬가지로 Cu막(5)의 형성 공정 후로부터 Cu막(5)의 산화 방지막(4)의 형성 공정 직전까지, Cu막(5)의 산화를 방지하기 위해 반도체 웨이퍼(10)는 대기에 노출되지 않고, 처리 챔버는 1.33×10-3Pa(1×10-5Torr) 이하의 고진공에서 연속 진공을 유지한다.
또한, 산화 방지막(4)의 형성 후, 다음 공정의 고압 인가 직전까지는, 다시 1.33×10-3Pa(1×10-5Torr) 이하의 연속 진공을 유지하는 것이 바람직하다.
다음에, 불필요한 Cu막(5)의 제거와 배선의 형성 공정은 제1 실시 형태에서 설명한 공정과 동일하기 때문에, 간략하게 하기 위해 중복 설명은 생략한다.
이상과 같이, 상기 제4 실시 형태에서는 고진공 분위기를 연속하여 유지하면서, 고순도의 Cu를 이용하여 배선용의 Cu막(5)을 형성한 위에, Cu막(5)의 산화 방지막(4)을 형성하고, 고온·고압의 불활성 가스에 의해 배선 홈(3) 및/또는 접속 구멍(3a)에 Cu막(5)의 Cu를 압입하도록 했으므로, Cu막(5)의 산화와 그에 기초하는 매립 특성의 열화를 방지할 수 있다.
이상, 본 발명의 제1 실시 형태∼제4 실시 형태에서는 도 1(a)에 도시된 단면도에서, 배선 홈(3)의 바닥으로부터 접속 구멍(3a)이 반도체 기판(1)에 통해 있는 배선 구조를 예로 들어 설명하였다. 그러나, 본 발명의 실시 형태에서 배선 구조는 이러한 것에 한정되는 것이 아니다. 예를 들면, 층간 절연막(2)에 배선 홈(3)만이 형성되는 경우가 있을 수 있다. 또한, 층간 절연막(2) 상층의 배선 또는 도전 부분과 반도체 기판을 접속하는 접속 구멍(3a)만이 형성되는 경우도 있을 수 있다. 본 발명의 실시 형태는, 이러한 경우 배선 홈(3) 및 접속 구멍(3a) 모두가 아니라, 배선 홈(3)만 혹은 접속 구멍(3a)만을 Cu로 매립하여 배선을 형성하는 경우에도 포함하는 것이다.
이상 설명한 바와 같이, 본 발명에 따르면 반도체 웨이퍼의 층간 절연막에 배선용 홈 또는 접속 구멍을 형성하고, 배선용 홈 또는 접속 구멍 위에 구리막을 형성한 후, 다음 산화 방지막의 형성 공정에 이를 때까지, 1.33×10-3Pa(1×10-5Torr) 이하의 고진공 분위기를 유지하고, 상기 구리막을 고온·고압의 불활성 가스에 의해 배선용 홈 또는 접속 구멍에 압입하여 배선을 형성하므로, Cu막의 산화와 그에 기초하는 매립 특성의 열화를 방지하여, 특성이 양호한 배선을 형성할 수 있다.
또한, 본 발명에 따르면 상기 산화 방지막 형성 공정 후, 상기 구리 압입 공정에 이를 때까지, 1.33×10-3Pa(1×10-5Torr) 이하의 고진공 분위기를 유지하므로, 또한 Cu막의 산화와 그에 기초하는 매립 특성의 열화를 방지하고, 특성이 양호한 배선을 형성할 수 있다.
또한, 본 발명에 따르면 구리막의 산화 방지막의 재료로서 티타늄, 탄탈륨, 텅스텐, 몰리브덴, 망간중 어느 하나, 또는 이들의 산화물, 질화물 혹은 규화물중 어느 하나, 혹은 이들의 복합물을 이용하여 Cu막의 산화와 그에 기초한 매립 특성의 열화를 방지하고, 특성이 양호한 배선을 형성할 수 있다.
또한, 본 발명에 따르면 구리막의 산화 방지막의 재료로서 실리콘 질화막을 이용하여 Cu막의 산화와 그에 기초한 매립 특성의 열화를 방지하여 특성이 양호한 배선을 형성할 수 있다.
또한, 본 발명에 따르면, 구리막의 형성을 순도 99.999wt%(5N) 이상의 구리를 타겟으로서 이용하여 형성하므로, 순도가 높은 구리막을 형성할 수 있고, Cu막의 산화와 그에 기초하는 매립 특성의 열화를 방지하고, 특성이 양호한 배선을 형성할 수 있다.
또한, 본 발명에 따르면, 배선용 홈 또는 접속 구멍에 구리를 압입하는 공정에 이용하는 불활성 가스로서, 불순물 가스벽을 50vpm이하로 하므로, Cu막의 산화와 그에 기초한 매립 특성의 열화를 방지하고, 특성이 양호한 배선을 형성할 수 있다

Claims (3)

  1. 반도체 웨이퍼의 층간 절연막에 배선용 홈 및/또는 접속 구멍을 형성하는 공정과,
    상기 배선용 홈 및/또는 접속 구멍을 덮도록 상기 층간 절연막 위에 구리막을 형성하는 구리막 형성 공정과,
    상기 구리막 형성 공정의 종료시로부터, 1.33×10-3Pa(1×10-5Torr) 이하의 고진공 분위기를 유지한 후, 연속 진공을 유지하면서 상기 구리막 위에 구리의 산화 방지막을 형성하는 산화 방지막 형성 공정과,
    고온·고압의 불활성 가스에 의해 상기 배선용 홈 및/또는 접속 구멍에 상기 구리막의 구리를 압입하는 구리 압입 공정과,
    화학 기계적 연마에 의해 상기 구리막의 구리를 상기 배선용 홈 및/또는 접속 구멍에만 남겨 놓고 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 산화 방지막 형성 공정 후, 상기 구리 압입 공정에 이르는 동안, 1.33×10-3Pa(1×10-5Torr) 이하의 고진공 분위기를 유지하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 산화 방지막의 재료로서 티타늄, 탄탈륨, 텅스텐, 몰리브덴, 망간중 어느 하나, 또는 이들의 산화물, 질화물 혹은 규화물중 어느 하나, 또는 이들의 복합물을 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019980011436A 1997-07-16 1998-04-01 반도체 장치의 제조 방법 및 반도체 장치 KR100271456B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP97-191065 1997-07-16
JP19106597 1997-07-16
JP10043623A JPH1187349A (ja) 1997-07-16 1998-02-25 半導体装置の製造方法及び半導体装置
JP98-043623 1998-02-25

Publications (2)

Publication Number Publication Date
KR19990013346A KR19990013346A (ko) 1999-02-25
KR100271456B1 true KR100271456B1 (ko) 2000-12-01

Family

ID=26383421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980011436A KR100271456B1 (ko) 1997-07-16 1998-04-01 반도체 장치의 제조 방법 및 반도체 장치

Country Status (5)

Country Link
JP (1) JPH1187349A (ko)
KR (1) KR100271456B1 (ko)
CN (1) CN1157778C (ko)
DE (1) DE19814703A1 (ko)
TW (1) TW461043B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3917265B2 (ja) * 1997-10-07 2007-05-23 本田技研工業株式会社 ガスケットを介装する部品の取付構造
FR2805084B1 (fr) * 2000-02-14 2003-09-26 St Microelectronics Sa Procede de fabrication de pistes metalliques pour des circuits integres
JP2001291720A (ja) 2000-04-05 2001-10-19 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
DE10240176A1 (de) 2002-08-30 2004-04-29 Advanced Micro Devices, Inc., Sunnyvale Ein dielektrischer Schichtstapel mit kleiner Dielektrizitätskonstante einschliesslich einer Ätzindikatorschicht zur Anwendung in der dualen Damaszenertechnik
JP4206915B2 (ja) * 2002-12-27 2009-01-14 三菱マテリアル株式会社 パワーモジュール用基板
JP4047324B2 (ja) * 2003-12-03 2008-02-13 松下電器産業株式会社 半導体装置及びその製造方法
JP4478038B2 (ja) 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP2006019361A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4282646B2 (ja) 2005-09-09 2009-06-24 株式会社東芝 半導体装置の製造方法
JP2007158023A (ja) * 2005-12-05 2007-06-21 Nec Electronics Corp 半導体ウェハの研磨装置及び半導体ウェハの研磨方法
JP4423379B2 (ja) 2008-03-25 2010-03-03 合同会社先端配線材料研究所 銅配線、半導体装置および銅配線の形成方法
JP4441658B1 (ja) 2008-12-19 2010-03-31 国立大学法人東北大学 銅配線形成方法、銅配線および半導体装置
CN101905854B (zh) * 2009-06-04 2012-08-22 台湾积体电路制造股份有限公司 电子元件及其制法、电子系统
US8324738B2 (en) * 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US8877645B2 (en) * 2011-09-15 2014-11-04 International Business Machines Corporation Integrated circuit structure having selectively formed metal cap
CN103187361A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 铜互连层的制造方法
JP2013171940A (ja) * 2012-02-20 2013-09-02 Ulvac Japan Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR19990013346A (ko) 1999-02-25
CN1205547A (zh) 1999-01-20
DE19814703A1 (de) 1999-01-28
JPH1187349A (ja) 1999-03-30
TW461043B (en) 2001-10-21
CN1157778C (zh) 2004-07-14

Similar Documents

Publication Publication Date Title
KR100271456B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR100446300B1 (ko) 반도체 소자의 금속 배선 형성 방법
US6482735B1 (en) Method for improved metal fill by treatment of mobility layers
US5963827A (en) Method for producing via contacts in a semiconductor device
KR100288827B1 (ko) 반도체장치 및 그 제조방법
KR100240128B1 (ko) 반도체 장치의 제조방법
EP1020901B1 (en) Method for making an integrated circuit capacitor including tantalum pentoxide
KR100757418B1 (ko) 반도체 소자 및 그 형성 방법
US6157082A (en) Semiconductor device having aluminum contacts or vias and method of manufacture therefor
US20060175708A1 (en) Semiconductor device and method of manufacturing the same
US20030022522A1 (en) Method for manufacturing semiconductor device
US6342444B1 (en) Method of forming diffusion barrier for copper interconnects
US6215186B1 (en) System and method of forming a tungstein plug
KR19980070636A (ko) 반도체 장치 및 그의 제조 방법
US20040224475A1 (en) Methods of manufacturing semiconductor devices having a ruthenium layer via atomic layer deposition and associated apparatus and devices
KR20000017656A (ko) 반도체 장치 및 그 제조 방법
JP3975292B2 (ja) 強誘電体記憶素子の製造方法
EP1480266A2 (fr) Procédé de réalisation d&#39;un circuit électronique intégré comprenant des composants superposés et circuit électronique intégré ainsi obtenu
US5591671A (en) Method for interconnecting layers in semiconductor device
US5739049A (en) Method for fabricating semiconductor device having a capacitor and a method of forming metal wiring on a semiconductor substrate
JPH06349950A (ja) 半導体装置及びその製造方法
US6171957B1 (en) Manufacturing method of semiconductor device having high pressure reflow process
US20050082089A1 (en) Stacked interconnect structure between copper lines of a semiconductor circuit
KR0158441B1 (ko) 반도체 소자 제조 방법
US6852624B2 (en) Electroless plating process, and embedded wire and forming process thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040809

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee