TW461043B - Manufacturing method for semiconductor device and the semiconductor device - Google Patents

Manufacturing method for semiconductor device and the semiconductor device Download PDF

Info

Publication number
TW461043B
TW461043B TW087104970A TW87104970A TW461043B TW 461043 B TW461043 B TW 461043B TW 087104970 A TW087104970 A TW 087104970A TW 87104970 A TW87104970 A TW 87104970A TW 461043 B TW461043 B TW 461043B
Authority
TW
Taiwan
Prior art keywords
film
copper
semiconductor device
aforementioned
manufacturing
Prior art date
Application number
TW087104970A
Other languages
English (en)
Inventor
Kazuyoshi Maekawa
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW461043B publication Critical patent/TW461043B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

461043 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( 1 ) \ 1 I [ 發 明 之 詳 细 說 明 ] 1 1 | . [ 發 明 之 技 術 領 域 ] ，S 1. 本 發 明 係 關 於 一 種本 發 明 係 關於一種半 導 體裝置之製造 請 先 閱 1 I 方 法 及 半 導 W«f 體 裝 置 。若 說 得 更 加詳细一點 本發明係關於 讀 背 1 1 I 種 在 半 導 體 裝 置 之配 線 形 成 中之高壓迴 焊 (r· e f 1 〇 w )製程 之 注 1 I 意 I 技 術 之 改 良 的 半 導 體裝 置 之 製 造方法及半 導 體裝置。' 事 項 1 I 1 [ 先 刖 技 術 ] 4\ 裝 本 圖 3係為用Μ顯示出先前技術之半導體裝置之製造方法 頁 '—， 1 1 及 其 構 造 的 圖 式 0 參照 圖 3 而就先前技術之半導體裝置 1 1 I 之 製 造 方 法 及 其 纔 造， 進 行 說 明。 1 1 首 先 就 正 如 圖 3(a)所 顯 示 的，在半導 體 晶圓10中，在 1 訂 該 形 成 有 半 導 體 元 件之 半 導 體 基板1 (矽基 板 )上，形成有 1 | 層 間 絕 緣 膜 2之後 接著 再形成有配線用溝槽3和連接孔 1 1 3 a Μ 便 於 圼 電 氣 地連 接 上 該 形成於前述 之 半導體基板1 ( 1 1 I 矽 基 板 )上之半導體元件（ 圖 式 中並未顯示 出 )K及該形成 .j 於 .·» e. 刖 述 之 層 間 絕 緣 膜2上之上層配線（圖式 中 並未顯示出）。 1 1 接 著 9 將 該 製 造 作業 中 之 半 導體晶圓10放 置於減壓氣氛 下 9 然 後 再 藉 由 升溫 加 熱 處 理，而除去 該 吸附於前述之 1 I 半 導 體 晶 圓 10之 表 面上 之 水 分 等。此外， 也 可Μ配合著需 1 1 要 > 接 著 再 執 行 該 藉由 Ar 氣 體 之逆濺鍍處 理 而進行之蝕刻 1 1 作選 ， Μ 便 一於 進 η 前述 z 半 導一 M b1l圓10之 表 面潔淨處理。 1 1 然 後 ) 藉 由 濺 鍍 法， 而 形 成 銅膜5 (Cu膜 )之薄膜。此時 1 I 1 就 正 如 圖 3 [b) 所 顯示 的 t 在 前述之半導 體 晶圓1 0之配線 I 用 溝 槽 3及連接d FL - !a之底部上 ，係形成有空隙（v 〇 i d ) 8。 1 1 本紙張尺度適用中國國家標準（CNS ) Λ4規桔（210X297公釐） 4 一 1 04 3 A7 B7 五、發明説明（2 ) (請先閱讀背面之注意事項再填寫本頁) 接著，將前述之半導體晶圓10加熱至400Ό以上，同時 ，施加40〜lOOMPa左右之高壓至處理室中，W便於使得Cu 在剛才前面之空隙（vo id) 8中i進行著流動，而將前述之 Cu，填充於前述之半導體晶圓10之配線用溝槽3及連辑孔
- V 3a之上1部中。 【發明所欲解決之問題】 但是，此時，就正如圖3(c)所顯示的，由於所施加之高 壓之Ar·氣體中之氧或者水分之關係，而使得Cu膜5發生有 氧化現象，因此，會在前述之Cu膜5之表面上，形成有Cu 氧化物7。前述之Cu之氧化現象，並不會僅發生在前述之 Cu膜5之表面上，反而氧也會一直擴散至前述之Cu膜5之内 部中，而降低了該施加高壓之Ar氣體時之Cu之流動性，因 此，在進行過前述之高SAr氣體之施加處理之後*會殘留 有像圖3 ( c )所示之空隙（v 〇 i d ) 8，結果，就發生有所謂埋 入不良之現象。 經濟部中央標準局員工消費合作社印製 本發明係為了解決像前述之問題而完成的；即本發明係 提供一種在半導體裝置、例如在DRAM或者邏輯電路元件等 之中之配線、接觸孔或者穿通孔等而形成之電路配線之中 ，可以在進行像前述之Cu之高壓迴焊（reflow)製程之時， 防止住該Cu之氧化規象以及該由於前述之Cu氧化而造成之 埋入特性呈劣化之現象發生的半導體裝置之製造方法及半 導體装置。 【解決問題之手段】 本發明之半導體裝置之製造方法，其特激為，條具備有 本紙張尺度適用中國國家標準（CNS ) A4規枱（210X 297公釐） 5 6 Λ 1 04 3 A7 經濟部中央標準局員工消費合作社印製 五、發明説明（3 Μ下之作業： 在半導體晶圓之層間絕緣膜上，形 或連接孔的作業；Κ及， 在前述之層間絕緣膜之上，形成有 前述之配線用溝槽及/或連接孔的銅 在前述之銅膜形成作業結束之後， 直維持在1.33Χ 10_ 3 Pa丄一 ，接著，連續地維持住前述之真空狀 _ _-_.—— —~ —·— — -- 膜之上，形成有銅之氧化防止膜的氧 Μ及， 藉由高溫·高壓之惰性氣體*而將 擠壓入至前逑之配線用溝槽及/或連 業；Μ及，. 藉由化學機械式研磨，除去前述之 前述之配線用溝槽及/或連接孔之中 中的銅之作業。 此外，本發明之半導體裝置之製造 前述之氧化防止膜形成作業之後，而 作業為止之間，係維持在1.33X10一 )Μ下之高度真空氣氛中。 並且，本發明之半導體裝置之製造 使用鈦、钽、鎢、鉬、及錳中之任何 些金屬之氧化物、氮化物、及矽化物 合物、或者前述這些金靨化合物之複 本紙張尺度適用中國國家標準（CNS〉Α4規格（210Χ 297公釐） 成有配線用溝槽及/ 銅膜，Μ便於覆蓋住 膜形成作業；Μ及， 使得高度真空氣氛一 Tor r )以下之氣氛中 態，同時在前述之銅 化防止膜形成作業； 前述之銅膜中的銅， 接孔之中的銅壓入作 銅膜中的銅，而僅在 ，殘留有前述之銅膜 方法，其特激為：在 一直到前述之銅壓入 3 Pa(1 X 10 - 5 Torr 方法，其特徵為：係 一種金屬、或前述瑄 中之任何一種金臛化 合物，來作為前述之 (請先閱讀背面之注意事項再填寫本頁) 6 經濟部中央標準局員工消費合作社印製 6 1043 A7 B7_______ 五、發明説明（4 ) 氧化防止膜之材料。 而且，本發明之半導體裝置之製造方法，其特徵為：係 使用氮化矽膜，來作為前述之氧化防止膜之材料。 此外，本發明之半導體裝置之製造方法，其特徵為：係 藉由該使用純度99.999 wt % (5fOM上的銅金屬而作為標靶 的濺鍍法，K便於形成前述之銅膜。 ' 並且，本發明之半導體裝置之製造方法，其特徵為：係 使得前述之銅壓入作業中之所使用之前述之惰性氣體中之 不純物氣體量，成為 50vpm(volumetric parts per million:百萬分之一之體積比）M下。 而且*本發明之半導體裝置，其特徵為：係為藉由前面 所敘述之半導體裝置之製造方法中任一項之半導體裝置之 製造方法，而被製造出來之半導體装置。
【發明之實施形態】 f ^ S I 圖1係為用K顯示出本發明之實施形態之半導體裝置之 製造方法及構造的圖式。K下，則參照圖式*而就本發明 之半導體裝置之製造方法及構造，進行說明。 首先，在画1(a)所示之半導體晶圓10之剖面圖中，在該 形成有半導體元件（圖示中並未顯示出）之半導體基板l(Si 基板）上，形成有層間絕緣膜2之後，接著，再於前述之層 間絕緣膜2之上，形成有配線用溝槽3。此外，還形成有連 接孔3a，Μ便於圼電氣地連接上該形成於前述之半導體基 板1(矽基板）上之半導體元件和該形成於前述之配線用溝 槽3中之電路配線之間、或者該形成於前述之半導體基板 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X 297公釐） 7 (請先閱讀背面之注意事項再填寫本頁) . i /ii 士"9^* -- : ! --訂------,',d> 4 6 1 04 3 ΔΊ B7 五、發明説明（5 ) 1 (矽基板）上之半導體元件和該形成於前述之層間絕緣膜2 上之上層配線（圖式中並未顯示出）之間。 圖1(b)係為圖1(a)之半導體晶圓10之俯視圖，而圖1(a) 係為被用以顯示出圖1 ( b )之A — A剖面。此外，圖1 ( c )係為 被用K顯示出圖1 ( b)之B — B剖面。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 接著，將該製造作業中之半導體晶圓1 0，放置於減壓之 氣氛下，然後藉由升溫加熱處理，而除去該吸附於前述之 半導體晶圓10之表面上之水分等。至於前述之半導體晶圓 10之升溫加熱處理，可Μ使用K下之任何一種方式：電燈 加熱方式；Μ及氣體加熱方式，而該氣體加熱方式，係使 得該用Μ保持固定住前述之處理室內之半導體晶圓1 〇的台 板（Platen)之溫度圼上升，然後再將10〜l,000Pa左右之 惰性氣體，導入至前述之處理室内，Μ便於加熱前述之半 導體晶圓10。而且，也可以配合著實際之需求，在前述之 升溫加熱處理之後，藉由A r·之逆濺鍍處理，而進行蝕刻作 業，Μ便於對於前述之半導體晶圓10之表面，進行表面潔 淨處理。在這裡所進行之表面潔淨處理，係除了可Μ藉由 A r之逆濺鎞處理而進行著該潔淨處理之外，同時也能夠藉 由該於A r中而添加有氫（H J之混合氣體中的逆濺鍍處理， 來進行著前述之半導體晶圓10之表面潔淨處理。 然後，就正如圖1(d)所顯示的，藉由濺鍍法或者CVD(化 學氣相蒸鍍）法，而在該包含有前述之配線用溝槽3和連接 孔3a的層間絕緣膜2之上，形成有銅膜5(Cu膜）。此時所形 成之銅膜5 (Cu膜），係具備有相當足夠之薄膜厚度，因此 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 8 ;1 04 3 A7 B7 五、發明説明（6 經濟部中央標隼局員工消費合作社印製 ，能夠非常充分地覆蓋住前述之配線用溝槽3或者連接孔 3 a ° 在該飼膜5(Cu膜）之形成作業結束之後，而一直到後面 所說明之銅膜5 (Cu膜）之氧化防止膜形成作業為止之間， 前述之半導體晶圓10，並不能曝露在大氣中，而必須被放 置於在處理室中*並且使得該處理室，連續地維持在'1.33 X 10 · 3 Pa (1 X 10 - 5 Torr)以下之高度真空之真空狀態 下。前述之處理，係為了防止住所謂Cu膜5之氧化現象發 生0 最好前述之高度真空之連績維持狀態，可K 一直連續地 維持到下一個作業之氧化防止膜形成作業之前為止。 在形成有Cu膜5之後，於後面所說明之作業中，使得前 述之半導體晶圓10，並無曝露在大氣中，而連續地維持在 高度真空之真空狀態下，同時在前述之Cu膜5之上，形成 有氧化防止膜4，Μ便於防止住該由於在高溫*高壓下之 所施加之Ar等氣體中之所含有之不純物（氧等）而造成Cu膜 5氧化之現象發生。 該氧化防止膜形成中之連續真空狀態，可以為1.33X 1 0 - 2 Pa (1 X 10 ~ 4 Torr)左右。 最適合使用厚度200nm左右之氮化鈦（TiH膜），作為前述 之氧化防止膜4。此時，就正如圖1(d)所顯示的，在前述 之半導體晶圓10之配線用溝槽3和連接孔3a的底部上，形 成有空隙（v 〇 i d ) 8。 最好在前述之氧化防止膜4之形成作業結束之後，而一 .(請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公f ) 9 4 6 1 0 4 3 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( 7 ) 1 1 1 直 到 下 一 個 作 業 之 施 加 高 壓 氣 體 處 理 之 前 為 止 9 再 一次地 1 1 使 得 該 處 理 室 9 連 續 地 維 持 在 1 . 33 X 10 - 3 Pa (1 X 1 0 _ 5 -Ν I To Γ Γ )Μ下之高H E真空之真空狀態下。 請 先 1 1 | 然 後 t 在 高 溫 * 高 壓 處 理 室 中 > 將 月(] 述 之 半 導 體 晶圓1 0 讀 背 1 | 面 I 9 加 熱 至 4 0 0 °C Μ 上 同時還使得A r等之惰性氣體 流入 之 注 1 J 意 I 至 前 述 之 處 理 室 中 ， 而 施 加 上 40 lOOMPa 左 右 之 高 壓氣體 .事 項 1 I 再 1 * Μ 便 於 使 得 前 逑 之 Cu 膜 5中之C U ， 被擠壓及流動至前述 填 -{ 寫 本 裝 之 空 隙 (V 0 ί d) 8中， 接著 就正如圖1 (e)所顯示的， 將前 頁 ··-^ 1 I 逑 之 Cu 膜 5中之C U， 填充於前述之配線用溝槽3和 連 接孔3a 1 ! 之 內 部 中 0 1 1 就 正 如 同 前 面 所 敘 述 的 9 一 直 到 百 t r. 刖 為 止 之 連 串之處 1 訂 理 作 業 呈 结 束 為 止 為 了 防 止 住 前 述 之 Cu 膜 5中之C u發生 1 有 氧 化 現 象 因 此 前 述 之 半 導 體 晶 圓 10 > 並 不 可 K曝露 1 1 | 在 大 氣 中 而 必 須 連 續 地 維 持 在 高 度 真 空 之 狀 態 下 〇 1 1 特 別 是 最 好 在 銅 膜 形 成 作 業 之 結 束 後 開 始 而 一 直到下 ,{ 一 涸 之 氧 化 防 止 膜 形 成 作 業 之 開 始 為 止 之 間 使 得 該處理 1 1 室 連 續 地 維 持 在 1 . 33 X 10 - 3 Pa (1 X 10 - 5 To Γ Γ )Μ下 丨 之 高 度 真 空 氣 氛 之 真 空 狀 態 下 0 此 外 遷 最 好 在 氧 化防止 1 I I 膜 形 成 作 業 之 結 束 後 開 始 而 一 直 到 銅 壓 入 作 業 之 開 始為止 1 1 之 間 > 使 得 前 述 之 處 理 室 1 也 連 續 地 維 持 在 1 . 33 X 10 - 3 1 1 Pa (1 X 10 5 To Γ Γ )以下之高度真空氣氛之真空狀態下。 1 1 另 外 r 該 氧 化 防 止 膜 形 成 中 之 連 鑛 真 空 狀 態 9 可 為 1 . 33 1 I X 1C 2 Ps (1 X 10 _ 4 To r r )左右 0 1 | 若 根 據 本 發 明 人 之 實 驗 結 果 的 話 9 於 形 成 有 Cu 膜 5之後， 1 1 表紙張尺度適用中國國家標準（CNS ) A4規輅（2丨OX 29?公t ) 1 Λ 6 1 0 4 3 .. Λ7 B7 五、發明説明（8 ) (請先閱讀背面之注意事項再填寫本頁) 在將前述之半導體晶圓10放置於1.33X ΙΟ — 2 Pa(lX 10 - 4 Torr)之處理室中之狀態下，則前述之Cu膜5中之Cu會發生 有相當劇烈之氧化現象，而使得該在高壓下之C u的埋入特 性，變得比較差，圼現出劣化現象。即使是在6.65X 10_ 3 Pa(5xl0_5 Tort·)之狀態下，也會發生有若干之Cu膜5中 之Cu氧化現象，但是，如果使得前述之處理室成為在1.33 X 10 - 3 Pa(ix 10 - 5 Torr)以下之高度真空狀態的話， 則並不會發生有前述之Cu膜5中之Cu氧化現象。 在這裡，係使用厚度200ηπι左右之氮化鈦（TiN膜），作為 前述之氧化防止膜4;如果前逑之氮化钛（TiN膜）之厚度為 50 n m Μ上的話*就可Μ具備有所諝氧化防止之效果。 經濟部中央標準局員工消費合作社印製 此外，除了使用鈦（T i)之外，遷可Κ使用钽（Ta )、鎢 (叼、鉬（Mo)、及錳（Μη)等之任何一種金屬、或者前逑這 些金屬之氧化物、氮化物、及矽化物中之任何一種金屬化 合物，來作為前述之Cu之氧化防止膜4之材料。此外，也 可Μ使用像TiN/Τί這些金屬化合物之複合薄膜，作為前 述之C u之氧化防止膜4之材料。藉由使得這些氧化防止膜4 中之金屬發生氧化，而能夠發揮出所謂防止住前述之氧化 防止膜4下面之Cu膜5中之Cu發生氧化規象之作用。此外， 由於係進行著高溫·高壓處理之關係，结果，在前述之C u 膜5中，也可Μ包含有一種K上之0.1〜10wt. %左右之A1 、ΐί、及Si等之元素。 接著，就正如圖1(f)所顧示的，使用化學機械式研磨法 (CHP法），而對於該在配線用溝槽3和連接孔3a中而埋入有 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X 297公犛） -11 - 461043 A7 B7 五、發明説明（9
Cu的半導體晶圓10，而進行化學機械式研磨處理，以便於 除去前述之氧化防止膜4 K及並不需要之Cu膜5，而僅在前 述之配線用溝槽3和連接孔3a中，殘留有Cu膜5，结果，完 成了前述之配線用溝槽3以及連接孔3a之配線作業。然後 ，接著繼續地進行一般所探用之半導體裝置之製造作業， 而完成半導體裝置之製造。 就正如以上所敘述的，在該實施形態1中，一直使得前 述之處理室，連續地維持在高度真空之氣氛下，同時在形 成有配線用Cu膜5之後，還在前述之Cu膜5之上，形成有該 藉由鈦（Ti)等材料而形成之薄膜，Μ便於作為前述之Cu膜 5之氧化防止膜4，接著，再藉由高溫·高壓之惰性氣體， 而將前述之Cu膜5中之銅，擠壓入至前述之配線用溝槽3及 /或連接孔3a之中，因此，可以防止住該Cu膜5之氧化現 象Μ及該由於前述之Cu膜5氧化而造成之埋入特性圼劣化 之現象發生。 實施形態2 經濟部中央標準局貝工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 參照圖1及圖2>而就本發明之實施形態2之半導體裝置 之製造方法，來進行說明。 首先，就有關於圖1(a)所示之用K形成半導體晶圓10中 之配線用溝槽3及/或連接孔3a之形成作業、以及該形成 作業後之半導體晶圓10之表面潔淨作業而言，係進行著與 該在實施形態1中之所說明之作業為相同之作業。此外， 為了簡化該說明書之内容，就省略掉該重複之說明。 接著，就正如圖2所顯示的，藉由在前述之配線用溝槽3 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X 297公f ) -12 - 1 04 3 A7 137 經濟部中央標準局員工消費合作社印製 五、發明説明 (10 ) 1 1 I 及 連 接 孔 3 a 之 表 面 上 ，形成有厚度70/ 30 η πι 之 T i N/ Ti 膜 1 1 S Μ 便 於 作 為 障 蔽 層 6，而該障蔽層6， 係 被用Μ 作 為Cu埋 1 Γ 入 用 之 潤 濕 層 〇 請 先 閱 1 I 接 著 9 前 逑 之 配 線 用溝槽3 Μ及連接孔3 a的表面 係被 讀 背 面 1 1 a 月ίί 述 之 障 蔽 層 6所覆蓋住，然而，在該包含有前逑之配線 之 注 1 I 意 I 用 溝 槽 3M及連接孔3 a的層間絕緣膜2之 上 ，就和 前 述之實 事 項 1 I 再广 | 施 形 態 1同樣地 係藉由濺鍍法或者CVD (化學氣相蒸鍍）法 填' 寫 本 一/ i 裝 f 而 形 成 有 Cu 膜 5之薄膜。此時所形成之C u膜5 * 係 形成有 頁 '—^ 1 I 足 夠 之 薄 膜 厚 度 而 能夠相當充分地覆 蓋 住前述 之 配線用 1 1 I 溝 槽 3或者連接孔3 a c 1 1 接 著 在 該 Cu 膜 5之上，形成有氧化防止膜4， 而 該氧化 1 訂 防 止 膜 4之目的 係為用Μ防止住前述之C u膜5中 之 Cu發生 1 氧 化 現 象 0 在 該 實 施 形態2中，係使用CVD (化學氣相蒸鍍） ! I 法 而 形 成 有 氮 化 矽 膜 ，以便於作為前述 之 氧化防 止 膜4。 1 1 1 由 於 該 氧 化 防 止 膜 4 可K防止住前述之C u膜5中 之 Cu發生 1 氧 化 因 此 能 夠 防 止住所謂在施加高 壓 氣體時 之 Cu膜5 1 1 中 之 Cu的 埋 入 特 性 的 劣化現象發生。 I 此 時 就 正 如 圖 1 (d)所顯示的，在前 述 之配線 用 溝槽3 1 I Μ 及 連 接 孔 3 a 之 底 部 上，係形成有空隙 (V 〇 i d ) 8、 ) 1 1 I 接 著 進 行 K 下 之 作業：銅壓入作業 而該銅 壓 入作業 1 1 1 係 藉 由 高 溫 • 高 壓 之惰性氣體，而將 月U 述之Cu 膜 5中之 1 1 C U * 擠 壓 入 至 前 述 之 空隙（v 〇 i d ) 8中；以及配線形成作業 1 I > 而 該 配 線 形 成 作 業 ，係藉由化學機械 式 研磨法 (CMP 法） 1 I > 而 形 成 電 路 配 線 〇 前述這些作業*係 與 該在實 施 形態1 1 1 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公趋） -13 - 4 6 104 3 Μ Β7 經濟部中央標準局員工消費合作社印製 五、發明説明 (11) 1 1 I 中 之 所 說 明 之 作 業 為 相 同 之作 業，因 此*就省略 掉該重複 1 之 說 明 〇 ，—、 1 I 此 外 > 即 使 是 在 該 實 施 形態 2之中 也與前述之實施形 請 先 閱 1 1 I 態 1同樣地， 也就是說在該銅膜5(Cu膜）之形成作 業結束之 讀 背 1 1 後 t 而 一 直 到 後 面 所 說 明 之銅 膜 5 (Cu 膜）之氧化防止膜4之 1 意 1 形 成 作 業 為 止 之 間 1 由 於 為了 防止住 前述之銅膜 5 (Cu 膜） 事 項 1 1 J 中 之 Cu 發 生 氧 化 現 象 9 因 此， 前述之 半導體晶圓 10，並不 場' 1 裝 馬 本 能 曝 露 在 大 氣 中 而 必 須 被放 置於處 理室中，並 且使得該 頁 — 1 I 處 理 室 9 連 續 地 維 持 在 1 . 33 X 10 - 3 Pa(1 X 10 - 5 To r r ) 1 1 Μ 下 之 度 真 空 之 真 空 狀 態下 0 1 1 此 外 最 好 在 前 述 之 氧 化防 止膜4之形成作業结束之後 1 訂 9 而 一 直 到 下 —» 個 作 業 之 施加 高壓氣 體處理之前 為止，再 1 | 一 次 地 使 得 該 處 理 室 連 績地 維持在 1.33X10- 3 P a (1 X 1 1 10 5 To r r )M下之高度真空之真空狀態下。 1 1 \ 然 後 再 進 行 所 謂 並 不 需要 之銅膜 5之除去作業K及電 路 配 線 之 形 成 作 業 0 月U 述 這些 作業， 係與該在實 施形態1 1 1 中 之 所 說 明 之 作 業 為 相 同 之作 業，因 此，為了簡 化該說明 1 書 之 内 容 9 就 省 略 掉 該 重 複之 說明。 1 I 此 外 9 前 述 之 障 蔽 層 6形成於配線用溝槽3以及 連接孔3a 1 1 之 表 面 上 的 障 蔽 層 6形成作業 ，也可K被適用在前述之實 1 1 施 形 態 1中 。該障蔽層6 > 係具 備有所 謂可以使得 前述之Cu 1 1 膜 5之埋入作業變得相當容易進行之5 改果，但是 ，也可K 1 | 根 據 狀 態 之 不 同 而 不 使 用 該障 蔽層6 0 1 I 就 正 如 以 上 所 敘 述 的 > 在該 實施形 態2之中* - -直使得 I 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -14 - 4 6 104 3 A7 經濟部中央標準局員工消費合作社印製 B7___五、發明説明（12 ) 前述之處理室，連續地維持在高度真空之氣氛下，同時在 形成有配線用Cu膜5之後，遷在前述之Cu膜5之上，形成有 氮化矽膜，Μ便於作為前述之Cu膜5之氧化防止膜4，接著 ，再藉由高溫·高壓之惰性氣體，而將前述之Cu膜5中之 錮，擠壓入至前述之配線用溝槽3及/或連接孔3a之中， 因此，可以防止住該Cu膜5之氧化現象Μ及該由於前速之 Cu膜5氧化而造成之埋入特性呈劣化之現象發生。 實施形態3 參照圖1，而就本發明之實施形態3之半導體裝置之製造 方法，來進行說明。 首先，就有關於圖1(a)所示之用以形成半導體晶圓1〇中 之配線用溝槽3及/或連接孔3a之形成作業開始而一直到 圖1(d)所示之Cu膜5之形成作業K及氧化防止膜4之形成作 業為止而言，係進行著與該在實施形態1中之所說明之作 業為相同之作業。因此，為了簡化該說明書之内容，就省 略掉該重複之說明。 接著，將前述之半導體晶圓10，加熱至400TCM上，同 時，使用Ar等之惰性氣體而施加40〜lOOMPa左右之高壓氣 體，就正如圖1(e)所顯示的，使得Cu在前述之空隙（void) 8進行著流動，Μ便於將Cu填充於前逑之配線用溝槽3以及 連接孔3a之内部中。 於該實施形態3之中，在這裡，為了防止住該C u之氧化 現象發生，因此，控制該所施加之惰性氣體中之不純物氣 體之含量，成為在SOvpmivolumetric parts per million 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公f ) n . (請先閲讀背面之注意事項再填寫本頁) .裝·
、1T J-: 4 6 1 04 3 A7 B7 五、發明説明（I3 ) :百萬分之一之體積比）M下。該作為惰性氣體中之不純 物氣體，係為包含有氧及水分等成分之氣體；由於前述這 些不純物氣體，在施加高溫*高壓氣體之狀態中，會使得 Cu發生有氧化現象，因此，最好盡量地減少該不純物氣體 之含有量。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 若根據本發明人之實驗結果的話，在施加高壓氣體時之 惰性氣體（Ar)中之不純物氣體之濃度為lOOvpmUolumetric parts per million:百萬分之一之體積比）左右之狀態下 ，前述之Cu之氧化程度，會變成為相當地激烈；由於前述 之激烈之C u之氧化現象，结果就使得C u之埋人特性，呈現 出劣化現象。但是，由本發明人之實驗结果.，還可Μ得知 :在施加高壓氣體時之惰性氣體（Ar)中之不純物氣體之濃 度為 SOvpmivolumetric parts per million:百萬分之一 之體積比）左右之狀態下，則Cu幾乎並無發生有氧化現象 ;特別是在施加高壓氣體時之情性氣體（Ar)中之不純物氣 體之濃 ^SlOvpm(volumetric parts per million:百萬 分之一之體積比）左右之狀態下，完全並沒有發生所謂Cu 膜之氧化現象K及由於前述之Cu膜氧化而造成之埋入特性 圼劣化之現象發生。 此外，即使是在該實施形態3之中，也與前述之實施形 態1同樣地，也就是說在該銅膜5(Cu膜）之形成作業結束之 後，而一直到後面所說明之銅膜5(Cu膜）之氧化防止膜4之 形成作業為止之間，由於為了防止住前述之銅膜5(Cu膜） 中之Cu發生氧化現象，因此，前述之半導體晶圓1〇，並不 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29?公f ) 16 A7 4 6 1 0 4 3 B7____ 五、發明説明（l4 ) (請先閱讀背面之注意事項再填寫本頁) 能曝露在大氣中，而必須被放置於處理室中，並且使得該 處理室，連鑕地維持在1.33\1〇-3卩3(1父1〇-51'(^「） Μ下之高度真空之真空狀態下。 而且，最好在前述之氧化防止膜4之形成作業結束之後 ，而一直到下一個作業之施加高壓氣體處理之前為止，再 —次地使得該處理室，連續地維持在1.33Χ10 - 3 Pa(lx 10 - 5 To rr)K下之高度真空之真空狀態下。 然後，再進行所謂並不需要之銅膜5之除去作業Μ及電 路配線之形成作業。前述這些作業，係與該在實施形態1 中之所說明之作業為相同之作業，因此，為了簡化該說明 書之内容，就省略掉該重複之說明。 經濟部中央標準局員工消費合作社印聚 就正如Κ上所敘述的，在該實施形態3之中，一直使得 前述之處理室，連續地維持在高度真空之氣氛下，同時在 形成有配線用Cu膜5之後，遷在前述之Cu膜5之上，形成有 氧化防止膜4，Μ便於作為前述之C u膜5之氧化防止用，接 著，再藉由該控制著不純物含有量之高溫.高壓之惰性氣 體，而將前述之Cu膜5中之銅，擠壓入至前述之配線用溝 槽3及/或連接孔3a之中，因此，可K防止住該Cu膜5之氧 化現象Μ及該由於前述之Cu膜5氧化而造成之埋入特性圼 劣化之規象發生。 賁施形態4 參照圖1，而就本發明之實施形態4之半導體裝置之製造 方法，來進行說明。 首先，就有關於圖1(a)所示之用以形成半導體晶圓1〇中 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公f ) _ 17 _ A7 461043 B7 _ 五、發明説明（15) (請先閱讀背面之注意事項再填寫本頁) 之配線用溝槽3及/或連接孔3a之形成作業、Μ及前述之 形成作業之後面之半導體晶圓10之表面潔淨作業而言，係 進行著與該在實施形態1中之所說明之作業為相同之作業 。因此，為了簡化該說明書之内容，就省略掉該重複之說 明。 接著，就正如圖1(d)所顯示的，藉由濺鍍法或者CVD (化 學氣相蒸鍍）法，而在層間絕緣膜2之上，形成有Cu膜5之 薄膜。此時，該進行著成膜處理之Cu膜5，係形成有足夠 之薄膜厚度，以便於充分地覆蓋住前述之配線用溝槽3或 者連接孔3a。 在該實施形態4中，於藉由濺鍍法而形成Cu膜5之狀態下 ，係使用純度99.999v?t.%(5f〇M上之純度之銅金屬，作 為銅標靶。藉由使用高純度之銅標靶，則可K減少該藉由 濺鍍法而形成之Cu膜5中之不純物，因此，在施加高壓氣 體之時，可Μ防止住該由於前述之Cu膜5氧化而造成之埋 入特性圼劣化之現象發生。 經濟部中央標準局員工消費合作社印製 根據本發明人之實驗結果而可Μ得知，在Cu之純度為 99.995wt.% (4N5)之狀態下，於形成Cu膜之後，其埋入之 特性會呈現出劣化之現象，但是，若Cu之純度為99.999 wt. % (5N)之狀態的話，則該埋入之特性，並不會呈現出 劣化之現象。 接著，進行該氧化防止膜4之形成作業，但是，由於該 氧化防止膜4之形成作業，係與該在前述之實施形態1或者 實施形態2中之所說明之作業為相同之作業，因此，為了 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公f ) _ , R _ 4 1 04 3 kl B7 五、發明説明（16 ) 簡化該說明書之内容，就省略掉該氧化防止膜4之形成作 業之說明。 然後，在惰性氣體之高溫·高壓之狀態下，進行著該將 Cu擠壓入至前述之配線用溝槽3或者連接孔3a中之銅壓人 作業。前述之銅歷入作業，係與該在前述之實施形態1或 者實施形態3中之所說明之作業為相同之作業，因此，為 了簡化該說明書之內容，就省略掉該銅壓人作業之說明。 此外*即使是在該實施形態4中，也與前述之實施形態1 同樣地*在由Cu膜5之形成作業圼结束之後，而一直到Cu 膜5之氧化防止膜4之形成作業之前為止，為了防止住前述 之Cu膜5之氧化現象發生，因此，半導體晶圓10，並不能 曝露在大氣中，而必須被放置於在處理室中，並且使得該 處理室，連缰地維持在1.33X10 - 3 PaUxlO - 5 Torr) Μ下之高度真空之真空狀態下。 此外，在形成有前述之氧化防止膜4之後，而一直到下 一個之施加高壓氣體之作業之前為止，最好再一次地使得 前述之處理室，連鑕地維持在1.33Χ ΙΟ — 3 Pa(lx 10 — 5 Torr)以下之高度真空之真空狀態下。 接著，該除去並不需要之Cu膜5 K及電路配線之形成作 業，係與該在前述之實施形態1中之所說明之作業為相同 之作業，因此，為了簡化該說明書之內容，就省略掉該氧 化防止膜4之形成作業之重複之說明。 就正如以上所敘述的，在該實施形態4中，連缅地使得 真空氣氛，維持在高度真空之氣氛下，同時，堪使用高純 ~ 19 - (請先閱讀背面之注意事項再填寫本頁) .裝- 、11 經濟部中央標準局員工消費合作社印取 本紙伕尺度適用中國國家標準（〇奶）六4規格（210乂 297公釐） 461043 A7 B7 經濟部中央標準局肩工消費合作社印製 五、發明説明 (1 7 ) 1 1 I 度 之 C u 9 而 形 成 有 配 線 用 Cu 膜 5之後，接著，再形成有 刖 1 1 述 之 C u 膜 5之氧化防止膜4 1 並 且，藉由高 溫·高壓 之惰性 /•^-V 1 Γ 氣 體 1 而 將 前 述 之 C u 膜 5中之C U，擠壓入至前述之配線 用 請 閱 1 1 I 溝 槽 3及/或連接孔3 a之中， 因此，可K防止住該C u膜 5之 讀 背 1 1 氧 化 現 象 Μ 及 該 由 於 前 述 之 Cu 膜5氧化而造成之埋入特 性 VE7 1 I 意 I 呈 劣 化 之 現 象 發 生 〇 事 項 1 I ^ί Μ 上 I 在 本 發 明 之 實 施 形 態 1〜4中，係 K該在圖 1 U)所 填 I 寫 本 裝 示 之 剖 面 圖 中 而 連 接 孔 3 a 由 配 線用溝槽3之底部開始並 且 頁 Λ—X 1 I 通 過 半 導 sm 體 基 板 1的配線構造， 作為例子 而進行說明 0 1 1 但 是 在 本 發 明 之 實 施 形 態 中 ，該配線構 造並不僅 限定於 1 1 前 述 例 子 之 形 態 0 钶 如 * 可 以 僅在層間絕 緣膜2上， 形 成 1 訂 有 配 線 用 溝 槽 3 >此外 也可Μ僅形成有連接孔3a， 而 用 1 1 K 連 接 上 前 述 之 層 間 絕 緣 膜 2之上層之配線或者導電部 份 1 I 和 半 導 體 基 板 〇 本 發 明 之 實 施 形態，除了 包含有像 前述這 1 1 種 狀 態 之 配 線 用 溝 槽 3和連接孔3 a兩者之外，另外還包 含 •、床 有 所 謂 藉 由 配 線 用 溝 槽 3而形成有電路配線之狀態 或 者 1 1 所 謂 僅 藉 由 將 Cu 埋 入 至 刖 述 之 連接孔3a中 而形成有 電路配 1 線 之 狀 態 0 1 1 I C 發 明 之 效 果 ] 1 1 就 正 如 上 所 說 明 的 ， 若 根 據本發明之 半導體裝 置之製 1 1 造 方 法 的 話 t 由 於 係 在 半 導 體 晶圓之層間 絕緣膜上 ，} 杉成 1 1 有 配 線 用 溝 槽 或 者 連 接 孔 » 並 且*在前述 之配線用 溝槽或 1 1 者 連 接 孔 之 上 9 形 成 有 銅 膜 之 後*接著， 一直到下 一個之 1 1 I 氧 化 防 止 膜 之 形 成 作 業 為 止 之 間，使得高 度真空氣 氛- -直 1 1 Μ氏張尺度適用中國國家標準（CNS ) A4規桔（210X 297公t ) 6 4 1 04 3 kl B7 五、發明説明（i8) 維持在1.33父10_3户3(1><10_51'〇1'1-)以下之氣氛中， 然後，藉由高溫·高壓之惰性氣體，而將前述之銅膜中的 銅，擠壓入至前逑之配線用溝槽或者連接孔之中，K便於 形成有電路配線，因此，可Μ防止住該C u膜之氧化現象以 及該由於前述之Cu膜氧化而造成之埋入特性呈劣化之現象 發生，結果，就能夠形成該具備有相當良好特性之電'路配 線0 此外，若根據本發明之半導體裝置之製造方法的話，由 於係在前述之氧化防止膜形成作業之後，而一直到前述之 銅壓入作業為止之間，係維持在1.33X10-3 Pa(lXlO 一 5 Torr)M下之高度真空氣氛中，因此，可Μ防止住該Cu膜 之氧化現象Μ及該由於前述之Cu膜氧化而造成之埋入特性 圼劣化之現象發生，结果，就能夠形成該具備有相當良好 特性之電路配線。 而且，若根據本發明之半導體裝置之製造方法的話，由 於係使用鈦、钽、鎢、鉬、及錳中之任何一種金屬、或前 述這些金屬之氧化物、氮化物、及矽化物中之任何一種金 屬化合物、或者前述這些金屬化合物之複合物，來作為前 述之銅膜之氧化防止膜之材料，因此，可K防止住該C u膜 之氧化現象Μ及該由於前述之Cu膜氧化而造成之埋入特性 圼劣化之現象發生*結果，就能夠形成該具備有相當良好 特性之電路配線。 並且，若根據本發明之半導體裝置之製造方法的話，由 於係使用氮化砂膜，而來作為前述之銅膜之氧化防止膜之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29·/公釐) ~ -21 - I I— I n I ! n ---n I I I - n T n n - I _ K US. \ I (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 4 6 1043 Μ Β7 經濟部中央標準局員工消費合作社印製 五、發明説明 (19 ) 1 I 材 料 1 因 此 可 Μ 防 止 住 該 C u 膜 之 氧 化 現 象 Μ 及 該 由 於 前 1 1 述 之 C u 膜 氧 化 而 造 成 之 埋 入 特 性 圼 劣 化 之 現 象 的 發 生 9 结 fs 1 I 果 就 能 夠 形 成 該 具 備 有 相 當 良 好 特 性 之 電 路 配 線 〇 請 先 ft/i 1 此 外 若 根 據 本 發 明 之 半 導 體 裝 置 之 製 造 方 法 的 話 由 讀 背 1 1 於 係 藉 由 該 使 用 純 度 99 .999 w t % (5N) Μ 上 的 銅 金 屬 而 作 為 ϊκ7 之 注 1 1 意 •1 I 標 靶 的 濺 鍍 法 以 便 於 形 成 前 述 之 銅 膜 因 此 可 >λ 防 止 事 項 I 再 / ' · 住 該 Cu 膜 之 氧 化 現 象 Μ 及 該 由 於 前 述 之 Cu 膜 氧 化 而 造 成 之 填 V \ 寫 本 裝 埋 入 特 性 圼 劣 化 之 現 象 的 發 生 结 果 就 能 夠 形 成 該 具 備 頁 1 I 有 相 當 良 好 特 性 之 電 路 配 線 0 1 1 而 且 若 根 據 本 發 明 之 半 導 體 裝 置 之 m 造 方 法 的 話 由 1 1 於 係 使 得 該 在 前 述 之 將 銅 膜 中 之 銅 擠 壓 入 至 配 線 用 溝 槽 或 1 訂 者 連 接 孔 中 之 銅 壓 入 作 業 上 之 所 使 用 之 惰 性 氣 體 中 之 不 純 1 I 物 氣 體 量 成 為 50 V Ρ in ( V 0 1 u m e tr 1 C P a r t S P e r 1D ί 1 1 i ο η ： 1 1 I 百 萬 分 之 一 之 體 積 比 )以下 因此 >可Μ防止住該Cu膜之 1 1 氧 化 現 象 Μ 及 該 由 於 前 述 之 C u 膜 氧 化 而 造 成 之 埋 入 特 性 圼 、一A 劣 化 之 現 象 的 發 生 结 果 就 能 夠 形 成 該 具 備 有 相 當 良 好 1 特 性 之 電 路 配 線 0 1 [ 圖 式 之 簡 單 說 明 ] 1 1 I 圖 1係為用以顯示出本發明之實施形態1 4之半導體裝 1 1 置 之 製 造 方 法 及 構 造 的 作 業 圖 0 1 1 圖 2係為用K顯示出本發明之實施形態2之 半 導 體 裝 置 之 1 1 製 造 方 法 的 作 業 圖 0 1 I 圖 3係為用K顯示出先1 iff技術之半導體裝置之製造方法 1 1 I 及 構 造 的 作 業 圖 0 1 1 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 22 4 ,61 043 A7 B7 五、發明説明（2〇) 【元件編號之說明】 1:半導體基板（Si基板） 2 :層間絕緣膜 3':配線用溝槽 3a :連接孔 4 :氧化防止膜 5 :銅膜（Cu膜） 6 :障蔽膜 8 :空隙 1 0 :半導體晶圓 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（ 210x 297公f) 23

Claims (1)

  1. 4 6 1 〇^3 A8 B8 C8 D8 六、申請專利範圍 1. 一種半導體裝置之製造方法，其特徵為，係具備有Μ 下之作業： 在半導體晶圓之層間絕緣膜上，形成有配線用溝槽及/ 或連接孔的作業；以及， 在前述之層間絕緣膜之上，形成有銅膜，以便於覆蓋住 前述之配線用溝槽及/或連接孔的銅膜形成作業；以_及， 在前述之銅膜形成作業結束之後，使得§度真空氣氛一 直維持在1 . 3 3 X 1 0 - 3 P a (1 X 1 0 — 5 To r r ) Μ下之氣氛中 ，接著，連勇塊維持住前述之真空狀態，同時在前述之銅 膜之上，形成有銅之氧化防止膜的氧化防止膜形成作業； Μ及， 藉由高溫·高壓之惰性氣體，而將前述之銅膜中的銅， 擠壓入至前述之配線用溝槽及/或連接孔之中的銅壓入作 業；Μ及， 藉由化學機械式研磨，除去前述之銅膜中的銅，而僅在 前述之配線用溝槽及/或連接孔之中，殘留有前述之銅膜 中的銅之作業。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 2. 如申請專利範圍第1項之半導體裝置之製造方法，其 中在前述之氧化防止膜形成作業之後，而一直到前述之銅 壓入作業為止之間，係維持在1.33x10 - 3 Pa(ix 10 — 5 Tor*r ) Μ下之高度真空氣氛中。 3. 如申請專利範圍第1項之半導體裝置之製造方法，其 中係使用钛、钽、鎢、鉬、及錳中之任何一種金屬、或前 述這些金鼷之氧化物、氮化物、及矽化物中之任何一種金 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -1 _ 4 6 1 0 4 3 A8 B8 C8 D8 六、申請專利範圍 屬化合物、或者前述這些金屬化合物之複合物，來作為前 述之氧化防止膜之材料。 (請先閱讀背面之注意事項再填寫本頁) 4. 如申請專利範圍第2項之半導體裝置之製造方法，其 中係使用鈦、鉅、鎢、鉬、及錳中之任何一種金屬、或前 述這些金屬之氧化物、氮化物、及矽化物中之任何一種金 屬化合物、或者前述這些金屬化合物之複合物，來作為前 述之氧化防止膜之材料。 5. 如申請專利範圍第1項之半導體裝置之製造方法，其 中係使用氮化矽膜，來作為前述之氧化防止膜之材料。 6. 如申請專利範圍第2項之半導體裝置之製造方法，其 中係使用氮化矽膜，來作為前述之氧化防止膜之材料。 7. 如申請專利範圍第1至6項中任一項之半導體装置之製 造方法，其中係藉由該使用純度99.999wt% (5N)K上的銅 金屬而作為標靶的濺鍍法，Μ便於形成前述之銅膜。 經濟部中央標準局員工消費合作社印製 8. 如申請專利範圍第1至6項中任一項之半導體裝置之製 造方法，其中係使得前述之銅壓入作業中之所使用之前述 之惰性氣體中之不純物氣體量，成為50vpm(volumetric parts per million:百萬分之一之體積比）以下。 9. 如申請專利範圍第7項之半導體裝置之製造方法，其 中係使得前述之銅壓入作業中之所使用之前逑之惰性氣體 中之不純物氣體量，成為50vpm(volumetric parts per million:百萬分之一之體積比）K下。 1 〇 . —種半導體裝置，其特徵為：係藉由申請專利範圍 第1至9項中任一項之半笋體裝置之製造方法，而製造出半 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 461043 六、申請專利範圍 導體裝置。 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家梂準（CNS ) A4規格（210X297公釐） 3
TW087104970A 1997-07-16 1998-04-02 Manufacturing method for semiconductor device and the semiconductor device TW461043B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP19106597 1997-07-16
JP10043623A JPH1187349A (ja) 1997-07-16 1998-02-25 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
TW461043B true TW461043B (en) 2001-10-21

Family

ID=26383421

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087104970A TW461043B (en) 1997-07-16 1998-04-02 Manufacturing method for semiconductor device and the semiconductor device

Country Status (5)

Country Link
JP (1) JPH1187349A (zh)
KR (1) KR100271456B1 (zh)
CN (1) CN1157778C (zh)
DE (1) DE19814703A1 (zh)
TW (1) TW461043B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100342527C (zh) * 2002-12-27 2007-10-10 三菱麻铁里亚尔株式会社 电源模块用基板

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3917265B2 (ja) * 1997-10-07 2007-05-23 本田技研工業株式会社 ガスケットを介装する部品の取付構造
FR2805084B1 (fr) * 2000-02-14 2003-09-26 St Microelectronics Sa Procede de fabrication de pistes metalliques pour des circuits integres
JP2001291720A (ja) 2000-04-05 2001-10-19 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
DE10240176A1 (de) 2002-08-30 2004-04-29 Advanced Micro Devices, Inc., Sunnyvale Ein dielektrischer Schichtstapel mit kleiner Dielektrizitätskonstante einschliesslich einer Ätzindikatorschicht zur Anwendung in der dualen Damaszenertechnik
JP4047324B2 (ja) * 2003-12-03 2008-02-13 松下電器産業株式会社 半導体装置及びその製造方法
JP4478038B2 (ja) 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP2006019361A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4282646B2 (ja) 2005-09-09 2009-06-24 株式会社東芝 半導体装置の製造方法
JP2007158023A (ja) * 2005-12-05 2007-06-21 Nec Electronics Corp 半導体ウェハの研磨装置及び半導体ウェハの研磨方法
JP4423379B2 (ja) 2008-03-25 2010-03-03 合同会社先端配線材料研究所 銅配線、半導体装置および銅配線の形成方法
JP4441658B1 (ja) 2008-12-19 2010-03-31 国立大学法人東北大学 銅配線形成方法、銅配線および半導体装置
CN101905854B (zh) * 2009-06-04 2012-08-22 台湾积体电路制造股份有限公司 电子元件及其制法、电子系统
US8324738B2 (en) * 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US8877645B2 (en) * 2011-09-15 2014-11-04 International Business Machines Corporation Integrated circuit structure having selectively formed metal cap
CN103187361A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 铜互连层的制造方法
JP2013171940A (ja) * 2012-02-20 2013-09-02 Ulvac Japan Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100342527C (zh) * 2002-12-27 2007-10-10 三菱麻铁里亚尔株式会社 电源模块用基板

Also Published As

Publication number Publication date
KR19990013346A (ko) 1999-02-25
CN1205547A (zh) 1999-01-20
DE19814703A1 (de) 1999-01-28
JPH1187349A (ja) 1999-03-30
KR100271456B1 (ko) 2000-12-01
CN1157778C (zh) 2004-07-14

Similar Documents

Publication Publication Date Title
TW461043B (en) Manufacturing method for semiconductor device and the semiconductor device
TW589405B (en) Plasma treatment for copper oxide reduction
TW392201B (en) A method for preventing electroplating of copper on an exposed surface at the edge exclusion of a semiconductor wafer
US7172968B2 (en) Ultra thin, single phase, diffusion barrier for metal conductors
TW269742B (zh)
TW452980B (en) Fabrication process of a semiconductor integrated circuit device
TW389956B (en) Modified high density plasma enhanced chemical vapor deposition dielectric used for improve CMP performance of dielectric planarization
CN101271861B (zh) 多层配线结构的形成方法
TW559951B (en) A semiconductor device barrier layer
WO2002067319A2 (en) Copper interconnect structure having diffusion barrier
JP5022900B2 (ja) 半導体集積回路装置の製造方法
TW419711B (en) Semiconductor device and its manufacture
TW385533B (en) In-situ capped aluminum plug (CAP) process using selective CVD AL for integrated plug/interconnect metallization
TW471049B (en) Metal gate structure and manufacturing method for metal oxide semiconductor
JPH11217672A (ja) 金属窒化物膜の化学的気相成長方法およびこれを用いた電子装置の製造方法
KR20030090195A (ko) 반도체 장치의 금속층 형성 방법 및 장치
TWI242032B (en) CMP slurry for metal and method for manufacturing metal line contact plug of semiconductor device using the same
US6171957B1 (en) Manufacturing method of semiconductor device having high pressure reflow process
KR100889401B1 (ko) 성막 방법, 반도체 장치의 제조 방법, 반도체 장치,프로그램 및 기록매체
TW451357B (en) Manufacturing method of barrier film and the barrier film
TWI236092B (en) Electroless plating process, and embedded wire and forming process thereof
Misawa et al. Planarized copper multilevel interconnections for ULSI applications
TW452959B (en) A novel hole-filling technique using CVD aluminium and PVD aluminum integration
TWI393215B (zh) 半導體裝置之製造方法
TW396570B (en) Method for forming semiconductor local interconnect

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees