JP2000150653A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000150653A
JP2000150653A JP10374109A JP37410998A JP2000150653A JP 2000150653 A JP2000150653 A JP 2000150653A JP 10374109 A JP10374109 A JP 10374109A JP 37410998 A JP37410998 A JP 37410998A JP 2000150653 A JP2000150653 A JP 2000150653A
Authority
JP
Japan
Prior art keywords
film
aluminum
aluminum film
temperature
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10374109A
Other languages
English (en)
Inventor
Michio Asahina
通雄 朝比奈
Kazumi Matsumoto
和己 松本
Eiji Suzuki
英司 鈴木
Junichi Takeuchi
淳一 竹内
Mamoru Endo
守 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10374109A priority Critical patent/JP2000150653A/ja
Priority to US09/389,515 priority patent/US6458703B2/en
Publication of JP2000150653A publication Critical patent/JP2000150653A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 配線材料として有用なアルミニウムあるいは
アルミニウム合金をスルーホール内に埋め込み、アルミ
ニウムあるいはアルミニウム合金の表面にウイスカーの
発生を防ぐことができる半導体装置の製造方法を提供す
る。 【解決手段】 半導体装置の製造方法は、以下の工程
（ａ）〜（ｃ）を含む。 （ａ）素子を含む半導体基板１１の上に形成された層間
絶縁膜（シリコン酸化膜２０およびＢＰＳＧ膜３０）に
コンタクトホール３２を形成する工程、（ｂ）層間絶縁
膜３２およびコンタクトホール３２の上に、アルミニウ
ムあるいはアルミニウムを主成分とする合金からなる第
１のアルミニウム膜３４および第２のアルミニウム膜３
５を形成する工程、および（ｃ）第２のアルミニウム膜
３５を徐冷する工程。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に微細化が可能であって、かつ
アルミニウムを用いたコンタクト構造を有する半導体装
置およびその製造方法に関する。
【０００２】
【背景技術】ＬＳＩなどの半導体装置においては、素子
の微細化，高密度化および多層化に伴い、アスペクト比
の大きいコンタクトホールが必要とされている。このよ
うなコンタクトホールへの配線材料の埋め込みは難し
く、近年、重要な技術的課題となっている。そして、配
線材料として有用なアルミニウムあるいはアルミニウム
合金によってコンタクトホール内を埋め込むことが試み
られている。
【０００３】
【発明が解決しようとする課題】本発明の目的は、配線
材料として有用なアルミニウムあるいはアルミニウム合
金をスルーホール内に埋め込み、アルミニウムあるいは
アルミニウム合金の表面にウイスカーの発生を防ぐこと
ができる半導体装置の製造方法を提供する。
【０００４】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、以下の工程（ａ）〜（ｃ）を含む。 （ａ）素子を含む半導体基板の上に形成された層間絶縁
膜にスルーホールを形成する工程、（ｂ）前記層間絶縁
膜および前記スルーホールの上に、アルミニウムあるい
はアルミニウムを主成分とする合金からなるアルミニウ
ム膜を形成する工程、および（ｃ）前記アルミニウム膜
を徐冷する工程。
【０００５】本願発明者らによれば、工程（ｃ）におい
て、前記アルミニウム膜を徐冷することにより、アルミ
ニウム膜に生じる熱ストレスを緩和させることができ、
かつ、アルミニウム膜の表面において、ウイスカーの発
生をほぼ完全に防ぐことができることを確認した。
【０００６】前記工程（ｂ）において、前記アルミニウ
ム膜は、２００℃以下、好ましくは３０〜１００℃の温
度で、アルミニウムあるいはアルミニウムを主成分とす
る合金からなる第１のアルミニウム膜を形成する工程
（ｄ）と、前記第１のアルミニウム膜の上に、３００℃
以上、好ましくは３５０〜４５０℃の温度で、アルミニ
ウムあるいはアルミニウムを主成分とする合金からなる
第２のアルミニウム膜を形成する工程（ｅ）とにより形
成されることが好ましい。
【０００７】アルミニウム膜と層間絶縁膜との間に介在
する中間層、たとえばバリア層またはウエティング層な
どの上に、前記アルミニウム膜を形成する際、工程
（ｄ）を経ることにより、以下の利点がある。
【０００８】中間層の上に、上記の条件で第１のアルミ
ニウム膜を形成することにより、前記層間絶縁膜および
中間層に含まれるガス化成分をガス化させることを抑制
でき、中間層から外部に発生するガスによる中間層の濡
れ性の低下を防止することができる。その結果、第１の
アルミニウム膜を中間層に対して良好に密着させること
ができ、ステップカバレッジの良い成膜が可能である。
【０００９】そして、この第１のアルミニウム膜がある
ことにより、基板の温度が上がったとしても、第１のア
ルミニウム膜より下層の層間絶縁膜および中間層からの
ガスの発生を抑制することができるため、第２のアルミ
ニウム膜の成膜工程（ｅ）において、比較的高い温度、
すなわちアルミニウムあるいはアルミニウム合金が流動
拡散できる程度の高い温度、具体的には３００℃以上、
好ましくは３５０〜４５０℃で第２のアルミニウム膜を
形成することができる。
【００１０】このように、工程（ｄ）において比較的低
い温度で第１のアルミニウム膜を形成し、および工程
（ｅ）において比較的高い温度で第２のアルミニウム膜
を形成することにより、ボイドの発生がなく良好なステ
ップカバレッジのコンタクトホールへの埋め込みが可能
となる。さらに、本発明の製造方法は、０．２μｍのコ
ンタクトホールに適用できることが確認されている。
【００１１】前記工程（ｄ）および（ｅ）でのアルミニ
ウム膜の成膜は、スパッタ法が望ましく、さらに第１の
アルミニウム膜および第２のアルミニウム膜は同一チャ
ンバ内で連続的に行われることが望ましい。このように
アルミニウム膜の成膜を同一チャンバ内で連続的に行う
ことにより、基板温度のコントロールが容易であると共
に、雰囲気の制御なども正確にすることができ、第１の
アルミニウム膜の表面に酸化膜が形成されるなどの不都
合を回避することができる。。
【００１２】本発明は、主として以下の三つの工程のう
ち、いずれかの工程を含むことができる。
【００１３】（１）第１に、前記工程（ａ）の後に、さ
らに、減圧下において、３００〜５５０℃の基板温度で
熱処理することにより、前記層間絶縁膜に含まれるガス
化成分を除去する脱ガス工程（ｆ）を含むことが好まし
い。
【００１４】この脱ガス工程を経ることにより、後の工
程、例えば、３００℃以上の高温条件下で行われる第２
のアルミニウム膜の形成工程などにおいて、層間絶縁膜
に含まれる水、窒素、水素あるいは酸素などのガスの発
生を抑制することができる。
【００１５】本願発明者によれば、このような層間絶縁
膜から発生するガスは、中間層に吸収され、かつコンタ
クトホール内のアルミニウム膜には吸収されないことが
確認されている。従って、工程（ｆ）により層間絶縁膜
に含まれるガス化成分を除去することにより、このよう
なガスが中間層と第１のアルミニウム膜との間に存在す
ることによる、中間層の濡れ性の低下やボイドの発生を
確実に抑制することができる。その結果、コンタクトホ
ール内にカバレッジが良好で低抵抗のアルミニウム膜か
らなるコンタクト部を形成することができる。
【００１６】ここにおいて、「ガス化成分」とは、例え
ば、減圧下において、基板温度が３００℃以上の時に、
堆積層、すなわち層間絶縁膜あるいは中間層から発生す
る水、水素、酸素あるいは窒素などのガス成分をいう。
また、「減圧下」とは、好ましくは２．６Ｐａ以下、よ
り好ましくは１．３Ｐａ以下の気圧をいう。
【００１７】（２）第２に、前記工程（ｂ）の前に、さ
らに、基板温度を１００℃以下、好ましくは常温〜５０
℃に冷却する工程（ｇ）を含むことが好ましい。
【００１８】この工程（ｇ）で基板温度を冷却すること
により、第１のアルミニウム膜を成膜する前に基板温度
を十分に下げることができる。前記工程（ｆ）の脱ガス
工程で基板温度を３００℃以上の高温にするため、この
工程（ｇ）で基板温度を確実に低下させることにより、
以後の工程（ｂ）での温度調節を確実に行うことができ
る。また、この工程（ｇ）を経ることにより、第１のア
ルミニウム膜を成膜する際に、層間絶縁膜および中間
層、さらにウエハ全面から放出されるガス量を極力少な
くすることができる。その結果、中間層と第１のアルミ
ニウム膜との界面に吸着する、カバレッジ性や密着性に
有害なガスの影響を防ぐことができる。
【００１９】また、前記工程（ｂ）および（ｇ）は、減
圧状態が保たれている複数のチャンバを有する同一の装
置内で連続的に行われることが好ましい。これにより、
基板の移動、設置の工程の減少が図られ、その結果、工
程の簡便化および基板の汚染を防止することができる。
【００２０】（３）第３に、前記工程（ｃ）の後に、さ
らに、前記アルミニウム膜の上に、常温〜１００℃の温
度で、第３のアルミニウム膜を形成する工程（ｈ）を含
むことができる。
【００２１】前記工程（ｈ）での第３のアルミニウム膜
の形成は、スパッタ法で行われることが好ましい。ま
た、前記工程（ｃ）および（ｈ）は、同一チャンバ内で
連続的に行われることが好ましい。これにより、基板の
移動、設置の工程の減少が図られ、その結果、工程の簡
便化および基板の汚染を防止することができる。
【００２２】
【発明の実施の形態】図１（Ａ）〜（Ｃ）は、本発明に
係る半導体装置の製造方法および半導体装置の一実施の
形態を説明するための概略断面図である。
【００２３】以下に、半導体装置の製造方法の一例を示
す。
【００２４】（素子の形成）まず、一般的に用いられる
方法によって、シリコン基板１１にＭＯＳ素子が形成さ
れる。具体的には、例えば、シリコン基板１１上に選択
酸化によってフィールド絶縁膜１２が形成され、アクテ
ィブ領域にゲート酸化膜１３が形成される。チャネル注
入により、しきい値電圧を調整した後、モノシラン（Ｓ
ｉＨ4）を熱分解して成長させたポリシリコン膜の上に
タングステンシリサイドがスパッタされ、さらにシリコ
ン酸化膜１８を積層し所定パターンにエッチングするこ
とにより、ゲート電極１４が形成される。このとき、必
要に応じて、フィールド絶縁膜１２上にポリシリコン膜
およびタングステンシリサイド膜からなる配線層３７が
形成される。
【００２５】次いで、リンをイオン注入することにより
ソース領域あるいはドレイン領域の低濃度不純物層１５
が形成される。次いで、ゲート電極１４のサイドにシリ
コン酸化膜からなる側壁スペーサ１７が形成された後、
ヒ素をイオン注入し、ハロゲンランプを用いたアニール
処理によって不純物の活性化を行うことにより、ソース
領域あるいはドレイン領域の高濃度不純物層１６が形成
される。
【００２６】次に、１００ｎｍ以下のシリコン酸化膜を
気相成長させ、ＨＦとＮＨ4Ｆの混合水溶液で選択的に
エッチングすることにより、所定のシリコン基板領域を
露出させる。続いて、例えばチタンを３０〜１００ｎｍ
程度の膜厚でスパッタし、酸素を５０ｐｐｍ以下に制御
した窒素雰囲気中において６５０〜７５０℃の温度で数
秒〜６０秒程度の瞬間アニールを行うことにより、開口
したシリコン基板表面にチタンのモノシリサイド層が、
シリコン酸化膜１８上にはチタンリッチのチツ化チタン
（ＴｉＮ）層が形成される。次いで、ＮＨ4ＯＨとＨ2Ｏ
2の混合水溶液中に浸漬すると、前記ＴｉＮ層はエッチ
ングされてシリコン基板表面のみにチタンのモノシリサ
イド層が残る。さらに、７５０〜８５０℃のランプアニ
ールを行って、前記モノシリサイド層をダイシリサイド
化させて、高濃度不純物層１６の表面に自己整合的にチ
タンシリサイド層１９が形成される。
【００２７】なお、ゲート電極１４をポリシリコンのみ
で形成して選択エッチングで露出させた場合には、ゲー
ト電極とソース，ドレイン領域の両者が側壁スペーサで
分離されたチタンサリサイド構造になる。
【００２８】（層間絶縁膜の形成）次に、層間絶縁膜の
一部として、まず、テトラエトキシラン（ＴＥＯＳ）と
酸素とをプラズマ反応させることにより、膜厚１００〜
２００ｎｍのシリコン酸化膜２０が形成される。このシ
リコン酸化膜２０は、チタンシリサイド層１９の酸化や
カスピングもなく、ＳｉＨ4から成長させた膜より絶縁
性も高くフッ化水素の水溶液に対するエッチング速度も
遅く、緻密な膜となる。
【００２９】ここでは、チタンシリサイド層１９上に直
接シリコン酸化膜を形成させるが、このときの成膜温度
が高いと成膜初期に酸化性ガスとチタンシリサイドとが
簡単に反応してクラックや剥離を生じ易いため、処理温
度は好ましくは６００℃以下、より好ましくは２５０〜
４００℃で行うことが望ましい。そして、シリコン酸化
膜がチタンシリサイド層１９上に１００ｎｍ程度の膜厚
で前述した比較的低温で形成された後は、水蒸気以外の
酸化雰囲気にさらされるアニールや気相酸化処理であれ
ば、温度を９００℃位まで上げても問題とならない。
【００３０】次に、層間絶縁膜の一部として、前記シリ
コン酸化膜２０上に、ＳｉＨ4あるいはＴＥＯＳなどの
シラン化合物と、酸素やオゾン等と、リンおよびホウ素
とを含むガスを気相反応させることにより、膜厚数百ｎ
ｍ〜１μｍ位のＢＰＳＧ膜３０が形成される。その後、
窒素雰囲気中で８００〜９００℃のアニールを行い、高
温フローによる平坦化を行う。なお、ＢＰＳＧ膜３０の
高温フローを行う代わりに、化学的機械的研磨（ＣＭ
Ｐ）あるいは一般的に用いられるＳＯＧ膜を用いて平坦
化を行うこともできる。
【００３１】（コンタクトホールの形成）次いで、ＣＨ
Ｆ3とＣＦ4とを主ガスとした反応性イオンエッチャーで
層間絶縁膜を構成するＢＰＳＧ膜３０およびシリコン酸
化膜２０を選択的に異方性エッチングすることにより、
口径が０．２〜０．５μｍのコンタクトホール３２が形
成される。
【００３２】（脱ガス処理）まず、ランプチャンバで、
１×１０-4Ｐａ以下のベース圧力、１５０〜２５０℃の
温度で３０〜６０秒間のランプ加熱（熱処理Ａ）を施
す。次いで、別のチャンバで０．１〜１．０Ｐａの圧力
でアルゴンガスを導入し、３００〜５５０℃の温度で、
３０〜１２０秒間の熱処理（脱ガス工程；熱処理Ｂ）を
行うことによって、脱ガス処理を行う。
【００３３】この工程においては、まず、熱処理Ａにお
いて、主として、ウエハの裏面および側面を含むウエハ
全体を加熱処理することにより、ウエハに付着している
水分などを除去できる。
【００３４】さらに、熱処理Ｂにおいて、主として、層
間絶縁膜を構成するＢＰＳＧ膜３０中のガス化成分（酸
素，水素，水，チッ素）を除去することができる。その
結果、次工程のバリア層およびアルミニウム膜の形成時
に、ＢＰＳＧ膜からのガス化成分の発生が防止できる。
【００３５】本実施の形態においては、バリア層３３
は、バリア機能を有するバリア膜と、導電膜とからなる
多層膜によって構成される。導電膜は、高抵抗のバリア
膜とシリコン基板に形成された不純物拡散層、つまりソ
ース領域あるいはドレイン領域との導電性を高めるため
に、バリア膜と不純物拡散層との間に形成される。バリ
ア膜としては、一般的な物質、例えばチタン，コバルト
などのナイトライドを好ましく用いることができる。ま
た、導電膜としては、チタン，コバルトなどの高融点金
属を用いることができる。これらのチタンおよびコバル
トは基板を構成するシリコンと反応してシリサイドとな
る。
【００３６】バリア層、例えばＴｉＮ膜／Ｔｉ膜は数十
原子％のガス化成分（酸素，水素，水，チッ素）を固溶
することから、これらの膜を形成する前に、層間絶縁膜
のＢＰＳＧ膜３０中のガス化成分を除去することが、コ
ンタクトホール内でのアルミニウム膜の成膜を良好に行
う上で、極めて有効である。バリア層の下位のＢＰＳＧ
膜中のガス化成分を十分に除去しておかないと、バリア
層の形成時の温度（通常、３００℃以上）で、ＢＰＳＧ
膜中のガス化成分が放出され、このガスがバリア層中に
取り込まれる場合がある。さらに、このガスがアルミニ
ウム膜の成膜時にバリア層から離脱してバリア層とアル
ミニウム膜との界面に出てくるため、アルミニウム膜の
密着性や流動性に悪影響を与えられる場合がある。
【００３７】（バリア層の成膜）スパッタ法により、バ
リア層３３を構成する導電膜として、チタン膜を２０〜
７０ｎｍの膜厚で形成し、次いで、別のチャンバで、バ
リア膜としてＴｉＮ膜を３０〜１５０ｎｍの膜厚で形成
する。バリア層を形成する温度は、膜厚に応じて、２０
０〜４５０℃の範囲で選択される。
【００３８】次に、１０〜１００Ｐａの圧力で酸素プラ
ズマ中に１０〜１００秒間さらし、４５０〜７００℃の
窒素または水素雰囲気中で１０〜６０分間にわたってア
ニール処理することにより、バリア層中に酸化チタンを
島状に形成することができる。この処理によりバリア層
のバリア性を向上させることができることを確認してい
る。
【００３９】また、このアニール処理は、少なくとも数
百ｐｐｍ〜数％の酸素を含むランプアニール炉における
４００〜８００℃の熱処理によっても行うことができ、
同様にバリア層のバリア性を向上させることができる。
【００４０】さらに、バリア層の形成後、後述するウエ
ハの冷却工程の前にウエッティング層、たとえばチタン
層を形成してもよい。 （アルミニウム膜の成膜前の熱処理）まず、ウエハの冷
却を行う前に、ランプチャンバ内において、１×１０-4
Ｐａ以下のベース圧力、１５０〜２５０℃の温度で３０
〜６０秒間の熱処理（熱処理Ｃ）を行い、基板に付着し
た水などの物質を除去する。
【００４１】（ウエハの第１の冷却）アルミニウム膜を
成膜する前に、基板温度を１００℃以下、好ましくは常
温〜５０℃の温度に下げる。この冷却工程は、上記熱処
理Ｃにより上昇した基板温度を下げる役割を有する。
【００４２】このように、ウエハの冷却を行うことによ
り、第１のアルミニウム膜を成膜する際に、ＢＰＳＧ膜
３０およびバリア層３３、さらにウエハ全面から放出さ
れるガス量を極力少なくすることができる。その結果、
バリア層３３と第１のアルミニウム膜３４との界面に吸
着する、カバレッジ性や密着性に有害なガスの影響を防
ぐことができる。
【００４３】この冷却工程は、アルミニウム膜を成膜す
るためのチャンバと同一の構成のチャンバを複数有する
スパッタ装置を兼用して行われることが望ましい。例え
ばチャンバ内に設けられた水冷機能を有するステージ上
に基板を載置して、該基板温度を所定温度まで下げるこ
とが望ましい。以下に、この冷却工程について詳述す
る。
【００４４】図２（ａ）は、水冷機能を有するステージ
を含むチャンバの一例の模式図を、図２（ｂ）は、ステ
ージの一例の平面図を示す。
【００４５】スパッタ装置は、同一の構成のチャンバ５
０を複数備えたものである。チャンバ５０内に、電極を
かねるターゲット５１およびステージをかねる電極５２
を有し、電極５２上には冷却される基板（ウエハ）Ｗが
設置されるように構成されている。チャンバ５０には、
チャンバ内を真空にするための排気手段６０およびガス
をチャンバ内に供給するための第１のガス供給路５３が
設けられている。電極５２は、基板Ｗを電極５２上に載
置した際に、電極５２と基板Ｗとの間に所定の空間が生
じるように、具体的には図２（ｂ）のように、電極５２
の上面の外周部分に沿って、突起状の支持部５２ａが設
けられている。さらに、電極５２には、第２のガス供給
路５４が接続されている。そして、熱伝導媒体としての
ガス、たとえばアルゴンガスは、第２のガス供給路５４
から、電極５２と基板Ｗとの間の空間に供給される。ま
た、電極５２は、基板Ｗを冷却するための冷却システム
の役割も兼務している。電極５２は、冷媒供給路５６か
ら供給される冷媒、たとえば水の還流により一定温度に
調節される。電極５２の上面は、たとえば図２（ｂ）に
示すように、前記空間に均一にガスを供給させるため、
所定のパターンで溝５８が形成され、溝が交差する部分
に第２のガス供給路５４の吹き出し口５４ａが設けられ
ている。
【００４６】上記のチャンバは、以下のように動作して
ウエハを冷却する。
【００４７】チャンバ５０内を排気手段６０により６×
１０-6Ｐａ以下の減圧状態として、電極５２の支持部５
２ａ上に基板Ｗを載置する。電極５２と基板Ｗ間の熱伝
導媒体としての役割を果たすガスを、第２のガス供給路
５４から、電極５２と基板Ｗとの間の空間に導入し、該
空間の圧力を６００〜１０００Ｐａに保ち、かつ、該空
間からチャンバ内に漏出したガスを排気手段６０で排気
しながら、基板Ｗを冷却する。
【００４８】基板Ｗを冷却をする際、冷却効率を保つた
めに電極５２と基板Ｗとの間の空間に、ある程度の圧力
が必要である。つまり、基板Ｗの冷却効率を高めるため
には、電極５２と基板Ｗとの間の熱コンダクタンスを向
上させる必要があり、この向上のためには、電極５２と
基板Ｗとの間の空間のガス（熱伝導媒体）の圧力を高め
る必要がある。
【００４９】基板の冷却方法として、真空チャンバにお
いて、チャンバ内の冷却機構を有するステージ上に基板
を載置して冷却を行う方法が考えられる。この冷却工程
によると、ステージと基板との間の空間に直接にガスを
供給するのではなく、該空間の圧力をチャンバ内の圧力
に依存させるため、ステージと基板との間の空間の圧力
を高めるためには、チャンバ内の圧力を高める必要があ
る。しかし、冷却効率を高めるために、チャンバ内の圧
力を高めると、それだけチャンバ内のガス分子が増すの
で、基板Ｗの上面がガス分子によって汚染され易くなる
という事態が生じ、それによりアルミニウムのリフロー
を害し、ボイドの発生および配線の高抵抗化につながる
ことがある。逆にウエハの汚染を防止するため、チャン
バ内の圧力を低くすると、ウエハとステージとの間の空
間の圧力も低下し、これによりウエハとステージとの間
の熱コンダクタンスが低下し、その結果、冷却効率が悪
くなる。
【００５０】上記した本実施の形態の冷却工程によれ
ば、電極５２と基板Ｗの裏面との間にガスを流入させ、
それにより電極５２と基板Ｗとの間の空間の圧力を確保
するため、該空間の圧力は、チャンバ内の圧力から独立
して制御できる。そして、基板とステージとの間の熱伝
導媒体の確保の観点から、チャンバ内の圧力を、前記空
間の圧力と独立して、圧力１×１０-3〜０．１Ｐａまで
抑えることができる。これにより、ガス分子による基板
の上面の汚染を確実に防止することができ、その結果、
アルミニウムのリフロー性の向上および低抵抗化がもた
らされる。さらに、チャンバ内の圧力を高めることな
く、前記空間の圧力を、６００〜１３００Ｐａの範囲に
設定することができるために、熱コンダクタンスが向上
し、冷却効率を高めることができる。このように、この
冷却工程によれば、基板Ｗと電極５２との間の空間の圧
力を高めつつ、チャンバ内の圧力を下げることができる
ので、基板の汚染を防ぎながら、良好な冷却効率を得る
ことができる。
【００５１】（アルミニウム膜の成膜）まず、２００℃
以下、より好ましくは３０〜１００℃の温度で、０．２
〜１．０重量％の銅を含むアルミニウムを膜厚１５０〜
３００ｎｍでスパッタによって高速度で成膜し、第１の
アルミニウム膜３４が形成される。続いて、同一チャン
バ内で基板温度３５０〜４６０℃に加熱して、同様に銅
を含むアルミニウムをスパッタにより低速度で成膜し、
膜厚３００〜６００ｎｍの第２のアルミニウム膜３５が
形成される。ここで、アルミニウム膜の成膜において、
「高速度」とは、成膜条件や製造されるデバイスの設計
事項によって一概に規定できないが、おおよそ１０ｎｍ
／秒以上のスパッタ速度を意味し、「低速度」とは、お
およそ３ｎｍ／秒以下のスパッタ速度を意味する。
【００５２】アルミニウムのスパッタは、前述のウエハ
の冷却の際に用いられたスパッタ装置内の別のチャンバ
で行われる。このチャンバは、図２（ａ）および（ｂ）
に示すチャンバと同様の構成を有する。このように、減
圧状態が保たれた同一の装置内で冷却工程およびアルミ
ニウムの成膜の工程を行うことにより、基板の移動およ
び設置の工程の減少が図られ、その結果、工程の簡便化
および基板の汚染を防止することができる。
【００５３】ここで、第１のガス供給路５３および第２
のガス供給路５４からは、いずれもアルゴンガスが供給
される。そして、第２のガス供給路５４から供給される
ガスによって、ウエハＷの温度が制御される。
【００５４】このようなスパッタ装置を用いて基板温度
をコントロールした一例を図３に示す。図３において、
横軸は経過時間を示し、縦軸は基板（ウエハ）温度を示
す。また、図３において、符号ａで示すラインはスパッ
タ装置のステージ５２の温度を３５０℃に設定したとき
の基板温度変化を示し、符号ｂで示すラインは第２のガ
ス供給路５４を通してアルゴンガスをチャンバ内に供給
することによってステージ５２の温度を高めていったと
きの基板温度の変化を示している。
【００５５】例えば、基板の温度制御は以下のように行
われる。まず、ステージ５２の温度は、予め、第２のア
ルミニウム膜を形成するための温度（３５０〜５００
℃）に設定されている。第１のアルミニウム膜を形成す
る際には、第２のガス供給路５４からのガスの供給はな
く、基板温度はステージ５２による加熱によって、図３
の符号ａで示すように徐々に上昇する。第２のアルミニ
ウム膜を形成する際には、第２のガス供給路５４を介し
て加熱されたガスが供給されることによって図３の符号
ｂで示すように、基板温度は急激に上昇し、所定の温度
で一定になるように制御される。
【００５６】図３に示す例では、ステージ温度が３５０
℃に設定され、そして、基板温度が１２５〜１５０℃に
設定されている間に第１のアルミニウム膜３４が成膜さ
れ、その後すぐに第２のアルミニウム膜３５の成膜が行
われる。
【００５７】アルミニウム膜の成膜においては、成膜速
度および基板温度制御とともに、スパッタ装置に印加さ
れるパワーの制御も重要である。つまり、成膜速度とも
関連するが、第１のアルミニウム膜３４の成膜は高いパ
ワーで行われ、第２のアルミニウム膜３５は低いパワー
で行われ、さらに高いパワーから低いパワーに切り換え
る際にパワーをゼロにしないことが重要である。パワー
をゼロにすると、減圧下においても第１のアルミニウム
膜の表面に酸化膜が形成され、第１のアルミニウム膜に
対する第２のアルミニウム膜の濡れ性が低下し、両者の
密着性が悪くなる。言い換えれば、パワーを常に印加す
ることにより、成膜中のアルミニウム膜の表面に活性な
アルミニウムを供給し続けることができ、酸化膜の形成
を抑制できる。なお、パワーの大きさは、スパッタ装置
や成膜条件などに依存し一概に規定できないが、例えば
図３に示す温度条件の場合、高パワーが５〜１０ｋＷ、
低パワーが３００Ｗ〜１ｋＷに設定されることが望まし
い。
【００５８】このように、同一チャンバ内で第１のアル
ミニウム膜３４および第２のアルミニウム膜３５を連続
的に成膜することにより、温度およびパワーの制御を厳
密に行うことができ、従来よりも低温でかつ安定したア
ルミニウム膜を効率よく形成することが可能となる。
【００５９】前記第１のアルミニウム膜３４の膜厚は、
良好なステップカバレッジで連続層を形成することがで
きること、並びに該アルミニウム膜３４より下層のバリ
ア層３３および層間絶縁膜を構成するＢＰＳＧ膜３０か
らのガス化成分の放出を抑制できることなどを考慮し
て、適正な範囲が選択され、例えば２００〜４００ｎｍ
が望ましい。また、第２のアルミニウム膜３５は、コン
タクトホールの大きさ並びにそのアスペクト比などによ
って決定され、例えばアスペクト比が３程度で０．５μ
ｍ以下のホールを埋めるためには、３００〜１０００ｎ
ｍの膜厚が必要である。
【００６０】（ウエハの第２の冷却）第２のアルミニウ
ム膜となるアルミニウムが固まらないうちに基板を別の
チャンバの中に移し、アルゴン雰囲気下において基板を
徐冷すなわち低速で冷却する。このように、第２のアル
ミニウム膜を形成後、基板を徐冷することにより、第２
のアルミニウム膜の表面に生じる熱ストレスを緩和させ
ることができ、かつ、第２のアルミニウム膜の表面にお
いて、ウイスカーの発生を抑制することができる。本願
発明者らは、第２のアルミニウム膜を形成後、基板を徐
冷することにより、第２のアルミニウム膜の表面におい
て、ウイスカーが発生しなっかたことを確認した。
【００６１】この冷却工程は、アルミニウム膜を成膜す
るためのチャンバと同一の構成のチャンバを複数有する
スパッタ装置を兼用して行われることが望ましい。
【００６２】（第３のアルミニウム膜の形成）第１のア
ルミニウム膜および第２のアルミニウム膜を形成し、第
２の冷却をした後、アルミニウム膜の膜厚を十分に確保
するという観点から、必要に応じて、第３のアルミニウ
ム膜を形成することができる。この第３のアルミニウム
膜の形成方法としては、常温〜１００℃の温度で、０．
２〜１．０重量％の銅を含むアルミニウムをスパッタに
より高速度で成膜する方法が好ましい。この方法により
第３のアルミニウム膜を形成すると、この第３のアルミ
ニウム膜の表面を滑らかにすることができ、その結果、
フォトリソグラフィにおけるフォーカスにおいて、有利
なマージンを得ることができる。第３のアルミニウム膜
の膜厚は、たとえば０〜３００ｎｍである。
【００６３】アルミニウムのスパッタは、第２のウエハ
の冷却の際に用いられたスパッタ装置内の同一のチャン
バで行われる。このように、同一の装置内で、かつ同一
チャンバで冷却工程およびアルミニウムの成膜の工程を
行うことにより、基板の移動および設置の工程の減少が
図られ、その結果、工程の簡便化および基板の汚染を防
止することができる。
【００６４】（スクラバー処理）以上のアルミニウム膜
の形成において、上述したように第２の冷却工程を含む
ことによりアルミニウム膜の表面においてウイスカーが
発生しないが、必要に応じてアルミニウム膜の表面にス
クラバー処理を施すことができる。アルミニウム膜の表
面にスクラバー処理を施すことにより、仮にアルミニウ
ム膜の表面にウイスカーが生じたとしても、ウイスカー
を除去することができる。スクラバー処理の方法として
は、たとえばアルミニウム膜の表面にブラシをかけ、超
音波によって振動させながら超純水をアルミニウム膜に
噴射し、アルミニウム膜の表面の異物を取り除く方法を
挙げることができる。
【００６５】（反射防止膜の成膜）さらに、別のスパッ
タチャンバで、スパッタによりＴｉＮを堆積することに
より、膜厚３０〜８０ｎｍの反射防止膜３６が形成され
る。その後、Ｃｌ2とＢＣｌ3のガスを主体とする異方性
ドライエッチャーで前記バリア層３３、第１のアルミニ
ウム膜３４、第２のアルミニウム膜３５および反射防止
膜３６からなる堆積層を選択的にエッチングして、金属
配線層４０のパターニングを行う。
【００６６】このようにして形成された金属配線層４０
では、アスペクト比が０．５〜３で、口径が０．２〜
０．８μｍのコンタクトホール内において、ボイドを発
生させることなく良好なステップカバレッジでアルミニ
ウムが埋め込まれることが確認された。
【００６７】（実験例） （１）図４および図５に、脱ガス工程の有無によってウ
エハから放出されるガスの量（分圧）の相違を調べるた
めに行った実験結果を示す。
【００６８】図４および図５において、横軸はアルミニ
ウム膜の形成前に行われる熱処理（熱処理Ｃ）から第２
のアルミニウム膜３５の成膜後に至るまでの処理のタイ
ミングを示し、縦軸はチャンバ内の残留ガスの分圧を示
している。図４および５において、符号Ａで示すライン
は、層間絶縁膜の形成後に脱ガス工程を経た場合、符号
Ｂで示すラインは、層間絶縁膜の形成後に脱ガス工程を
経ない場合、を示す。この実験例では、脱ガス工程は、
気圧０．２７Ｐａ、温度４６０℃、時間１２０秒で行わ
れた。
【００６９】各図において、横軸の符号ａおよびｂは、
アルミニウム膜の成膜前に行われる熱処理Ｃ（第１のチ
ャンバ）におけるタイミングを示し、符号ａは第１のチ
ャンバ内にウエハを入れた直後の時、符号ｂはランプ加
熱によってウエハを２５０℃で６０秒間加熱した時、を
示す。第１のチャンバでは、気圧は２．７×１０-6Ｐａ
に設定されている。
【００７０】符号ｃおよびｄは、ウエハの冷却工程（第
２のチャンバ）におけるタイミングを示し、符号ｃは第
２のチャンバ内にウエハを入れた直後の時、符号ｄはウ
エハの温度を２０℃まで冷却した時、を示す。第２のチ
ャンバでは、気圧は０．２７Ｐａに設定されている。そ
して、分圧を測定する際には、チャンバの気圧を２．７
×１０-6Ｐａまで減圧した。
【００７１】符号ｅ、ｆおよびｇは、アルミニウム膜の
成膜工程（第３のチャンバ）におけるタイミングを示
し、符号ｅは第３のチャンバ内にウエハを入れた直後の
時、符号ｆは第１のアルミニウム膜を成膜した直後の
時、および符号ｇは第２のアルミニウム膜を成膜した直
後の時、を示す。第３のチャンバでは、気圧は０．２７
Ｐａに設定されている。そして、分圧を測定する際に
は、チャンバの気圧を２．７×１０-6Ｐａまで減圧し
た。
【００７２】図４および図５から、層間絶縁膜の成膜後
であってバリア層の成膜前に脱ガス工程を行うことによ
り、その後の熱処理およびアルミニウム膜の成膜時に、
水および窒素がほどんど発生しないことが確認された。
これに対し、前記脱ガス工程を経ない場合には、その後
の熱処理、特に符号ｂで示す熱処理Ｃの時に、水および
窒素が共に多量に放出されていることがわかる。
【００７３】（２）アルミニウム膜の成膜前における、
ウエハの冷却工程の有無によって、アルミニウムの成膜
にどのような影響がもたらされるかを調べるために実験
を行ったところ以下の知見が得られた。なお、アルミニ
ウムの成膜は、コンタクトホールのアスペクト比３．１
８、層間絶縁膜の膜厚１１４８ｎｍの条件において行っ
た。
【００７４】図８（ａ）は、ウエハを熱処理Ｃの温度１
２０℃から２０℃まで冷却した後に、アルミニウムを成
膜した場合における、ウエハの断面の電子顕微鏡写真か
ら求めた図を示し、図８（ｂ）は、ウエハを冷却せず
に、熱処理Ｃの温度１２０℃でアルミニウムを成膜した
場合におけるウエハの断面の電子顕微鏡写真から求めた
図を示す。
【００７５】ウエハを冷却した場合のアルミニウムの成
膜後の基板と、冷却をしない場合のそれとを比較検討し
たところ、冷却をした場合においては、図８（ａ）に示
すように、コンタクトホールに第１および第２のアルミ
ニウム膜（Ａ１）が極めて良好に埋め込まれていたのに
対し、冷却をしない場合においては、図８（ｂ）に示す
ようにコンタクトホールの底部にアルミニウム膜が完全
に埋め込まれず、空間（ボイド）１００が生じてしまう
コンタクトホールが、ウエハ上のコンタクトホール数の
うち３割程度発生した。
【００７６】（３）図６および図７は、セシウム１次イ
オンの照射による２次イオン質量分析法（ＳＩＭＳ）に
よる測定結果を示す。
【００７７】図６は、バリア層と第１のアルミニウム膜
との間にウェッテイング層を有しない場合の膜構造（Ｔ
ｉＮ膜／Ａｌ膜／ＴｉＮ膜／Ｔｉ膜）を有する積層体の
データを示し、図７は、バリア層と第１のアルミニウム
膜との間にチタンからなるウェッテイング層を有する場
合の膜構造（ＴｉＮ膜／Ａｌ膜／Ｔｉ膜／ＴｉＮ膜／Ｔ
ｉ膜）を有する積層体のデータである。図６および７に
おいて、左側の縦軸は、Ａｌ膜における、水素、窒素お
よび酸素を定量的に示し、右側の縦軸はＡｌ膜以外の層
の２次イオン強度を示している。
【００７８】なお、図６に示す実験のサンプルは、前記
（Ｃ）の脱ガス工程を行わない他は前述した方法によっ
て形成されたものである。また、図７に示す実験のサン
プルは、図６に示す実験のサンプルと、Ａｌ膜の下にＴ
ｉ膜を有する点で異なる。
【００７９】図６および７から、Ａｌ膜中では、水素，
酸素および窒素は、バックグラウンド・レベルであって
ＳＩＭＳでの限界検出濃度以下であり、ほとんど固溶さ
れないことが確認された。
【００８０】また、ウェッテイング層（Ｔｉ膜）がある
場合、図７に示すように、この膜中に符号ＰHでしめす
水素（Ｈ）の大きなピークがあり、よってウェッテイン
グ層に多量の水素が含まれることがわかる。
【００８１】（４）第２のアルミニウム膜を成膜する際
のスパッタ温度とウイスカーの発生数との関係を調べ
た。図９に、その関係を示す。なお、第１のアルミニウ
ム膜の成膜は、膜厚２００ｎｍ、スパッタ装置に印加さ
れるパワー９ｋＷで行われ、第２のアルミニウム膜の成
膜は、膜厚５５０ｎｍ、スパッタ装置に印加されるパワ
ー１ｋＷで行われた。
【００８２】図９により、ウイスカーの発生数は、スパ
ッタ温度が４５０℃を越えると、急激に増加しているの
がわかる。この結果から、スパッタ温度が４５０℃以下
の条件で、第２のアルミニウム膜の成膜を行えば、ウイ
スカーの発生を抑制できることがわかった。
【００８３】本実施の形態においては、前述したよう
に、コンタクトホールの形成後に層間絶縁膜の脱ガス処
理を行い、さらにアルミニウム膜の成膜前にウエハを十
分に冷却する工程を有することにより、バリア層と第１
のアルミニウム膜とは十分な密着性を有する。そして、
第１のアルミニウム膜より下層に含まれる水素、窒素、
酸素などのガスは脱ガス処理によって十分に除去され、
しかも、これらのガスは第１のアルミニウム膜を通過で
きないため、第１のアルミニウム膜の表面は非常に清浄
である。したがって、第２のアルミニウム膜の形成時に
は、第１のアルミニウム膜の表面をアルミニウムが円滑
に流動して良好な埋込層が形成される。
【００８４】本実施の形態において、コンタクトホール
に第１および第２のアルミニウム膜３４，３５が良好に
埋め込まれた理由としては、以下のことが考えられる。
【００８５】（ａ）脱ガス工程を行うことにより、層間
絶縁膜、特にＢＰＳＧ膜に含まれる水や窒素をガス化し
て充分に放出することにより、その後の第１のアルミニ
ウム膜３４および第２のアルミニウム３５の成膜におい
てＢＰＳＧ膜３０やバリア層３３からのガスの発生を防
止することで、バリア層３３と第１のアルミニウム膜３
４との密着性を高め良好なステップカバレッジの成膜が
可能であったこと。
【００８６】（ｂ）第１のアルミニウム膜３４の成膜に
おいて、基板温度を２００℃以下の比較的低温に設定す
ることにより、ＢＰＳＧ膜３０およびバリア層３３に含
まれる水分や窒素を放出させないようにして、前記脱ガ
ス工程の効果に加えて第１のアルミニウム膜３４の密着
性を高めたこと。
【００８７】（ｃ）さらに、第１のアルミニウム膜３４
自体が、基板温度が上がった場合に下層からのガスの発
生を抑制する役割を果たすため、次の第２のアルミニウ
ム膜３５の成膜を比較的高い温度で行うことができ、第
２のアルミニウム膜の流動拡散を良好に行うことができ
ること。
【００８８】以上のように、本実施の形態によれば、好
ましくはアルミニウム膜のスパッタ前に少なくとも脱ガ
ス工程と冷却工程を含み、さらに同一チャンバ内で連続
的にアルミニウム膜を成膜することにより、０．２μｍ
程度までのコンタクトホールをアルミニウムあるいはア
ルミニウム合金だけで埋め込むことが可能となり、信頼
性および歩留まりの点で向上がはかれた。また、コンタ
クト部を構成するアルミニウム膜における銅等の偏析や
結晶粒の異常成長もなく、マイグレーション等を含めた
信頼性の点でも良好であることが確認された。
【００８９】また、本実施の形態において特徴的な点
は、第２の冷却工程、すなわち第２のアルミニウム膜と
なるアルミニウムが固まらないうちに、基板を別チャン
バに移し、基板を徐冷する工程を含むことである。この
工程を含むことにより、第２のアルミニウム膜に生じる
熱ストレスを緩和させることができ、かつ、第２のアル
ミニウム膜の表面において、ウイスカーの発生を抑制す
ることができる。
【００９０】なお、上記実施の形態では、Ｎチャネル型
ＭＯＳ素子を含む半導体装置について説明したが、Ｐチ
ャネル型あるいはＣＭＯＳ型素子を含む半導体装置にも
適用することができる。
【００９１】また、上記実施の形態では、第１層目のコ
ンタクトホールでのアルミニウム膜の埋込について説明
したが、第２層目以上（第２層目、第３層目および第４
層目）の配線層におけるアルミニウム膜の埋込について
も、同様の効果を確認している。
【図面の簡単な説明】
【図１】（Ａ），（Ｂ）および（Ｃ）は本発明の半導体
装置の製造方法の一例を工程順に模式的に示す断面図で
ある。
【図２】図２（ａ）は、本発明に係る実施の形態に用い
られるスパッタ装置の一例を模式的に示す図であり、図
２（ｂ）は、ステージの一例を示す平面図を示す。
【図３】図２に示すスパッタ装置を用いて基板温度を制
御したときの、時間と基板温度との関係を示す図であ
る。
【図４】本発明に係る半導体装置の製造方法における、
処理タイミングとチャンバ内の残留ガス（水）の分圧の
関係を示す図である。
【図５】本発明に係る半導体装置の製造方法における、
処理タイミングとチャンバ内の残留ガス（窒素）の分圧
の関係を示す図である。
【図６】ウェッテイング層を有さない層構造におけるＳ
ＩＭＳのデータを示す図である。
【図７】ウェッテイング層を有する層構造におけるＳＩ
ＭＳのデータを示す図である。
【図８】図８（ａ）は、ウエハを冷却した後に、アルミ
ニウムを成膜した場合における、ウエハの断面の電子顕
微鏡写真に基づく図を示し、図８（ｂ）は、ウエハを冷
却せずに、アルミニウムを成膜した場合におけるウエハ
の断面の電子顕微鏡写真に基づく図を示す。
【図９】第２のアルミニウム膜を成膜する際のスパッタ
温度とウイスカーの発生数との関係を示す図である。
【符号の説明】
１１ シリコン基板 １２ フィールド絶縁膜 １３ ゲート酸化膜 １４ ゲート電極 １５ 低濃度不純物層 １６ 高濃度不純物層 １７ 側壁スペーサ １８，２０ シリコン酸化膜 １９ チタンシリサイド層 ３０ ＢＰＳＧ膜 ３２ コンタクトホール ３３ バリア層 ３４ 第１のアルミニウム膜 ３５ 第２のアルミニウム膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 英司 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 (72)発明者 竹内 淳一 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 (72)発明者 遠藤 守 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 Ｆターム(参考） 4M104 AA01 BB01 BB02 BB20 BB25 CC01 DD08 DD16 DD19 DD21 DD32 DD37 DD78 DD79 DD80 FF14 FF18 FF22 GG09 GG10 GG14 HH01 HH02 HH08 HH13 HH20 5F033 HH08 HH18 HH33 JJ08 JJ18 JJ33 KK27 MM12 MM13 NN06 NN07 PP15 PP33 QQ03 QQ09 QQ10 QQ16 QQ37 QQ70 QQ73 QQ74 QQ75 QQ84 QQ88 QQ92 QQ98 RR04 RR15 SS02 SS04 SS13 WW03 XX06

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 以下の工程（ａ）〜（ｃ）を含む半導体
    装置の製造方法。 （ａ）素子を含む半導体基板の上に形成された層間絶縁
    膜にスルーホールを形成する工程、（ｂ）前記層間絶縁
    膜および前記スルーホールの上に、アルミニウムあるい
    はアルミニウムを主成分とする合金からなるアルミニウ
    ム膜を形成する工程、および（ｃ）前記アルミニウム膜
    を徐冷する工程。
  2. 【請求項２】 請求項１において、 前記工程（ｂ）において、前記アルミニウム膜は、２０
    ０℃以下の温度で、アルミニウムあるいはアルミニウム
    を主成分とする合金からなる第１のアルミニウム膜を形
    成する工程（ｄ）と、前記第１のアルミニウム膜の上
    に、３００℃以上の温度で、アルミニウムあるいはアル
    ミニウムを主成分とする合金からなる第２のアルミニウ
    ム膜を形成する工程（ｅ）とにより形成される半導体装
    置の製造方法。
  3. 【請求項３】 請求項１または請求項２において、 前記工程（ａ）の後に、さらに、減圧下において、３０
    ０〜５５０℃の基板温度で熱処理することにより、前記
    層間絶縁膜に含まれるガス化成分を除去する脱ガス工程
    （ｆ）を含む半導体装置の製造方法。
  4. 【請求項４】 請求項１ないし請求項３のいずれかにお
    いて、 前記工程（ｂ）の前に、さらに、基板温度を１００℃以
    下に冷却する工程（ｇ）を含む半導体装置の製造方法。
  5. 【請求項５】 請求項１ないし請求項４のいずれかにお
    いて、 前記工程（ｂ）および（ｇ）は、減圧状態が保たれてい
    る複数のチャンバを有する同一の装置内で連続的に行わ
    れる半導体装置の製造方法。
  6. 【請求項６】 請求項２において、 前記工程（ｄ）および（ｅ）で、アルミニウム膜の形成
    は、スパッタ法で行われる半導体装置の製造方法。
  7. 【請求項７】 請求項２または請求項５において、 前記工程（ｄ）および（ｅ）で、アルミニウム膜の形成
    は、同一チャンバ内で連続的に行われる半導体装置の製
    造方法。
  8. 【請求項８】 請求項１ないし請求項７のいずれかにお
    いて、 前記工程（ｃ）の後に、さらに、前記アルミニウム膜の
    上に、常温〜１００℃の温度で、第３のアルミニウム膜
    を形成する工程（ｈ）を含む半導体装置の製造方法。
  9. 【請求項９】 請求項８において、 前記工程（ｈ）で、第３のアルミニウム膜の形成は、ス
    パッタ法で行われる半導体装置の製造方法。
  10. 【請求項１０】 請求項８または請求項９において、 前記工程（ｃ）および（ｈ）は、同一チャンバ内で連続
    的に行われる半導体装置の製造方法。
JP10374109A 1998-09-04 1998-12-28 半導体装置の製造方法 Withdrawn JP2000150653A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10374109A JP2000150653A (ja) 1998-09-04 1998-12-28 半導体装置の製造方法
US09/389,515 US6458703B2 (en) 1998-09-04 1999-09-03 Method for manufacturing semiconductor devices with allevration of thermal stress generation in conductive coating

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-251563 1998-09-04
JP25156398 1998-09-04
JP10374109A JP2000150653A (ja) 1998-09-04 1998-12-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000150653A true JP2000150653A (ja) 2000-05-30

Family

ID=26540249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10374109A Withdrawn JP2000150653A (ja) 1998-09-04 1998-12-28 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6458703B2 (ja)
JP (1) JP2000150653A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617260B2 (en) 2000-10-06 2003-09-09 Nec Electronics Corporation Method of manufacturing semiconductor device prevented from peeling of wirings from insulating film
KR100431654B1 (ko) * 2001-07-26 2004-05-17 삼성전자주식회사 반도체 장치의 알루미늄막 증착방법
WO2021261520A1 (ja) * 2020-06-26 2021-12-30 株式会社デンソー 半導体装置およびその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627543B1 (en) * 2000-05-03 2003-09-30 Integrated Device Technology, Inc. Low-temperature sputtering system and method for salicide process
TWI231962B (en) * 2001-04-03 2005-05-01 Mosel Vitelic Inc Metallization process
US6943569B1 (en) * 2002-04-12 2005-09-13 Advanced Micro Devices, Inc. Method, system and apparatus to detect defects in semiconductor devices
KR100526881B1 (ko) * 2003-06-27 2005-11-09 삼성전자주식회사 반도체 소자에서의 콘택 형성방법
US20070237895A1 (en) * 2006-03-30 2007-10-11 Tokyo Electron Limited Method and system for initiating a deposition process utilizing a metal carbonyl precursor
JP5193542B2 (ja) * 2007-09-20 2013-05-08 パナソニック株式会社 半導体装置の製造方法
US9177917B2 (en) 2010-08-20 2015-11-03 Micron Technology, Inc. Semiconductor constructions
US11976002B2 (en) * 2021-01-05 2024-05-07 Applied Materials, Inc. Methods for encapsulating silver mirrors on optical structures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930005238B1 (ko) * 1990-10-25 1993-06-16 현대전자산업 주식회사 금속박막의 평탄화 형성방법
JPH04363024A (ja) * 1990-11-30 1992-12-15 Toshiba Corp 半導体装置の製造方法
US5288665A (en) * 1992-08-12 1994-02-22 Applied Materials, Inc. Process for forming low resistance aluminum plug in via electrically connected to overlying patterned metal layer for integrated circuit structures
JPH0837185A (ja) * 1994-07-21 1996-02-06 Fujitsu Ltd 半導体装置の製造方法
US5918149A (en) 1996-02-16 1999-06-29 Advanced Micro Devices, Inc. Deposition of a conductor in a via hole or trench
JP3234762B2 (ja) * 1996-02-26 2001-12-04 シャープ株式会社 半導体装置の製造方法
JP3537269B2 (ja) * 1996-05-21 2004-06-14 アネルバ株式会社 マルチチャンバースパッタリング装置
JPH10125782A (ja) * 1996-10-15 1998-05-15 Sony Corp 半導体装置の製造方法
JP3033564B2 (ja) * 1997-10-02 2000-04-17 セイコーエプソン株式会社 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617260B2 (en) 2000-10-06 2003-09-09 Nec Electronics Corporation Method of manufacturing semiconductor device prevented from peeling of wirings from insulating film
KR100431654B1 (ko) * 2001-07-26 2004-05-17 삼성전자주식회사 반도체 장치의 알루미늄막 증착방법
WO2021261520A1 (ja) * 2020-06-26 2021-12-30 株式会社デンソー 半導体装置およびその製造方法
JP7447703B2 (ja) 2020-06-26 2024-03-12 株式会社デンソー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20010041440A1 (en) 2001-11-15
US6458703B2 (en) 2002-10-01

Similar Documents

Publication Publication Date Title
JP3033564B2 (ja) 半導体装置の製造方法
JP3528665B2 (ja) 半導体装置の製造方法
JP3436132B2 (ja) 半導体装置
JP3456391B2 (ja) 半導体装置の製造方法
JP3606095B2 (ja) 半導体装置の製造方法
US20090039475A1 (en) Apparatus and Method for Manufacturing Semiconductor
US6326287B1 (en) Semiconductor device and method of fabricating the same
JP3509510B2 (ja) 半導体装置およびその製造方法
JP2000150653A (ja) 半導体装置の製造方法
JPH11317452A (ja) 半導体装置およびその製造方法
JPH10209147A (ja) 半導体装置の製造方法
US6486555B2 (en) Semiconductor device having a contact structure using aluminum
JP3123553B2 (ja) 半導体装置
US6548398B1 (en) Production method of semiconductor device and production device therefor
JP3922355B2 (ja) 半導体装置の製造方法
JP3456392B2 (ja) 半導体装置の製造方法
JP3639142B2 (ja) 半導体装置の製造方法
JP2000188290A (ja) 半導体装置及びその製造方法
JPH11340233A (ja) 銅配線の形成方法
TW201741484A (zh) Cu膜之形成方法
JPH1174351A (ja) 半導体装置およびその製造方法
JP2000031065A (ja) 基板処理装置及び基板処理方法
JP2006261707A (ja) 半導体装置の製造方法
JPH0982657A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040116