JP2003031580A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003031580A
JP2003031580A JP2001218528A JP2001218528A JP2003031580A JP 2003031580 A JP2003031580 A JP 2003031580A JP 2001218528 A JP2001218528 A JP 2001218528A JP 2001218528 A JP2001218528 A JP 2001218528A JP 2003031580 A JP2003031580 A JP 2003031580A
Authority
JP
Japan
Prior art keywords
film
layer
wiring
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001218528A
Other languages
English (en)
Inventor
Renpei Nakada
錬平 中田
Takashi Yoda
孝 依田
Hiroshi Ikegami
浩 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001218528A priority Critical patent/JP2003031580A/ja
Priority to TW090121857A priority patent/TW523792B/zh
Priority to US09/946,601 priority patent/US6566261B2/en
Priority to KR10-2001-0054689A priority patent/KR100443028B1/ko
Priority to CNB011325992A priority patent/CN100416817C/zh
Publication of JP2003031580A publication Critical patent/JP2003031580A/ja
Priority to US10/392,967 priority patent/US6828684B2/en
Priority to KR10-2004-0035218A priority patent/KR100511039B1/ko
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】性能および品質が劣化し難く、信頼性が損なわ
れ難い半導体装置を製造できる半導体装置の製造方法を
提供する。 【解決手段】基板2上にワニス状のメチルポリシロキサ
ンを塗布し、加熱処理して第1層間絶縁膜3を形成す
る。絶縁膜3に第1層配線用溝7を形成する。溝7に第
1層TaN膜8および第1層Cu配線4を形成する。膜3お
よび配線4の表層部に、プラズマ状態のCH4ガスを用い
て30秒間プラズマ処理を施す。膜3の上に、SiH4ガス
およびNH3ガスを用いてプラズマCVD法により第1層S
iN膜5を形成する。膜5の上に、絶縁膜3と同質の絶縁
膜9を形成し、第2層配線用溝10および層間接続配線
用孔11を形成する。配線4上の酸化膜をウェット・エ
ッチングにより除去する。溝10および孔11に第2層
Cu配線12、層間接続用Cu配線13、第2層TaN膜14
を形成し、半導体装置を得る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に層間絶縁膜およびこの層間絶縁膜に形
成された銅配線の表面処理方法に関する。
【0002】
【従来の技術】従来の半導体装置、例えば多層配線構造
の半導体装置においては、一般に、層間絶縁膜には、そ
の比誘電率κが4.1程度であるシリコン酸化膜が多く用
いられていた。それとともに、この多層配線構造に形成
される配線は、アルミニウム(Al)配線が殆どであっ
た。
【0003】ところが、近年の半導体装置においては、
これが具備するデバイスの微細化、高性能化に伴って、
Al配線およびシリコン酸化膜の組み合わせよりも配線抵
抗値を低減できる、銅(Cu)配線およびシリコン酸化膜
の組み合わせを用いた多層配線構造の半導体装置の実用
化が進んでいる。さらには、配線抵抗値だけでなく配線
容量も低減できるように、Cu配線と有機シリコン酸化
膜、あるいはCu配線と有機膜とを組み合わせて用いる多
層配線構造の半導体装置の実用化も検討されつつある。
有機シリコン酸化膜および有機膜は、それらの比誘電率
κが3.0未満と、シリコン酸化膜と比較して十分に低
く、いわゆる低誘電率絶縁膜の材料として期待されてい
る。
【0004】Cu配線は、Al配線と比較して酸化され易
い。酸化されたCuは、これに電位が印加されるとイオン
化して絶縁膜中に拡散し易い。これは配線抵抗値および
配線容量が増大する原因となる。また、Cu配線が形成さ
れた層間絶縁膜の表面上には、一般に、拡散防止膜と称
される層間絶縁膜とは別の絶縁膜が形成される。この拡
散防止膜としては、例えばSiN膜あるいはSiCH膜等がC
VD法によって形成される。ところが、酸化されたCu
は、それらSiN膜あるいはSiCH膜等の拡散防止膜との密
着性を良好な状態に保持され難い。
【0005】このように、Cu配線は酸化され易く、酸化
されたCuは、半導体装置のような繊細な電子部品にとっ
て好ましくない性質を有している。一般には、プラズマ
状態のNH3ガス、あるいは同じくプラズマ状態のH2ガス
などを用いて、Cu配線の表面に所定のプラズマ処理(表
面処理、還元処理)を施すことにより、Cu配線の表面の
酸化を抑制する。
【0006】
【発明が解決しようとする課題】前述したように、層間
絶縁膜の表面付近に形成されたCu配線には、プラズマ処
理が施される。
【0007】ところが、層間絶縁膜として有機シリコン
酸化膜あるいは有機膜などの低誘電率絶縁膜を用いた場
合、前記プラズマ処理によって、Cu配線を囲んでいる有
機シリコン酸化膜あるいは有機膜の表層から、炭素
(C、カーボン)を始めとする有機成分が抜け出してし
まう。有機成分が抜け出した後の有機シリコン酸化膜あ
るいは有機膜の表層には、脆弱な層(変質層)が形成さ
れる。この変質層ができると、有機シリコン酸化膜ある
いは有機膜と、それらの表面上に形成されるSiN膜ある
いはSiCH膜等の拡散防止膜との密着性が損なわれる。す
ると、例えば、拡散防止膜を形成した後の各種熱処理工
程において、有機シリコン酸化膜あるいは有機膜から拡
散防止膜が剥離するなどの、好ましくない事態が生じ
る。
【0008】また、変質層は水分を吸着し易い。一般
に、絶縁膜は、水分を吸収すると誘電率が上昇する。半
導体装置においては、誘電率が上昇した低誘電率絶縁膜
は、これを使用した価値が殆ど無いに等しい。また、変
質層が水分を吸着した状態の絶縁膜は、前記各種熱処理
工程において、変質層からガスを放出するので、拡散防
止膜の剥離を促進させてしまうおそれがある。
【0009】さらに、拡散防止膜を塗布法により形成す
る場合、Cu配線の表面の還元処理と拡散防止膜形成とを
真空中で連続的に行うことが困難である。このため、Cu
配線の表面が再び酸化されて、Cu配線の表面上に酸化膜
が形成され易かった。Cu配線の表面上に酸化膜が形成さ
れると、Cu配線の表面抵抗値が上昇するので、その配線
抵抗値が上昇する。それとともに、配線容量も増大す
る。すると、導電性の高いCuを用いて配線を形成する意
味が殆ど無くなってしまう。
【0010】このように、Cu配線および低誘電率絶縁膜
が劣化すると、強度が弱くなったり、あるいは配線抵抗
値や配線容量が増大したりするので、それらを用いて形
成された半導体装置の価値が無くなるおそれがある。
【0011】本発明は、以上説明したような課題を解決
するためになされたものであり、その目的とするところ
は、性能および品質が劣化し難く、信頼性が損なわれ難
い半導体装置を製造できる半導体装置の製造方法を提供
することにある。
【0012】
【課題を解決するための手段】前記課題を解決するため
に、本発明に係る半導体装置の製造方法は、炭素を含む
第1の絶縁膜が設けられた半導体基板上に銅配線を形成
する工程と、前記銅配線、および少なくとも前記銅配線
の周囲の前記第1の絶縁膜に対し、炭素および水素を含
みプラズマ状態に設定されたガスを用いて、所定のプラ
ズマ処理を施す工程と、このプラズマ処理が施された後
の前記銅配線および前記第1の絶縁膜の上に第2の絶縁
膜を形成する工程と、を含むことを特徴とするものであ
る。
【0013】この半導体装置の製造方法においては、銅
配線が形成された、炭素を含む第1の絶縁膜の上に第2
の絶縁膜を形成する前に、銅配線、および少なくとも銅
配線の周囲の第1の絶縁膜に対して、炭素および水素を
含み、プラズマ状態に設定されたガスを用いて、所定の
プラズマ処理を施す。これにより、第1の絶縁膜および
銅配線のそれぞれの表面付近(表層部)に炭素を添加し
て、炭素をはじめとする有機成分が第1の絶縁膜から抜
け出すのを抑制できるとともに、銅配線の表面を還元し
たり、あるいは銅配線の耐水性を向上させたりできる。
したがって、第1の絶縁膜に脆弱な変質層が形成される
のを抑制できるとともに、銅配線の表面に酸化膜が形成
されたり、あるいは銅配線が水分により腐食されたりし
て表面抵抗値が増加するのを抑制できる。すなわち、第
1の絶縁膜および銅配線の劣化を抑制できる。
【0014】また、本発明に係る半導体装置の製造方法
を実施するにあたり、その工程の一部を、以下に述べる
ような設定としても構わない。
【0015】前記第1の絶縁膜を、有機シリコン酸化膜
によって形成する。
【0016】前記有機シリコン酸化膜を、メチルポリシ
ロキサンによって形成する。
【0017】前記第1の絶縁膜を、有機膜によって形成
する。
【0018】前記第2の絶縁膜を、有機膜によって形成
する。
【0019】前記有機膜を、ポリアリーレンによって形
成する。
【0020】前記第2の絶縁膜を、塗布法により成膜す
る。
【0021】前記第2の絶縁膜を、窒素雰囲気下で成膜
する。
【0022】前記銅配線、前記第1の絶縁膜、および前
記第2の絶縁膜からなる層構造を、2層以上に積層して
設ける。
【0023】本発明に係る半導体装置の製造方法を実施
するにあたり、その工程の一部を、以上述べたような各
種設定とすることにより、所望する半導体装置の性能な
どに応じて、第1の絶縁膜や第2の絶縁膜を、適正な材
料を用いて、適正な成膜環境で形成できる。
【0024】
【発明の実施の形態】以下、本発明の第1および第2の
実施の形態に係る半導体装置の製造方法を、図1(a)
〜(g)および図2(a)〜(c)に基づいて、各実施
形態ごとに説明する。
【0025】(第1の実施の形態)まず、本発明の第1
の実施の形態に係る半導体装置の製造方法を、図1
(a)〜(g)に基づいて説明する。
【0026】本発明の第1の実施の形態について、図面
を参照しつつ詳細に説明する。
【0027】この第1実施形態の半導体装置の製造方法
は、炭素を含む第1の絶縁膜3が設けられた半導体基板
2上に銅配線4を形成する工程と、銅配線4、および少
なくとも銅配線4の周囲の第1の絶縁膜3に対し、炭素
および水素を含みプラズマ状態に設定されたガスを用い
て、所定のプラズマ処理を施す工程と、このプラズマ処
理が施された後の銅配線4および第1の絶縁膜3の上に
第2の絶縁膜5を形成する工程と、を含むことを前提と
するものである。
【0028】また、この第1実施形態の半導体装置の製
造方法においては、次に述べる特徴を備えるものとす
る。
【0029】第1の絶縁膜3を、有機シリコン酸化膜と
なるメチルポリシロキサンによって形成する。プラズマ
処理に用いるガスを、メタンガスとする。第2の絶縁膜
5を、けい素を含んでいる材料によって形成する。
【0030】まず、図1(a)に示すように、半導体基
板2上に第1の絶縁膜(第1層間絶縁膜)としての第1
層有機シリコン酸化膜3を形成する。以下に、この第1
層有機シリコン酸化膜3の形成方法を簡潔に説明する。
【0031】まず、第1層有機シリコン酸化膜3の主成
分となるメチルポリシロキサンを所定の溶剤(溶媒)に
溶かし、ワニス状にする。このワニス状のメチルポリシ
ロキサンを、図示しないコータを用いて塗布法の一種で
あるスピン・コート法により半導体基板2上に塗布す
る。続けて、このワニス状のメチルポリシロキサンに、
半導体基板とともに80℃で約1分間、200℃で約1
分間、さらに420℃で約30分間、順次加熱処理を施
す。これにより、ワニス状のメチルポリシロキサンから
溶剤などを揮発(蒸発)させて、メチルポリシロキサン
を半導体基板2上に固着させて成膜する。
【0032】本発明者らが行った実験によれば、ワニス
状のメチルポリシロキサンに対して、前述した3回の段
階的な加熱処理を施すことにより、ワニス中の溶媒等、
成膜に必要なポリメチルシロキサン以外の成分をむらな
く揮発させる(飛ばす)ことができることが明らかにさ
れている。これにより、第1層有機シリコン酸化膜3を
適正な状態で成膜できる。
【0033】また、この加熱処理を施す際、ワニス状の
メチルポリシロキサンは、これが塗布された半導体基板
2とともに、窒素(N2)ガスの雰囲気下に配置される。
これにより、ワニス状のメチルポリシロキサンは、これ
に加熱処理が施される際に、大気中の他の成分と結合す
ることを抑制される。したがって、第1層有機シリコン
酸化膜3はメチルポリシロキサンを主骨格とする適正な
状態で成膜される。すなわち、本実施形態の第1層有機
シリコン酸化膜3は、第1層メチルポリシロキサン膜3
と称することができる。
【0034】メチルポリシロキサンから形成された絶縁
膜3は、その比誘電率κが3.0未満である。これは、半
導体業界において、一般に低誘電率絶縁膜と称される絶
縁膜の物性的なおおよその目安を満たしている。すなわ
ち、メチルポリシロキサンから形成された、第1層間絶
縁膜としての第1層有機シリコン酸化膜、すなわち第1
層メチルポリシロキサン膜3は、低誘電率絶縁膜として
形成されている。
【0035】次に、第1層メチルポリシロキサン膜3の
上に図示しない反射防止膜(ARL)およびフォト・レ
ジストを塗布して現像し、続けてRIEによって第1層
目の配線用の溝7を形成するための加工を行う。続け
て、酸素を用いたO2−RIEによって反射防止膜(AR
L)およびフォト・レジストを除去して、第1層メチル
ポリシロキサン膜3に、図1(b)に示すように、第1
層配線用溝7を形成する。
【0036】次に、第1層配線用溝7にスパッタ処理お
よびめっき処理を施してバリア・メタルとしてのTaN、
および配線用金属としてのCuを埋め込む。その後、CM
P法により第1層配線用溝7の外部に形成された図示し
ない余分なTaNおよびCuを除去する。これにより、図1
(c)に示すように、TaN膜(バリア・メタル膜、バリ
ア金属膜)8および第1層目のCu配線4を形成する。
【0037】次に、第1層Cu配線4および第1層TaN膜
8が形成された第1層メチルポリシロキサン膜3の表面
に、プラズマ状態のCH4ガスを用いて30秒間プラズマ
処理を施す。
【0038】その後、プラズマ状態のSiH4ガスおよびNH
3ガスを用いたプラズマCVD法を連続して行う。これ
により、図1(d)に示すように、1層目の第2絶縁膜
である第1層拡散防止膜としての第1層SiN膜5を、第
1層Cu配線4および第1層TaN膜8が形成された第1層
メチルポリシロキサン膜3の表面上に形成する。
【0039】さらに、第1層間絶縁膜としての第1層メ
チルポリシロキサン膜3を形成したのと同様の形成方法
により、図1(e)に示すように、第1層SiN膜5の上
に、新たに別の第1絶縁膜(第2層間絶縁膜)としての
第2層有機シリコン酸化膜9を形成する。この第2層有
機シリコン酸化膜9もメチルポリシロキサンから形成さ
れており、第2層メチルポリシロキサン膜9と称するこ
とができる。また、この第2層メチルポリシロキサン膜
9も低誘電率絶縁膜であるのはもちろんである。
【0040】この第2層メチルポリシロキサン膜9に
も、図1(f)に示すように、第2層目のCu配線12が
設けられる第2層目の配線用溝10を形成する。この第
2層配線用溝10は、第1層配線用溝7を形成したのと
同様の方法により形成される。それとともに、同じく図
1(f)に示すように、第2層メチルポリシロキサン膜
9および第1層SiN膜5に、それらを積層方向に沿って
貫通するように、層間接続配線用孔11を形成する。こ
の層間接続配線用孔11も、第1層配線用溝7を形成し
たのと同様の方法により形成される。この層間接続配線
用孔11には、第2層Cu配線12と第1層Cu配線4と
を、積層方向に沿って電気的に接続するための、銅の層
間接続用配線(層間接続用Cu配線)13が設けられる。
【0041】第2層配線用溝10および層間接続配線用
孔11を形成するエッチング工程を行った際に、層間接
続配線用孔11の下方に位置している第1層Cu配線4の
表面には、図示しない酸化膜が形成されることがある。
この酸化膜を所定のウェット処理液を用いてウェット・
エッチングすることにより除去する。
【0042】その後、第1層TaN膜8および第1層Cu配
線4を形成した場合と同様に、図1(g)に示すよう
に、第2層配線用溝10および層間接続配線用孔11に
スパッタ処理およびめっき処理を施して、TaNおよびCu
を埋め込む。続けて、CMP法を施して、第2層Cu配線
12、層間接続用Cu配線13、および第2層TaN膜14
を形成する。
【0043】以後、設計段階において予め決められてい
る積層数分、前記各工程を繰り返して行うことにより、
Cu配線が形成されたメチルポリシロキサン膜およびSiN
膜からなる層構造6を、所望する積層数分だけ設ける。
この際、メチルポリシロキサン膜に銅の埋め込み配線を
形成した後、拡散防止膜としてのSiN膜を形成する前
に、CH4プラズマガスを用いてメチルポリシロキサン膜
およびCu配線の表面にプラズマ処理を施す。これによ
り、所望する積層構造の半導体装置1を得ることができ
る。
【0044】以上説明した、この第1実施形態の半導体
装置の製造方法においては、第1層Cu配線4が形成され
た第1層メチルポリシロキサン膜3に対して、その上に
第1層SiN膜5を形成するのに先立って、NH3プラズマガ
スではなく、CH4プラズマガスを用いてプラズマ処理
(表面処理)を施す。これにより、第1層Cu配線4の表
面付近を還元処理するとともに、炭素を添加(注入)す
る。それとともに、第1層メチルポリシロキサン膜3の
表面および内部、すなわち表層部にも炭素を添加(注
入)する。
【0045】これにより、第1層メチルポリシロキサン
膜3の表層部からの、炭素(カーボン)をはじめとする
有機成分の抜け出し(カーボン抜け)を抑制できる。し
たがって、第1層メチルポリシロキサン膜3の表層部か
らのカーボン抜け、および酸化によって、第1層メチル
ポリシロキサン膜3の表層部に、図示しない脆弱な変質
層が形成されることを抑制できる。これにより、第1層
メチルポリシロキサン膜3と第1層SiN膜5との密着性
を向上できる。ひいては、その後の各種熱処理工程にお
いて、第1層メチルポリシロキサン膜3と第1層SiN膜
5とが剥離するおそれを抑制できる。また、変質層が水
分を吸着することに起因する第1層メチルポリシロキサ
ン膜3の誘電率の上昇や、あるいは水分を含んだ変質層
が熱処理工程においてガスを放出して第1層メチルポリ
シロキサン膜3と第1層SiN膜5との剥離が促進された
りするおそれも抑制できる。すなわち、第1層メチルポ
リシロキサン膜3および第1層SiN膜5を主な構造体と
して形成される半導体装置1は、その強度が損なわれ難
い。
【0046】特に、本実施形態においては、第1層間絶
縁膜3をメチルポリシロキサンなどの誘電率の低い材料
によって低誘電率絶縁膜として形成している。前述した
ように、第1層間絶縁膜3に変質層が形成されると、第
1層間絶縁膜3の誘電率が上昇する。すると、第1層間
絶縁膜3を低誘電率絶縁膜によって形成する利点が損な
われるおそれがある。ところが、本実施形態の第1層間
絶縁膜である第1層メチルポリシロキサン膜3は、前述
したように変質層が形成され難いので、低誘電率絶縁膜
の利点が損なわれるおそれが殆どない。
【0047】また、本実施形態の半導体装置の製造方法
によれば、第1層Cu配線4の表面に付着した酸化物を還
元処理して、第1層Cu配線4の表面に付着した酸化膜を
除去できる。すなわち、第1層Cu配線4の表面は酸化さ
れ難い。これにより、第1層Cu配線4に電位を印加した
際に、Cuがイオン化して第1層メチルポリシロキサン膜
3中に拡散するおそれを抑制できる。したがって、低配
線抵抗値および低配線容量が長所である、Cuによって形
成された本実施形態のCu配線の利点が損なわれるおそれ
は殆どない。
【0048】また、第1層Cu配線4の表面上の酸化物を
還元(酸化膜を除去)する際に、第1層Cu配線4の表面
を炭素成分が添加された、酸化され難い状態に変質させ
ることができる。これにより、第1層拡散防止膜として
の第1層SiN膜5を形成する前に、第1層Cu配線4が形
成された状態の第1層メチルポリシロキサン膜3および
半導体基板2を、大気中に晒しても、それらの品質が劣
化するおそれが殆どない。これにより、第1層Cu配線4
の表面の還元処理、および第1層SiN膜5の形成作業
を、真空中で連続して行う必要がなくなる。
【0049】それとともに、第1層Cu配線4の表面上に
酸化膜が形成されることに起因する第1層Cu配線4の導
電率の低下(表面抵抗値の増大)を抑制できる。ひいて
は、第1層Cu配線4の配線抵抗値および配線容量を低減
できる。したがって、本実施形態の半導体装置の製造方
法により製造された半導体装置1は、その性能、品質お
よび信頼性が向上されている。また、このような半導体
装置1は、一般に長寿命である。
【0050】さらに、炭素成分が添加された第1層Cu配
線4の表面は、ウェット・エッチング処理に用いられる
ウェット処理液などに対する耐水性も向上されており、
腐食され難い。
【0051】以上説明したように、本実施形態の半導体
装置の製造方法により製造された半導体装置1は、その
取り扱いが容易になるので、製造工程における品質管理
に掛かる労力や設備費などを抑制したり、あるいは製造
工程の一部を簡略化したりできる。
【0052】したがって、この第1実施形態の半導体装
置の製造方法によれば、Cu配線4および低誘電率絶縁膜
3を具備する半導体装置1の性能、品質、および信頼性
を向上できる。それとともに、そのような半導体装置1
を低コストで容易に製造でき、さらには生産効率も向上
できる。このような効果は、Cu配線4,12,13およ
び低誘電率絶縁膜3、9が多層にわたって設けられてお
り、デバイスのさらなる微細化および多層化、ならびに
省電力化が進むことが予想される、多層配線構造の次世
代の半導体装置においてより有効である。
【0053】(第2の実施の形態)次に、本発明の第2
の実施の形態に係る半導体装置の製造方法を、図2
(a)〜(c)に基づいて説明する。
【0054】この第2実施形態の半導体装置の製造方法
は、第2の絶縁膜である第1層拡散防止膜22の形成方
法および形成材料が、前述した第1実施形態の第2絶縁
膜である第1層拡散防止膜としての第1層SiN膜5の形
成方法および形成材料と異なっているだけで、その他の
構成、作用、および効果は同様である。よって、主にそ
の異なっている部分について説明するとともに、前述し
た第1実施形態と同一の構成部分については同一符号を
付してその説明を簡略化する。
【0055】この第2実施形態の半導体装置の製造方法
は、前述した第1実施形態の半導体装置の製造方法と前
提を同じくするとともに、次に述べる特徴を備えるもの
とする。
【0056】第2の絶縁膜22を、炭素および水素を含
んでいる材料、特に、有機膜となるポリアリーレンによ
って形成する。第2の絶縁膜22を、塗布法により成膜
する。第2の絶縁膜22を、窒素雰囲気下で成膜する。
【0057】まず、図2(a)に示すように、前述した
第1実施形態と同様の方法により、半導体基板2の上に
第1層間絶縁膜としての第1層有機シリコン酸化膜3、
すなわち第1層メチルポリシロキサン膜3を設ける。続
けて、この第1層メチルポリシロキサン膜3に第1層Ta
N膜8および第1層Cu配線4を形成する。
【0058】次に、第1層TaN膜8および第1層Cu配線
4が形成された第1層メチルポリシロキサン膜3の表面
に、プラズマ状態のCH4ガスを用いて30秒間プラズマ
処理を施す。
【0059】その後、図2(b)に示すように、第1層
Cu配線4および第1層TaN膜8が形成された第1層メチ
ルポリシロキサン膜3の表面上に、第2絶縁膜である第
1層拡散防止膜としての第1層有機膜22を形成する。
以下に、この第1層有機膜22の形成方法を具体的かつ
詳細に説明する。
【0060】まず、第1層有機膜22の主成分となるポ
リアリーレンを所定の溶剤(溶媒)に溶かし、ワニス状
にする。このワニス状のポリアリーレンを、図示しない
コータを用いて第1層メチルポリシロキサン膜3の表面
上にスピン・コート法により塗布する。続けて、このワ
ニス状のポリアリーレンに、半導体基板2および第1層
メチルポリシロキサン膜3とともに約80℃で約1分
間、約200℃で約1分間、さらに約400℃で約30
分間、順次加熱処理を施す。これにより、ワニス状のポ
リアリーレンから溶剤などを揮発させ(飛ばし)、ポリ
アリーレンを第1層メチルポリシロキサン膜3上に固着
させて成膜する。すなわち、第1層有機膜としての第1
層ポリアリーレン膜22が、同じく有機系の膜である第
1層有機シリコン酸化膜3の表面上に形成される。
【0061】この加熱処理を施す際、ワニス状のポリア
リーレンは、これが塗布された第1層メチルポリシロキ
サン膜3および半導体基板2とともに、窒素(N2)ガス
の雰囲気下に配置される。これにより、ワニス状のポリ
アリーレンは、これに加熱処理が施される際に、大気中
の他の成分と結合することを抑制される。したがって、
第1層拡散防止膜としての第1層有機膜22は、ポリア
リーレンを主骨格とする適正な状態で成膜される。すな
わち、本実施形態の第1層拡散防止膜22は、第1層ポ
リアリーレン膜22と称することができる。
【0062】次に、図2(c)に示すように、第2層間
絶縁膜としての第2層有機シリコン酸化膜9を、第1層
ポリアリーレン膜22の上に形成する。この第2層有機
シリコン酸化膜9もメチルポリシロキサンから形成され
ており、第2層メチルポリシロキサン膜9と称すること
ができる。また、この第2層メチルポリシロキサン膜9
も低誘電率絶縁膜であるのはもちろんである。続けて、
この第2層メチルポリシロキサン膜9に図示しない第2
層配線用溝を形成するとともに、第2層メチルポリシロ
キサン膜9および第1層ポリアリーレン膜22に同じく
図示しない層間接続配線用孔を形成する。これら第2層
メチルポリシロキサン膜9、第2層配線用溝、および層
間接続配線用孔は、すべて前述した第1実施形態と同様
の方法により形成される。
【0063】続けて、第2層配線用溝および層間接続配
線用孔を形成するエッチング工程を行った際に、層間接
続配線用孔の下方に位置している第1層Cu配線4の表面
上に形成された酸化膜を、所定のウェット処理液を用い
てウェット・エッチングすることにより除去する。
【0064】その後、第2層配線用溝および層間接続配
線用孔にスパッタ処理およびめっき処理を施してTaNお
よびCuを埋め込む。続けて、CMP法を施して、第2層
Cu配線12、層間接続用Cu配線13、および第2層TaN
膜14を形成する。これら第2層Cu配線12、層間接続
用Cu配線13、および第2層TaN膜14は、すべて前述
した第1実施形態と同様の方法により形成される。
【0065】以後、設計段階において予め決められてい
る積層数分、前記各工程を繰り返して行うことにより、
Cu配線が形成されたメチルポリシロキサン膜およびポリ
アリーレン膜からなる層構造23を、所望する積層数分
だけ設ける。この際、メチルポリシロキサン膜に銅の埋
め込み配線を形成した後、拡散防止膜としてのポリアリ
ーレン膜を形成する前に、CH4プラズマガスを用いてメ
チルポリシロキサン膜およびCu配線の表面にプラズマ処
理を施す。これにより、所望する積層構造の半導体装置
21を得ることができる。
【0066】この第2実施形態の半導体装置の製造方法
は、以上説明した点以外は、第1実施形態の半導体装置
の製造方法と同じであり、本発明が解決しようとする課
題を解決できるのはもちろんである。その上で、前述し
たように、第2絶縁膜である第1層拡散防止膜22を、
ポリアリーレンを材料として塗布法により設けたこの第
2実施形態の半導体装置の製造方法は、以下の点で優れ
ている。
【0067】一般に、第1層Cu配線4の表面上に第1層
ポリアリーレン膜(第1層有機膜)22を直接塗布した
場合、塗布後の熱処理によって、ポリアリーレン膜22
の内部において、その構成成分であるポリアリーレン分
子同士の間の重合反応(脱水重合)が進む。すると、反
応副生成物として生じるH2Oにより、第1層Cu配線4が
酸化されるおそれがある。ところが、本実施形態の半導
体装置の製造方法によれば、第1層Cu配線4の表面付近
にも炭素を添加できる。
【0068】本発明者らが行った実験によれば、CH4
スを用いてプラズマ処理を施した第1層Cu配線4の表面
付近を分析した結果、炭素の濃度(含有量)は原子パー
セントで単位面積当たり約38(atm%)であった。ま
た、それらの炭素は、殆どが単独の炭素原子(C)、も
しくは水素原子と結合(C-H)した状態で第1層Cu配線
4内に存在していた。
【0069】このため、加熱による脱水重合でポリアリ
ーレン分子間の架橋反応が進むことがあるポリアリーレ
ン膜22を第1層Cu配線4の上に直接塗布して形成して
も、第1層Cu配線4の表面付近の酸化を抑制できる。し
たがって、第1層Cu配線4の配線抵抗値(表面抵抗値)
は上昇し難い。
【0070】また、第1層有機シリコン酸化膜である第
1層メチルポリシロキサン膜3からの炭素抜けが抑制さ
れるため、第1層メチルポリシロキサン膜3と、その上
に形成された第1層拡散防止膜である第1層ポリアリー
レン膜22との密着性が適正な状態に保持され易い。特
に、この第2実施形態においては、第1層拡散防止膜2
2は、第1層メチルポリシロキサン膜3と同じ有機系の
材料であるポリアリーレンによって形成されているの
で、それらの間の密着性はより向上されている。
【0071】このように、本実施形態の半導体装置の製
造方法によれば、前述した第1実施形態と同様に、第1
層Cu配線4の表面の還元処理、および第1層拡散防止膜
22の形成作業を真空中で連続して処理行う必要がな
い。それとともに、第1層拡散防止膜としての第1層ポ
リアリーレン膜22を、CVD法に比べて設備費や処理
時間を抑制できる塗布法によって、第1層Cu配線4の上
に直接塗布して形成することができる。したがって、性
能および品質が劣化し難く、信頼性が損なわれ難い半導
体装置21をより低コスト、かつより容易に製造でき
る。さらには、その生産効率もより向上できる。
【0072】以上説明したように、この第2実施形態の
半導体装置の製造方法によれば、下層配線である第1層
Cu配線4と上層配線である第2層Cu配線12との接触抵
抗値を低減できるとともに、より信頼性の高い半導体装
置21を製造できる。したがって、Cu配線4,12,1
3および低誘電率絶縁膜3,9が多層にわたって設けら
れた、多層配線構造の次世代の半導体装置を製造する際
に、その性能、品質、および信頼性を向上し易い。
【0073】なお、本発明に係る半導体装置の製造方法
は、前述した第1および第2の実施形態には制約されな
い。本発明の主旨を逸脱しない範囲において、それらの
工程などの一部を種々様々な設定に変更したり、あるい
は各種設定を組み合わせて用いたりして実施することが
できる。
【0074】例えば、前述した第1実施形態の半導体装
置の製造方法においては、これを実施する際に、第1層
間絶縁膜3を、低誘電率絶縁膜のうちの一つであるメチ
ルポリシロキサンからなる有機シリコン酸化膜3によっ
て塗布法により形成した。一方、有機シリコン酸化膜3
を、トリメチルシランガス((CH3)3SiHガス)あるいは
テトラメチルシランガス((CH3)4Siガス)と、O2または
N2O等の酸化性ガスとを用いてプラズマCVD法により
形成した場合においても、同等の効果が得られることが
分かった。
【0075】また、本発明者らが行った実験によれば、
有機シリコン酸化膜の代わりに、ポリアリーレン、ポリ
アリーレンエーテル、ポリイミド等の主骨格に炭素(カ
ーボン、C)を含む有機膜を用いて第1層間絶縁膜3を
形成した場合においても、同等の効果が得られることが
分かった。
【0076】また、第1実施形態においては、第1層Cu
配線4を形成した後の第1層間絶縁膜3にプラズマ処理
を施す際に、メタンガス(CH4ガス)を用いた。このCH4
ガスの代わりに、エタンガス(C2H6ガス)、あるいはプ
ロパンガス(C3H8ガス)等の炭素および水素が含まれて
いるガスであれば、これを用いることによって同等の効
果を得ることができることが分かった。
【0077】さらに、第1実施形態においては、第2絶
縁膜である第1層拡散防止膜5を、SiH4ガスおよびNH3
ガスを用いたプラズマCVD法によって、第1層SiN膜
5で形成した。このSiH4ガスおよびNH3ガスを用いる代
わりに、トリメチルシランガス((CH3)3SiHガス)ある
いはテトラメチルシランガス((CH3)4Siガス)、さらに
は所定の酸化性ガスを適宜用いてプラズマCVD法を行
うことにより、第1層拡散防止膜をSiCH膜やSiCHO膜で
形成しても同等の効果が得られることが分かった。
【0078】同様に、前述した第2実施形態の半導体装
置の製造方法においては、これを実施する際に、第1層
間絶縁膜3を、第1実施形態と同様に低誘電率絶縁膜の
うちの一つであるメチルポリシロキサンからなる有機シ
リコン酸化膜3によって塗布法により形成した。一方、
有機シリコン酸化膜3を、トリメチルシランガス((C
H3)3SiHガス)あるいはテトラメチルシランガス((CH3)
4Siガス)と、O2またはN 2O等の酸化性ガスとを用いてプ
ラズマCVD法により形成した場合においても、同等の
効果が得られることが分かった。
【0079】また、本発明者らが行った実験によれば、
有機シリコン酸化膜の代わりに、ポリアリーレン、ポリ
アリーレンエーテル、ポリイミド等の主骨格に炭素を含
む有機膜を用いて第1層間絶縁膜3を形成した場合にお
いても、同等の効果が得られることが分かった。
【0080】また、第2実施形態においては、第1層Cu
配線4を形成した後の第1層間絶縁膜3にプラズマ処理
を施す際に、第1実施形態と同様にメタンガス(CH4
ス)を用いた。このCH4ガスの代わりに、エタンガス(C
2H6ガス)、あるいはプロパンガス(C3H8ガス)等の炭
素および水素が含まれているガスであれば、これを用い
ることによって同等の効果が得られることが分かった。
【0081】さらに、第2実施形態においては、第2絶
縁膜である第1層拡散防止膜22を、ポリアリーレンを
塗布法によって設け、これを焼成することによってポリ
アリーレン膜22で形成した。このポリアリーレンを用
いる代わりに、ポリアリーレンエーテルや、その他の炭
素および水素を含んでいる材料を塗布法によって設け、
これを焼成することによって第1層拡散防止膜22を形
成しても同等の効果が得られることが分かった。
【0082】また、第1および第2実施形態において、
第1層間絶縁膜3をメチルポリシロキサンによって形成
する際の加熱温度および加熱時間、ならびに雰囲気の成
分など、諸々の設定は、本発明に係る半導体装置の製造
方法によって製造される半導体装置1,21の性能を、
所望する水準に到達させることができるものであれば、
製造環境に応じて、種々様々な組み合わせに設定して構
わない。これは、第2実施形態において第1層拡散防止
膜22をポリアリーレンによって形成する際においても
同様である。
【0083】
【発明の効果】本発明に係る半導体装置の製造方法によ
れば、半導体基板上に設けられた第1の絶縁膜、および
銅配線の劣化を抑制できる。したがって、性能および品
質が劣化し難く、信頼性が損なわれ難い半導体装置を提
供できる。
【0084】また、本発明に係る半導体装置の製造方法
を実施するにあたり、第1の絶縁膜や第2の絶縁膜を、
適正な材料を用いて、適正な成膜環境で形成できる。し
たがって、性能および品質がより劣化し難く、信頼性が
より損なわれ難い半導体装置を提供できる。
【図面の簡単な説明】
【図1】(a)〜(g)は、本発明の第1の実施の形態
に係る半導体装置の製造方法を工程順に示す工程断面
図。
【図2】(a)〜(c)は、本発明の第2の実施の形態
に係る半導体装置の製造方法を工程順に示す工程断面
図。
【符号の説明】
1,21…半導体装置 2…半導体基板 3…第1層メチルポリシロキサン膜(第1層間絶縁膜、
第1層有機シリコン酸化膜、第1絶縁膜) 4…第1層Cu配線(銅配線) 5…第1層SiN膜(第1層拡散防止膜、第2絶縁膜) 6,23…層構造 22…第1層ポリアリレーン膜(第1層拡散防止膜、第
1層有機膜、第2絶縁膜)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池上 浩 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内 Fターム(参考) 5F033 HH11 HH21 HH32 JJ11 JJ21 JJ32 KK11 KK21 KK32 MM01 MM02 MM12 MM13 NN05 NN07 PP15 PP26 QQ00 QQ02 QQ09 QQ10 QQ13 QQ19 QQ37 QQ48 QQ94 RR04 RR06 RR21 RR22 SS03 SS15 SS22 TT04 XX10 XX12 XX20 XX24 5F058 AC03 AC10 AD02 AD05 AD10 AF04 AG07 AH01 AH02 BC08 BF07 BF23 BF30

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】炭素を含む第1の絶縁膜が設けられた半導
    体基板上に銅配線を形成する工程と、 前記銅配線、および少なくとも前記銅配線の周囲の前記
    第1の絶縁膜に対し、炭素および水素を含みプラズマ状
    態に設定されたガスを用いて、所定のプラズマ処理を施
    す工程と、 このプラズマ処理が施された後の前記銅配線および前記
    第1の絶縁膜の上に第2の絶縁膜を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
  2. 【請求項2】前記第1の絶縁膜を、有機シリコン酸化膜
    によって形成することを特徴とする請求項1に記載の半
    導体装置の製造方法。
  3. 【請求項3】前記有機シリコン酸化膜を、メチルポリシ
    ロキサンによって形成することを特徴とする請求項2に
    記載の半導体装置の製造方法。
  4. 【請求項4】前記第1の絶縁膜を、有機膜によって形成
    することを特徴とする請求項1に記載の半導体装置の製
    造方法。
  5. 【請求項5】前記第2の絶縁膜を、有機膜によって形成
    することを特徴とする請求項1〜4のうちのいずれか1
    項に記載の半導体装置の製造方法。
  6. 【請求項6】前記有機膜を、ポリアリーレンによって形
    成することを特徴とする請求項5に記載の半導体装置の
    製造方法。
  7. 【請求項7】前記第2の絶縁膜を、塗布法により成膜す
    ることを特徴とする請求項1〜6のうちのいずれか1項
    に記載の半導体装置の製造方法。
  8. 【請求項8】前記第2の絶縁膜を、窒素雰囲気下で成膜
    することを特徴とする請求項7に記載の半導体装置の製
    造方法。
  9. 【請求項9】前記銅配線、前記第1の絶縁膜、および前
    記第2の絶縁膜からなる層構造を、2層以上に積層して
    設けることを特徴とする請求項1〜8のうちのいずれか
    1項に記載の半導体装置の製造方法。
JP2001218528A 2000-09-07 2001-07-18 半導体装置の製造方法 Pending JP2003031580A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001218528A JP2003031580A (ja) 2001-07-18 2001-07-18 半導体装置の製造方法
TW090121857A TW523792B (en) 2000-09-07 2001-09-04 Semiconductor device and its manufacturing method
US09/946,601 US6566261B2 (en) 2000-09-07 2001-09-06 Semiconductor device and method of manufacturing the same
KR10-2001-0054689A KR100443028B1 (ko) 2000-09-07 2001-09-06 반도체 장치 및 반도체 장치 제조 방법
CNB011325992A CN100416817C (zh) 2000-09-07 2001-09-07 半导体装置及其制造方法
US10/392,967 US6828684B2 (en) 2000-09-07 2003-03-21 Semiconductor device and method of manufacturing the same
KR10-2004-0035218A KR100511039B1 (ko) 2000-09-07 2004-05-18 반도체 장치 및 반도체 장치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001218528A JP2003031580A (ja) 2001-07-18 2001-07-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003031580A true JP2003031580A (ja) 2003-01-31

Family

ID=19052696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001218528A Pending JP2003031580A (ja) 2000-09-07 2001-07-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003031580A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024641A (ja) * 2004-07-06 2006-01-26 Renesas Technology Corp 半導体装置およびその製造方法
JP2007019283A (ja) * 2005-07-08 2007-01-25 Sony Corp 半導体装置の製造方法
JP2007053300A (ja) * 2005-08-19 2007-03-01 Fujitsu Ltd シリカ系被膜の製造方法、シリカ系被膜および半導体装置
JP2007103850A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 半導体装置の製造方法
JP2010118513A (ja) * 2008-11-13 2010-05-27 Nec Electronics Corp 半導体装置の製造方法及び半導体装置
JP2017520912A (ja) * 2014-05-21 2017-07-27 ソニー株式会社 メモリセルおよびソース線を酸化させずにマスキング層のドライエッチングを行う方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024641A (ja) * 2004-07-06 2006-01-26 Renesas Technology Corp 半導体装置およびその製造方法
JP2007019283A (ja) * 2005-07-08 2007-01-25 Sony Corp 半導体装置の製造方法
JP2007053300A (ja) * 2005-08-19 2007-03-01 Fujitsu Ltd シリカ系被膜の製造方法、シリカ系被膜および半導体装置
JP4563894B2 (ja) * 2005-08-19 2010-10-13 富士通株式会社 シリカ系被膜の製造方法および半導体装置の製造方法
JP2007103850A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 半導体装置の製造方法
JP2010118513A (ja) * 2008-11-13 2010-05-27 Nec Electronics Corp 半導体装置の製造方法及び半導体装置
US8293637B2 (en) 2008-11-13 2012-10-23 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2017520912A (ja) * 2014-05-21 2017-07-27 ソニー株式会社 メモリセルおよびソース線を酸化させずにマスキング層のドライエッチングを行う方法

Similar Documents

Publication Publication Date Title
US8035230B2 (en) Semiconductor device and method for manufacturing same
JP4321570B2 (ja) 半導体装置の製造方法
TW584916B (en) Method of manufacturing semiconductor device having multilevel wiring
JP2004172590A (ja) シリコンオキシカーバイド、シリコンオキシカーバイド層の成長方法、半導体装置、および半導体装置の製造方法
JP2008047719A (ja) 半導体装置の製造方法
US20030001278A1 (en) Method for manufacturing a semiconductor device and a semiconductor device
JP2004253790A (ja) 半導体装置及びその製造方法
TWI228958B (en) Method for capping over a copper layer
KR100443028B1 (ko) 반도체 장치 및 반도체 장치 제조 방법
KR20000076923A (ko) 반도체 장치 및 그 제조 방법
US20050170102A1 (en) Method for manufacturing semiconductor device
JP2009182000A (ja) 半導体装置およびその製造方法
JP2003031580A (ja) 半導体装置の製造方法
JP4638140B2 (ja) 半導体素子の銅配線形成方法
JP2010040771A (ja) 半導体装置の製造方法
JP2004128050A (ja) 半導体装置およびその製造方法
JP2008047578A (ja) 半導体装置およびその製造方法
JP2005064195A (ja) 半導体装置およびその製造方法
JP2000243749A (ja) 絶縁膜の形成方法
US20100022048A1 (en) Semiconductor device and manufacturing method therefor
KR20040108598A (ko) 반도체 장치의 제조 방법
US7902641B2 (en) Semiconductor device and manufacturing method therefor
JP2011066068A (ja) 半導体装置およびその製造方法
JP2010080607A (ja) 半導体装置の製造方法
JP2008211028A (ja) 半導体装置製造およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070724