JP5271214B2

JP5271214B2 - 半導体装置およびその製造方法

Info

Publication number: JP5271214B2
Application number: JP2009213351A
Authority: JP
Inventors: 末広杉谷; 実井田
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2009-09-15
Filing date: 2009-09-15
Publication date: 2013-08-21
Anticipated expiration: 2029-09-15
Also published as: JP2011066068A

Description

本発明は上層配線の材料に金属を用い、層間膜の材料に有機膜を用いた半導体装置およびその製造方法に関するものである。

超高速の電子デバイスが形成された化合物半導体基板を有する半導体装置においては、一般的に上層配線の材料には抵抗率の低い金属たとえば金を用い、層間膜の材料には誘電率の低い有機材料を用いている。しかし、有機材料からなる膜は無機材料からなる膜であるシリコン窒化膜やシリコン酸化膜に比べて、吸水性、透水性が高いため、水分を通過させることから、耐湿特性が悪く十分な信頼性が得られないという問題があった。

この問題に対する対策として、従来においては、半導体装置の表面上に保護膜としてシリコン窒化膜を形成し、水分の通過を抑制している（例えば、特許文献１参照）。図５は従来の半導体装置を示す断面図である。図に示すように、電子デバイスが形成された化合物半導体基板上２１上に少なくとも一層からなる下層配線２２が形成され、化合物半導体基板２１上に有機材料例えばベンゾシクロブテン、ポリイミド等からなる層間膜２３が堆積され、層間膜２３上に金からなる上層配線２５が形成され、層間膜２３中に下層配線２２と上層配線２５とを接続するヴィア２４が形成され、上層配線２５の表面および層間膜２３の表面の上に、シリコン窒化膜からなる保護膜２６が形成され、上層配線２５のパッド領域上の保護膜２６が除去され、開口部２７が形成されている。

特開２００７−２５０８１４号公報

ところで、上層配線２５の材料である金の熱膨張を無視することができる１００℃以下でシリコン窒化膜からなる保護膜２６を形成する方法に、電子サイクロトロン共鳴を用いたプラズマＣＶＤ法、スパッタ法がある。しかし、電子サイクロトロン共鳴を用いたプラズマＣＶＤ法で堆積したシリコン窒化膜は水素含有量が多く、耐湿特性に問題があった。一方、スパッタ法で堆積したシリコン窒化膜からなる保護膜２６は、上層配線２５との密着性が悪く剥がれやすいという問題があった。これに対して、プラズマＣＶＤ装置でシリコン窒化膜からなる保護膜２６を形成したときには、耐湿性に優れかつ上層配線２５との密着性が良好な保護膜２６を形成することができる。しかし、プラズマＣＶＤ装置で耐湿性に優れたシリコン窒化膜からなる保護膜２６を形成するためには、化合物半導体基板２１を最低でも２００℃に加熱する必要がある。

このため、プラズマＣＶＤ装置でシリコン窒化膜からなる保護膜２６を形成する際には、上層配線２５の材料である金は熱により容易に体積が膨張する。しかも、有機材料からなる層間膜２３は伸縮性が高いため、容易に伸び縮みする。したがって、保護膜２６の形成時に、上層配線２５は膨張し、上層配線２５間の層間膜２３は圧縮され、上層配線２５の間隔が縮まる。また、保護膜２６を形成した後、化合物半導体基板２１の温度を室温に戻すと、上層配線２５の間隔は元の距離に戻る。一方、保護膜２６は固く、伸縮性がほとんどない。

そして、従来のように、上層配線２５の間隔が広い場合、上層配線２５の間隔の伸び縮みの割合が小さいため、保護膜２６の伸縮性が低くとも特に問題はなかった。しかし、超高速の電子デバイスが形成された化合物半導体基板２１を有する半導体装置において、小型化の要求は高く、そのためには上層配線２５の間隔を小さくすることが必須となる。そして、上層配線２５の間隔が数μｍ以下の場合には、上層配線２５の間隔の伸び縮みの割合が大きいため、保護膜２６が延びることができる限界を超え、図６に示すように、上層配線２５間の保護膜２６に亀裂２８が生じる。また、保護膜２６に亀裂２８が入る際、層間膜２３にも亀裂２８が入ってしまう。そして、保護膜２６および層間膜２３に亀裂２８が入ることにより、水分が容易に侵入できることになり、耐湿特性を劣化させるという問題があった。

本発明は上記の問題に鑑みてなされたものであり、保護膜の亀裂や膜剥がれを起こすことがない半導体装置およびその製造方法を提供することを目的とする。

上記課題を解決するために、半導体基板上に少なくとも一層からなる下層配線を形成し、上記半導体基板上に有機材料からなる層間膜を堆積し、上記層間膜上に金または金を主成分とする金属からなる上層配線を形成し、上記下層配線と上記上層配線とを接続するヴィアを形成し、上記上層配線の側面と上面および上記層間膜の表面の上にシリコン窒化膜からなる密着性向上用膜を形成し、上記密着性向上用膜上にシリコン酸化膜からなる上層配線熱膨張抑制膜を上記上層配線の側面と上面を被うように形成し、上記上層配線熱膨張抑制膜上にシリコン窒化膜からなる保護膜を形成したことを特徴とする。

また、上記層間膜がポリイミド、ベンゾシクロブテン、アリーレンエーテル系ポリマー、シロキサン系ポリマーまたは芳香族炭化水素系ポリマーからなることを特徴としてもよい。

また、上記密着性向上用膜の厚さが０．０２〜０．２μｍであり、上記上層配線熱膨張抑制膜の厚さが０．１μｍ以上であり、上記保護膜の厚さが０．２μｍ以上であることを特徴としてもよい。

また、本発明の半導体装置の製造方法においては、少なくとも一層の下層配線を有する半導体基板上に、有機材料からなる層間膜を形成する工程と、上記下層配線と接続されたヴィアおよび上記層間膜の上に上記ヴィアと接続された金または金を主成分とする金属からなる上層配線を形成する工程と、上記上層配線の側面と上面および上記層間膜の表面上にシリコン窒化膜からなる密着性向上用膜を形成する工程と、上記密着性向上用膜上にシリコン酸化膜からなる上層配線熱膨張抑制膜を上記上層配線の側面と上面を被うように形成する工程と、上記上層配線熱膨張抑制膜上にシリコン窒化膜からなる保護膜を形成する工程とを含むことを特徴とする。

また、上記密着性向上用膜および上記保護膜を、上記半導体基板の温度を２００〜４００℃としたプラズマＣＶＤ法で形成することを特徴としてもよい。

また、上記上層配線熱膨張抑制膜を、上記半導体基板の温度を１００℃以下としたスパッタ法で形成することを特徴としてもよい。

また、上記密着性向上用膜を形成する前に、上記上層配線の表面および上記層間膜の表面を窒素プラズマでクリーニングすることを特徴としてもよい。

本発明に係る半導体装置、その製造方法においては、密着性向上用膜、熱膨張抑制膜を形成するから、保護膜の亀裂や膜剥がれを起こすことがない。

また、密着性向上用膜の厚さが０．０２〜０．２μｍであり、熱膨張抑制膜の厚さが０．１μｍ以上であり、保護膜の厚さが０．２μｍ以上であることを特徴とするときには、上層配線と熱膨張抑制膜とを確実に密着させることができ、保護膜を形成するときの上層配線の熱膨張を確実に抑制することができ、また確実に耐湿特性を良好にすることができる。

また、密着性向上用膜および保護膜を、半導体基板の温度を２００〜４００℃としたプラズマＣＶＤ法で形成することを特徴とするときには、密着性向上用膜、保護膜の膜質が劣化することがなく、しかも半導体基板に形成された電子デバイスの電気的特性が劣化することがない。

また、熱膨張抑制膜を、半導体基板の温度を１００℃以下としたスパッタ法で形成することを特徴とするときには、上層配線の材料の熱膨張を無視することができるので、熱膨張抑制膜の亀裂や膜剥がれを起こすことがない。

また、上記密着性向上用膜を形成する前に、上記上層配線の表面および上記層間膜の表面を窒素プラズマでクリーニングすることを特徴とするときには、上層配線と密着性向上用膜との密着性をより強固にすることができる。

本発明に係る半導体装置を示す断面図である。図１に示した半導体装置の製造途中の状態を示す断面図である。本発明に係る半導体装置の製造方法を説明するための断面図である。本発明に係る半導体装置の製造方法を説明するための断面図である。従来の半導体装置を示す断面図である。図５に示した半導体装置の製造途中の状態を示す断面図である。

（半導体装置）
本発明に係る半導体装置を図１に示す。図に示すように、超高速の電子デバイスが形成された化合物半導体基板１上に少なくとも一層からなる下層配線２が形成され、化合物半導体基板１上に有機材料例えばベンゾシクロブテンからなる層間膜３が堆積され、層間膜３上に金からなる上層配線５が形成され、層間膜３中に下層配線２と上層配線５とを接続するヴィア４が形成されている。

また、上層配線５の表面および層間膜３の表面の上にシリコン窒化膜からなり、厚さが０．２〜０．０２μｍの密着性向上用膜６がプラズマＣＶＤ法により形成され、密着性向上用膜６上にシリコン酸化膜からなり、厚さが０．１μｍ以上の熱膨張抑制膜７がスパッタ法により形成され、熱膨張抑制膜７上にシリコン窒化膜からなり、厚さが０．２μｍ以上の保護膜８がプラズマＣＶＤ法により形成されている。また、上層配線５のパッド領域上の密着性向上用膜６、熱膨張抑制膜７および保護膜８が除去され、開口部９が形成されている。

この半導体装置においては、有機材料からなる層間膜３の表面の上方（化合物半導体基板１側とは反対側）にシリコン窒化膜からなる保護膜８を形成しているから、耐湿特性が良好である。また、保護膜８の化合物半導体基板１側に熱膨張抑制膜７を形成しているから、保護膜８を形成する前に熱膨張抑制膜７を形成することで、上層配線５の表面をシリコン酸化膜からなる熱膨張抑制膜７で被うことができ、またシリコン酸化膜はシリコン窒化膜に比べ機械的強度が高く、膨張抑制に適しているので、保護膜８を形成するときの上層配線５の熱膨張を抑制することができる。また、この半導体装置においては、熱膨張抑制膜７の化合物半導体基板１側に密着性向上用膜６を形成しているから、上層配線５と熱膨張抑制膜７との密着性を良好にすることができる。したがって、保護膜８の亀裂や膜剥がれを起こすことがない。

また、密着性向上用膜６の厚さを０．２μｍ以下としているから、密着性向上用膜６の強度が小さいので、密着性向上用膜６を形成したのちに、化合物半導体基板１の温度を室温に戻し、上層配線５の間隔が元の距離に戻るときに、層間膜３は容易に伸びるため、層間膜３に亀裂が入るのを防止することができる。また、密着性向上用膜６の厚さを０．０２μｍ以上としているから、上層配線５の表面を完全に被うことができるので、上層配線５と熱膨張抑制膜７とを確実に密着させることができる。

図２は図１に示した半導体装置の製造途中の状態を示す断面図である。図に示すように、プラズマＣＶＤ法によりシリコン窒化膜からなる密着性向上用膜６を形成する場合、段差となる上層配線５の根元の部分は、シリコン窒化膜の付き回りが悪いから、密着性向上用膜６の厚さを０．２μｍ未満としたときには、層間膜３の平坦な部分に堆積したシリコン窒化膜６ａと上層配線５の側壁に堆積したシリコン窒化膜６ｂとの境界部分６ｃは結合が弱いので、容易に亀裂が入り、化合物半導体基板１の温度を室温に戻したとき、境界部分６ｃで密着性向上用膜６に亀裂が発生する。しかし、この場合には、密着性向上用膜６の境界部分６ｃ以外の場所での亀裂発生を抑制でき、しかも境界部分６ｃに容易に亀裂が入るため、層間膜３に亀裂が入ることはない。しかも、亀裂が入った境界部分６ｃは、その後に形成する熱膨張抑制膜７および保護膜８により完全に被われるため、耐湿性については全く問題がない。

また、熱膨張抑制膜７の厚さを０．１μｍ以上としているから、保護膜８を形成するときの金からなる上層配線５の熱膨張を確実に抑制することができる。

また、保護膜８の厚さを０．２μｍ未満にしたときには、図２で説明したように、段差の根元部分に機械的に弱い部分ができるが、保護膜８の厚さを０．２μｍ以上にしているから、確実に耐湿特性を良好にすることができる。

（半導体装置の製造方法）
次に、本発明に係る半導体装置の製造方法を図３、図４により説明する。先ず、図３（ａ）に示したように、電子デバイスが形成された化合物半導体基板１上に少なくとも一層からなる下層配線２を形成し、化合物半導体基板１に有機材料であるベンゾシクロブテンをスピンコート法で塗布し、２１０℃、４０分の熱処理を行ない、厚さが例えば２μｍの層間膜３を形成する。次に、層間膜３上にレジストマスク１１をフォトリソグラフィーにより形成し、ＣＦ_４ガスおよび酸素ガスを用いた反応性イオンエッチング（ＲＩＥ）法等により層間膜３にヴィアホール１２を形成する。

次に、図３（ｂ）に示したように、レジストマスク１１を有機洗浄等により除去した後、層間膜３の表面（ヴィアホール１２の内面を含む）に、スパッタ法等によりタングステンからなる密着性向上用メタル層１３を形成し、次に金からなるめっきのシード層１４を形成する。密着性向上用メタル層１３の厚さは例えば０．０５μｍ、シード層１４の厚さは例えば０．２μｍである。次に、シード層１４上にレジストマスク１５をフォトリソグラフィーにより形成し、金めっき法により上層配線５およびヴィア４を同時に形成する。

次に、図３（ｃ）に示したように、レジストマスク１５を有機洗浄等により除去した後、上層配線５をマスクにして、不必要なタングステン、金をミリング法等により除去する。

次に、図４（ａ）に示したように、上層配線５の表面を窒素プラズマによりクリーニングする。次に、シランガスおよびアンモニアガスを用いたプラズマＣＶＤ法により、上層配線５の表面および層間膜３の表面上に厚さが例えば０．１μｍのシリコン窒化膜からなる密着性向上用膜６を形成する。この場合、化合物半導体基板１の温度を２００〜４００℃、例えば２５０℃とする。次に、密着性向上用膜６上にスパッタ法により、厚さが例えば０．２μｍの熱膨張抑制膜７を形成する。この場合、化合物半導体基板１の温度を１００℃以下、例えば室温とする。さらに、シランガスおよびアンモニアガスを用いたプラズマＣＶＤ法により、熱膨張抑制膜７上に厚さが例えば０．４μｍの保護膜８を形成する。この場合、化合物半導体基板１の温度を２００〜４００℃、例えば２５０℃とする。次に、保護膜８上にレジストマスク１６をフォトリソグラフィーにより形成し、ＳＦ_６ガスを用いたＲＩＥ法等により、保護膜８、熱膨張抑制膜７、密着性向上用膜６を選択的に除去して、開口部９を形成する。

最後に、図４（ｂ）に示したように、レジストマスク１６を有機洗浄等で除去する。

この半導体装置の製造方法においては、プラズマＣＶＤ法により密着性向上用膜６を形成するから、上層配線５と熱膨張抑制膜７との密着性を良好にすることができる。すなわち、仮に上層配線５の表面および層間膜３の表面上にシリコン酸化膜からなる熱膨張抑制膜７をスパッタ法により形成したときには、金からなる上層配線５と熱膨張抑制膜７との密着性が悪いが、密着性向上用膜６は上層配線５と熱膨張抑制膜７との間の接着剤としての働きをする。また、保護膜８を形成する前に、スパッタ法により室温でシリコン酸化膜からなる熱膨張抑制膜７を形成しているから、上層配線５の表面を熱膨張抑制膜７で被うことができるので、保護膜８を形成するときの上層配線５の熱膨張を抑制することができる。したがって、保護膜８の亀裂や膜剥がれを起こすことがない。

また、密着性向上用膜６、保護膜８を形成するときの化合物半導体基板１の温度が２００℃未満の場合には、密着性向上用膜６、保護膜８中の水素含有量が大幅に増え、膜質が劣化する。一方、密着性向上用膜６、保護膜８を形成するときの化合物半導体基板１の温度が４００℃を越える場合には、化合物半導体基板１に形成された電子デバイスの電気的特性が劣化する。しかるに、この半導体装置の製造方法においては、密着性向上用膜６、保護膜８を形成するときの化合物半導体基板１の温度を２００〜４００℃としているから、密着性向上用膜６、保護膜８の膜質が劣化することがなく、しかも化合物半導体基板１に形成された電子デバイスの電気的特性が劣化することがない。

また、熱膨張抑制膜７を形成するときの化合物半導体基板１の温度を１００℃以下としているから、上層配線５の材料である金の熱膨張を無視することができるので、熱膨張抑制膜７の亀裂や膜剥がれを起こすことがない。

また、この半導体装置の製造方法においては、密着性向上用膜６を形成する直前に、上層配線５の表面を窒素プラズマによりクリーニングしているから、上層配線５と密着性向上用膜６との密着性をより強固にすることができる。

（その他の実施の形態）
なお、上述実施の形態においては、金属からなる上層配線として金からなる上層配線５を形成したが、金を主成分とする金属からなる上層配線を形成してもよい。

また、上述実施の形態においては、有機材料からなる層間膜としてベンゾシクロブテンからなる層間膜３を堆積したが、ポリイミド、アリーレンエーテル系ポリマー、シロキサン系ポリマーまたは芳香族炭化水素系ポリマーからなる層間膜を堆積してもよい。

また、上述実施の形態においては、上層配線５およびヴィア４を同時に形成したが、ヴィア４と上層配線５とを別々に形成しても全く問題ない。すなわち、ヴィアおよび上層配線を形成する工程においては、ヴィアおよび上層配線を同時に形成してもよいし、ヴィアを形成したのちに、上層配線を形成してもよい。

１：化合物半導体基板、２：下層配線、３：層間膜、４：ヴィア、５：上層配線、６：密着性向上用膜、７：熱膨張抑制膜、８：保護膜、９：開口部、
１１：レジストマスク、１２：ヴィアホール、１３：密着性向上用メタル層、１４：シード層、１５：レジストマスク、１６：レジストマスク

Claims

半導体基板上に少なくとも一層からなる下層配線を形成し、上記半導体基板上に有機材料からなる層間膜を堆積し、上記層間膜上に金または金を主成分とする金属からなる上層配線を形成し、上記下層配線と上記上層配線とを接続するヴィアを形成し、上記上層配線の側面と上面および上記層間膜の表面の上にシリコン窒化膜からなる密着性向上用膜を形成し、上記密着性向上用膜上にシリコン酸化膜からなる上層配線熱膨張抑制膜を上記上層配線の側面と上面を被うように形成し、上記上層配線熱膨張抑制膜上にシリコン窒化膜からなる保護膜を形成したことを特徴とする半導体装置。
上記層間膜がポリイミド、ベンゾシクロブテン、アリーレンエーテル系ポリマー、シロキサン系ポリマーまたは芳香族炭化水素系ポリマーからなることを特徴とする請求項１に記載の半導体装置。
上記密着性向上用膜の厚さが０．０２〜０．２μｍであり、上記上層配線熱膨張抑制膜の厚さが０．１μｍ以上であり、上記保護膜の厚さが０．２μｍ以上であることを特徴とする請求項１または２に記載の半導体装置。
少なくとも一層の下層配線を有する半導体基板上に、有機材料からなる層間膜を形成する工程と、上記下層配線と接続されたヴィアおよび上記層間膜の上に上記ヴィアと接続された金または金を主成分とする金属からなる上層配線を形成する工程と、上記上層配線の側面と上面および上記層間膜の表面上にシリコン窒化膜からなる密着性向上用膜を形成する工程と、上記密着性向上用膜上にシリコン酸化膜からなる上層配線熱膨張抑制膜を上記上層配線の側面と上面を被うように形成する工程と、上記上層配線熱膨張抑制膜上にシリコン窒化膜からなる保護膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。
上記密着性向上用膜および上記保護膜を、上記半導体基板の温度を２００〜４００℃としたプラズマＣＶＤ法で形成することを特徴とする請求項４に記載の半導体装置の製造方法。
上記上層配線熱膨張抑制膜を、上記半導体基板の温度を１００℃以下としたスパッタ法で形成することを特徴とする請求項４または５に記載の半導体装置の製造方法。
上記密着性向上用膜を形成する前に、上記上層配線の表面および上記層間膜の表面を窒素プラズマでクリーニングすることを特徴とする請求項４、５または６に記載の半導体装置の製造方法。