JP2008010770A - 半導体装置基板 - Google Patents

Abstract

【課題】周辺部における配線層絶縁膜の剥れを抑制した半導体装置基板を提供する。
【解決手段】本発明の１態様による半導体装置基板は、半導体基板上に形成された半導体素子と、前記半導体素子を覆って形成された第１の層間絶縁膜と、前記第１の層間絶縁膜中に配置された第１の配線と、前記第１の層間絶縁膜上に形成された第１の絶縁膜、第２の絶縁膜、及び第３の絶縁膜を含む第２の層間絶縁膜と、前記第２の絶縁膜及び第３の絶縁膜中に配置された第２の配線と、前記第１の絶縁膜中に配置され、前記第１の配線と前記第２の配線とを接続するビアプラグとを具備し、前記半導体装置基板の周辺領域において、前記第１の絶縁膜の端部が前記第２の絶縁膜で覆われていることを特徴とする。
【選択図】図２

Description

本発明は、半導体装置を形成した半導体装置基板に係り、特に、半導体装置基板周辺部において改善された構造の配線層絶縁膜を備えた半導体装置基板に関する。

半導体装置の微細化とともに、配線層間絶縁膜に低誘電率絶縁膜が広く使用されてきている。一般に、１つの配線層間絶縁膜は複数層の低誘電率絶縁膜を含む。

例えば、デュアルダマシンによる銅配線技術では、配線層間絶縁膜は、上下の配線を接続するビアプラグが配置されるビア層低誘電率絶縁膜、配線が配置される配線層低誘電率絶縁膜及び機械的強度が弱い配線層低誘電率絶縁膜を保護する配線層保護絶縁膜の３層から構成される。配線層の形成工程中又は形成後に、平坦化プロセス、例えば、ＣＭＰ（Chemical Mechanical Polishing）によって半導体装置基板全面が平坦化される。ＣＭＰ時には周辺部に大きな圧力が加わったり、斜めに研磨されたりするために、半導体装置基板周辺部で配線層間絶縁膜の一部の層が剥れることがある。配線層間絶縁膜の剥れが生ずると、隣接する配線間のリーク電流を増加させる等の、半導体装置の電気的特性を劣化させることがある。

配線層間絶縁膜の剥れを防止するために、半導体装置基板周辺領域において配線層低誘電率絶縁膜を半導体装置基板エッジから数ｍｍ程度除去する方法がある。その１つの配線層間絶縁膜の構造が、特許文献１に開示されている。この構造では、半導体装置基板周辺領域においてビア層低誘電率絶縁膜を半導体装置基板エッジから除去し、配線層低誘電率絶縁膜をさらにその内側まで除去している。その上に形成する配線層保護絶縁膜は、その端部がビア層低誘電率絶縁膜と一致するように周辺を除去している。この方法では、ビア層低誘電率絶縁膜と配線層保護絶縁膜とが直接接触する部分が形成される。一般にビア層低誘電率絶縁膜と配線層保護絶縁膜との間の密着性向上処理は行われないため、この密着性が十分でない場合には、半導体装置基板周辺部において配線層低誘電率絶縁膜の段差部付近で配線層保護絶縁膜が剥れることがある。
特開２００５−２９４７２２号公報

本発明は、半導体装置基板周辺部における配線層絶縁膜の剥れを抑制した半導体装置基板を提供する。

本発明の１態様による半導体装置基板は、半導体基板上に形成された半導体素子と、前記半導体素子を覆って形成された第１の層間絶縁膜と、前記第１の層間絶縁膜中に配置された第１の配線と、前記第１の層間絶縁膜上に形成された第１の絶縁膜、第２の絶縁膜、及び第３の絶縁膜を含む第２の層間絶縁膜と、前記第２の絶縁膜及び第３の絶縁膜中に配置された第２の配線と、前記第１の絶縁膜中に配置され、前記第１の配線と前記第２の配線とを接続するビアプラグとを具備し、前記半導体装置基板の周辺領域において、前記第１の絶縁膜の端部が前記第２の絶縁膜で覆われていることを特徴とする。

本発明の他の１態様による半導体装置基板は、半導体基板上に形成された半導体素子と、前記半導体素子を覆って形成された第１の層間絶縁膜と、前記第１の層間絶縁膜中に配置された第１の配線と、前記第１の層間絶縁膜上に形成された第１の絶縁膜、第２の絶縁膜、及び第３の絶縁膜を含む第２の層間絶縁膜と、前記第２の絶縁膜及び第３の絶縁膜中に配置された第２の配線と、前記第１の絶縁膜中に配置され、前記第１の配線と前記第２の配線とを接続するビアプラグと、前記第２の層間絶縁膜上に形成された第４の絶縁膜、第５の絶縁膜、及び第６の絶縁膜を含む第３の層間絶縁膜と、前記第５の絶縁膜及び第６の絶縁膜中に配置された第３の配線と、前記第４の絶縁膜中に配置され、前記第２の配線と前記第３の配線とを接続するビアプラグとを具備し、前記半導体装置基板の周辺領域において、前記第１及び第４の絶縁膜の端部がそれぞれ前記第２又は第５の絶縁膜で覆われていることを特徴とする。

本発明によって、半導体装置基板周辺部における配線層絶縁膜の剥れを抑制した半導体装置基板を提供することができる。

本発明の実施形態を、添付した図面を参照して以下に詳細に説明する。図では、対応する部分は、対応する参照符号で示している。以下の実施形態は、一例として示されたもので、本発明の精神から逸脱しない範囲で種々の変形をして実施することが可能である。

本発明の実施形態による半導体装置基板は、半導体素子、例えば、ＭＯＳトランジスタの上方に形成したビア層絶縁膜、配線層絶縁膜、及び配線層保護絶縁膜を含む多層配線の層間絶縁膜を具備する。この半導体装置基板は、その周辺領域においてビア層絶縁膜と配線層保護絶縁膜とが直接接触しない構造とすることにより、層間絶縁膜の剥れが発生することを防止している。本明細書において、半導体基板は、半導体装置を製造するための出発材料である半導体材料からなる基板を指し、半導体装置基板は、半導体基板上に半導体装置を形成した基板又は形成している工程の加工された基板を指す。

一般的な半導体装置基板９００の周辺部は、図１に示したような配線及び層間絶縁膜の構造を有する。半導体装置基板９００のエッジ（図の右端）は、一般に面取りされて丸みを帯びているが、ここでは、簡略化して長方形断面で示している。半導体基板１０上に半導体素子（図示せず）が形成される。半導体素子を覆って形成された第１の層間絶縁膜２０中に第１の配線２４が設けられる。第１の配線２４上に形成された第２の層間絶縁膜３０ｚは、ビア層低誘電率絶縁膜３２ｚ、配線層低誘電率絶縁膜３４ｚ、及び配線層保護絶縁膜３６ｚを含む。配線層低誘電率絶縁膜３４ｚは、例えば、有機ポリマ膜であり、ここに第２の配線４２が設けられる。ビア層低誘電率絶縁膜３２ｚは、例えば、有機シリコン酸化膜であり、第１の配線２４及び第２の配線４２を接続するビアプラグ４０が設けられる。配線層保護絶縁膜３６ｚは、機械的強度が弱い配線層低誘電率絶縁膜３４ｚを保護するための膜であり、例えば、ＴＥＯＳ−ＣＶＤ（tetraethylorthosilicate-chemical vapor deposition）膜を使用できる。半導体装置基板９００の周辺領域では、層間絶縁膜３０ｚの一部、例えば、配線層低誘電率絶縁膜３４ｚを半導体装置基板９００のエッジから除去している（以降、周辺除去と呼ぶ）。これは、平坦化処理、例えば、ＣＭＰ（chemical mechanical polishing）における加工性を向上させるためである。図１に示したように、通常は、配線層低誘電率絶縁膜３４ｚを周辺除去している。これにより、半導体装置基板９００の周辺領域では、ビア層低誘電率絶縁膜３２ｚと配線層保護絶縁膜３６ｚとが直接接触している。このような半導体装置基板９００をＣＭＰすると、周辺部では、積層された層間絶縁膜２０，３０ｚ全体がだれるように斜めに研磨される。周辺除去をした配線層低誘電率絶縁膜３４ｚの端部近くでは、配線層保護絶縁膜３６ｚは斜めに研磨されて楔状になることがある。ビア層低誘電率絶縁膜３２ｚと配線層保護絶縁膜３６ｚとの接着性は、一般に良くない。このため、この楔状の配線層保護絶縁膜３６ｚが剥れ、半導体装置基板表面に傷をつけてスクラッチが発生する等によりＣＭＰの加工特性を劣化させることがある。

本発明は、半導体装置基板の周辺領域においてビア層低誘電率絶縁膜を周辺除去する。この周辺除去をしたビア層低誘電率絶縁膜の端部を覆うように配線層低誘電率絶縁膜を形成し、その上に配線層保護絶縁膜を形成する。これによって、ビア層低誘電率絶縁膜と配線層保護絶縁膜とが接触しない構造にした半導体装置基板を提供する。

以下に、いくつかの実施形態を例に本発明を説明するが、これらに限定されることはない。

（第１の実施形態）
本発明の第１の実施形態による半導体装置基板は、ビア層低誘電率絶縁膜、配線層低誘電率絶縁膜及び配線層保護絶縁膜を含む層間絶縁膜を具備し、半導体装置基板の周辺領域においてビア層低誘電率絶縁膜の周辺除去幅を配線層低誘電率絶縁膜の周辺除去幅よりも大きくした半導体装置基板である。これによりビア層低誘電率絶縁膜は、配線層低誘電率絶縁膜で覆われ配線層保護絶縁膜とは直接接触しない。その結果、例えば、ＣＭＰのような平坦化処理において、配線層保護絶縁膜等の剥れを抑制した半導体装置基板を提供することができる。

ここで、半導体装置基板は、周辺部の半導体装置が形成されていない周辺領域と、その内側の半導体装置が形成された装置領域とを含む。周辺領域には、半導体装置の電気的特性を評価するための素子、例えば、ＴＥＧ（test element group）等を形成したり、半導体装置製造の一部の工程を実行したりすることがあるが、これらは、本明細書中では半導体素子又は半導体装置とは呼ばない。

図２は、本実施形態の半導体装置基板１００の周辺部の断面構造の一例を説明するために示す断面図である。

本実施形態の半導体装置基板１００は、半導体基板１０上に形成された半導体素子（図示せず）、例えば、ＭＯＳトランジスタと、半導体素子の上方に形成された第１の配線層１１０と、第１の配線層１１０上に形成された第２の配線層１２０とを備える。半導体装置は、複数の半導体素子によって構成される。

第１の配線層１１０は、ＭＯＳトランジスタを覆って形成された第１の層間絶縁膜２０、第１の層間絶縁膜２０中に第１のバリアメタル２２を介して形成された第１の配線２４、第１の配線２４を覆って全面に形成された第１の拡散防止絶縁膜２６とを備える。

第１の層間絶縁膜２０は、比誘電率が３．０以下の低誘電率絶縁膜であることが好ましく、例えば、炭素含有シリコン酸化膜（ＳｉＯＣ、ＳｉＯＣＨなど）を使用することができる。第１のバリアメタル２２は、配線材料が第１の層間絶縁膜２０中へ拡散することを防止するための膜であり、例えば、窒化タンタル膜（ＴａＮ）、窒化チタン膜（ＴｉＮ）を使用することができる。第１の配線２４は、例えば、銅（Ｃｕ）を使用することができる。第１の配線２４の形成は、まず、第１の層間絶縁膜２０に形成された配線溝を埋めるように、例えば、電解メッキによりＣｕを堆積する。そして、第１の層間絶縁膜２０の表面に堆積したＣｕを、例えば、ＣＭＰにより除去することにより第１の配線２４を形成できる。第１の拡散防止絶縁膜２６は、配線材料、例えば、Ｃｕが周囲の層間絶縁膜に拡散することを防止する能力がある絶縁膜であり、例えば、ＣＶＤ（chemical vapor deposition）により堆積した、炭化シリコン膜（ＳｉＣ）、炭窒化シリコン膜（ＳｉＣＮ）、シリコン窒化膜（Ｓｉ_３Ｎ_４）を使用することができる。

第２の配線層１２０は、第２の層間絶縁膜３０及び第２の層間絶縁膜３０中に形成された第２の配線４２を含む。第２の層間絶縁膜３０は、第１の拡散防止絶縁膜２６上に形成されたビア層低誘電率絶縁膜３２、ビア層低誘電率絶縁膜３２を覆って形成された配線層低誘電率絶縁膜３４、配線層低誘電率絶縁膜３４上に形成された配線層保護絶縁膜３６、及び配線層保護絶縁膜３６を覆って形成された第２の拡散防止絶縁膜４４を含む。第２の配線層１２０は、ビア層低誘電率絶縁膜３２中に第２のバリアメタル３８を介して形成されたビアプラグ４０、配線層低誘電率絶縁膜３４及び配線層保護絶縁膜３６中に第２のバリアメタル３８を介して形成された第２の配線４２を備える。

ビア層低誘電率絶縁膜３２は、例えば、有機シリコン酸化膜であり、スピン塗布により形成され、比誘電率が３．０以下であることが好ましい。ビア層低誘電率絶縁膜３２として、例えば、ＭＳＱ（メチルシスセスキオキサン：methyl silsesquioxane）、ＨＳＱ（ハイドロジェンシスセスキオキサン：hydrogen silsesquioxane）、ＯＳＧ（有機シリケートガラス：organo-silicate glass）、炭素含有シリコン酸化膜（ＳｉＯＣ）を使用することができる。半導体装置基板１００周辺領域においてビア層低誘電率絶縁膜３２は、周辺除去される。ビア層低誘電率絶縁膜３２をスピン塗布によって形成した場合には、例えば、シクロヘキサンのような有機溶剤を用いたエッジリンスによりビア層低誘電率絶縁膜３２を周辺除去できる。周辺除去幅は、半導体基板１０上に半導体装置を形成した装置領域にかからない周辺領域内であり、半導体装置基板１００のエッジから、例えば、１ｍｍから５ｍｍの範囲の幅とすることができる。

配線層低誘電率絶縁膜３４は、例えば、有機ポリマ膜であり、スピン塗布によりビア層低誘電率絶縁膜３２を覆うように形成され、比誘電率が３．０以下であることが好ましい。配線層低誘電率絶縁膜３４を形成する前に、ビア層低誘電率絶縁膜膜３２と配線層低誘電率絶縁膜３４との接着性を向上させるための処理を行うことが好ましい。配線層低誘電率絶縁膜３４は、例えば、ＰＡＲ（ポリアリーレン）、ＰＡＥ（ポリアリーレンエーテル）、ＰＣＳ（ポリカルボシラン）等を使用できる。そして、上記のビア層低誘電率絶縁膜３２の周辺除去と同様に、半導体装置基板１００周辺領域において配線層低誘電率絶縁膜３４は、周辺除去される。周辺除去幅は、配線層低誘電率絶縁膜３４の端部が、ビア層低誘電率絶縁膜３２端部の外側になるように半導体装置基板１００のエッジからの除去幅をビア層低誘電率絶縁膜３２の除去幅より狭く設定する。このように配線層低誘電率絶縁膜３４の周辺除去を行うことによって、周辺領域においてビア層低誘電率絶縁膜３２は、配線層低誘電率絶縁膜３４によって完全に覆われ露出しない。

配線層保護絶縁膜３６は、配線層低誘電率絶縁膜３４を覆うように形成される。配線層保護絶縁膜３６は、機械的強度が弱い低誘電率絶縁膜からなる配線層低誘電率絶縁膜３４を保護するための絶縁膜である。配線層保護絶縁膜３６を形成する前に、配線層低誘電率絶縁膜３４と配線層保護絶縁膜３６との接着性を向上させるための処理を行うことが好ましい。配線層保護絶縁膜３６は、例えば、ＣＶＤ、ＴＥＯＳ−ＣＶＤ、Ｐ−ＣＶＤ（plasma−ＣＶＤ）等により形成したシリコン酸化膜（ＳｉＯ_２）を使用できる。配線層保護絶縁膜３６は、ビア層低誘電率絶縁膜３２とは直接接触しない。

ビアプラグ４０及び第２の配線４２は、ビア層低誘電率絶縁膜３２に形成したビアホール、及び配線層低誘電率絶縁膜３４と配線層保護絶縁膜３６中に形成した配線溝に、第２のバリアメタル３８を介して、例えば、デュアルダマシンによりＣｕを電解メッキして堆積させることにより形成できる。

さらに。全面を覆うように第２の拡散防止絶縁膜４４を形成する。

第２のバリアメタル３８及び第２の拡散防止絶縁膜４４は、それぞれ第１のバリアメタル２２及び第１の拡散防止絶縁膜２６と同様の膜を使用できる。

ビア層低誘電率絶縁膜３２及び配線層低誘電率絶縁膜３４の比誘電率は、半導体装置の設計によって異なるが、３．０以下であることが好ましい。さらに、これらの膜の比誘電率は、非常に小さな孔を導入してこれらの膜を多孔質化して、膜密度を小さくすることによって所望の値に調整できる。半導体装置設計上の要求に応じて、例えば、２．７前後、２．３前後、２．０前後、等の値に調整することが可能である。

本実施形態によれば、半導体装置基板１００の周辺領域においてビア層低誘電率絶縁膜３２と配線層保護絶縁膜３６とが直接接触しない。その結果、例えば、ＣＭＰ等の処理によって配線層保護絶縁膜３６が剥れることを防止できる。

以上説明したように、本実施形態によって、半導体装置基板周辺部における配線層絶縁膜の剥れを抑制した半導体装置基板を提供することができる。

本実施形態は、上記の実施形態に限定されることなく種々の変形をして実施することができる。そのいくつかを下記に説明する。

変形例１は、配線層低誘電率絶縁膜３４ａの周辺除去を行わない半導体装置基板１００ａである。本変形例による半導体装置基板１００ａ周辺部の断面構造の一例を図３に示す。

本変形例の第２の層間絶縁膜３０ａは、ビア層低誘電率絶縁膜３２、配線層低誘電率絶縁膜３４ａ及び配線層保護絶縁膜３６を含む。ビア層低誘電率絶縁膜３２は、上記の実施形態と同様に第１の拡散防止絶縁膜２６上に第１の配線２４を覆って形成され、半導体装置基板１００ａのエッジから、例えば、１ｍｍから５ｍｍの幅で周辺除去される。ビア層低誘電率絶縁膜３２上に配線層低誘電率絶縁膜３４ａ及び配線層保護絶縁膜３６を順に堆積する。これらの膜は、周辺除去を行わない。このような構造とすることによって、ビア層低誘電率絶縁膜３２と配線層保護絶縁膜３６とが、直接接触しないようにすることができる。したがって、半導体装置基板周辺部における層間絶縁膜３０ａの剥れを抑制した半導体装置基板１００ａを提供することができる。

変形例２による半導体装置基板１００ｂ周辺部の断面構造の一例を図４に示す。本変形例は、ビア層低誘電率絶縁膜３２の端部を丁度覆うように配線層低誘電率絶縁膜３４ｂを周辺除去した半導体装置基板１００ｂである。このように配線層低誘電率絶縁膜３４ｂを形成することによって、ビア層低誘電率絶縁膜３２と配線層保護絶縁膜３６とが、直接接触しないようにすることができる。したがって、半導体装置基板周辺部における層間絶縁膜３０ｂの剥れを抑制した半導体装置基板１００ｂを提供することができる。

（第２の実施形態）
本発明は、３層以上の多層配線にも適用するこができる。本発明の第２の実施形態は、多層配線に適用した例である。ここでは、説明を容易にするために３層配線を例に説明するが、任意の数の複数の層を含む多層配線に適用することができる。

図５は、本発明の第２の実施形態による半導体装置基板２００周辺部の断面構造の一例を説明するために示す断面図である。本実施形態は、第１の実施形態で説明した配線構造を３層多層配線に適用した半導体装置基板２００の例である。

本実施形態の半導体装置基板２００は、半導体基板１０上に形成された半導体素子（図示せず）、例えば、ＭＯＳトランジスタと、半導体素子の上方に形成された第１の配線層２１０と、第１の配線層２１０上に形成された第２の配線層２２０と、第２の配線層２２０上に形成された第３の配線層２３０とを備える。

第１の配線層２１０及び第２の配線層２２０は、第１の実施形態の第１の配線層１１０及び第２の配線層１２０と同様であるため、簡単に説明する。

第１の配線層２１０は、ＭＯＳトランジスタを覆って形成された第１の層間絶縁膜２０、第１の層間絶縁膜２０中に第１のバリアメタル２２を介して形成された第１の配線２４、第１の配線２４を覆って全面に形成された第１の拡散防止絶縁膜２６を備える。

第２の配線層２２０は、第２の層間絶縁膜３０及び第２の層間絶縁膜３０中に形成された第２の配線４２を含む。第２の層間絶縁膜３０は、第１の拡散防止絶縁膜２６上に形成された第１のビア層低誘電率絶縁膜３２、第１のビア層低誘電率絶縁膜３２を覆って形成された第２の配線層低誘電率絶縁膜３４、第２の配線層低誘電率絶縁膜３４上に形成された第２の配線層保護絶縁膜３６、及び第２の配線層保護絶縁膜３６を覆って形成された第２の拡散防止絶縁膜４４を含む。第２の配線層２２０は、第１のビア層低誘電率絶縁膜３２中に第２のバリアメタル３８を介して形成された第１のビアプラグ４０、第２の配線層低誘電率絶縁膜３４及び第２の配線層保護絶縁膜３６中に第２のバリアメタル３８を介して形成された第２の配線４２を備える。

第１のビア層低誘電率絶縁膜３２は、半導体装置基板２００の周辺領域において半導体装置基板２００のエッジから、例えば、１ｍｍから５ｍｍの範囲の幅で周辺除去される。第１の配線層低誘電率絶縁膜３４は、第１のビア層低誘電率絶縁膜３２を覆うように形成され、第１の配線層低誘電率絶縁膜３４の端部が第１のビア層低誘電率絶縁膜３２の外側になるように周辺除去される。第１の配線層保護絶縁膜３６は、第１の配線層低誘電率絶縁膜３４を覆うように形成される。半導体装置基板２００の周辺領域において第１のビア層低誘電率絶縁膜３２と第１の配線層保護絶縁膜３６とが直接接触しない。

第２の配線層２２０上に第３の配線層２３０が形成される。第３の配線層２３０は、第３の層間絶縁膜５０及び第３の層間絶縁膜５０中に形成された第３の配線６２を含む。第３の層間絶縁膜５０は、第２の拡散防止絶縁膜４４上に形成された第２のビア層低誘電率絶縁膜５２、第２のビア層低誘電率絶縁膜５２を覆って形成された第３の配線層低誘電率絶縁膜５４、第３の配線層低誘電率絶縁膜５４上に形成された第３の配線層保護絶縁膜５６、及び第３の配線層保護絶縁膜５６上に形成された第３の拡散防止絶縁膜６４を含む。第３の配線層２３０は、第２のビア層低誘電率絶縁膜５２中に第３のバリアメタル５８を介して形成されたビアプラグ６０、第３の配線層低誘電率絶縁膜５４及び第３の配線層保護絶縁膜５６中に第３のバリアメタル５８を介して形成された第３の配線６２を備える。

半導体装置基板２００の周辺領域における第２のビア層低誘電率絶縁膜５２及び第３の配線層低誘電率絶縁膜５４の周辺除去幅は、第２の配線層２００の第１のビア層低誘電率絶縁膜３２及び第２の配線層低誘電率絶縁膜３４の周辺除去幅とそれぞれほぼ一致するように設定することが好ましい。これは、プロセス条件及び装置を共通にできるためである。しかし、第２のビア層低誘電率絶縁膜５２と第３の配線層保護絶縁膜５６とが直接接触しないような構造であれば、上記の周辺除去幅に限定されず、第２の配線層２２０と第３の配線層２３０とで、それぞれの周辺除去幅を異なる値に設定することができる。

本実施形態によれば、半導体装置基板２００の周辺領域において各配線層のビア層低誘電率絶縁膜３２，５２と配線層保護絶縁膜３６，５６とが直接接触しない構造を実現できる。その結果、例えば、ＣＭＰ等の処理によって配線層保護絶縁膜３６，５６の剥れを防止できる。

ここでは、第１の実施形態で説明した配線構造を３層多層配線に適用した半導体装置基板２００を例に説明したが、これに限定されることなく、上記の変形例１、２に示した配線構造あるいは本発明の主旨に沿ったその他の配線構造を適用して多層配線を形成することができる。

以上説明したように、本実施形態によって、半導体装置基板周辺部における配線層絶縁膜の剥れを抑制した多層配線を具備する半導体装置基板２００を提供することができる。

本発明は、上記の実施形態に限定されることなく、本発明の精神及び範囲から逸脱しないで、種々の変形を行って実施することができる。それゆえ、本発明は、ここに開示された実施形態に制限することを意図したものではなく、本発明の趣旨を逸脱しない範囲において他の実施形態にも適用でき、広い範囲に適用されるものである。

図１は、一般的な半導体装置基板周辺部の断面構造の一例を説明するために示す断面図である。 図２は、本発明の第１の実施形態による半導体装置基板周辺部の断面構造の一例を説明するために示す断面図である。 図３は、本発明の変形例１による半導体装置基板周辺部の断面構造の一例を説明するために示す断面図である。 図４は、本発明の変形例２による半導体装置基板周辺部の断面構造の一例を説明するために示す断面図である。 図５は、本発明の第２の実施形態による半導体装置基板周辺部の断面構造の一例を説明するために示す断面図である。

符号の説明

１００，２００，９００…半導体装置基板，１０…半導体基板，２０…第１の層間絶縁膜，３０…第２の層間絶縁膜，５０…第３の層間絶縁膜，２２，３８，５８…バリアメタル，２４…第１の配線，２６，４４…拡散防止絶縁膜，３２，５２…ビア層低誘電率絶縁膜，３４，５４…配線層低誘電率絶縁膜，３６，５６…配線層保護絶縁膜，４２…第２の配線，６２…第３の配線，１１０，２１０…第１の配線層，１２０，２２０…第２の配線層，２３０…第３の配線層。

Claims (5)

1. 半導体基板上に形成された半導体素子と、
   前記半導体素子を覆って形成された第１の層間絶縁膜と、
   前記第１の層間絶縁膜中に配置された第１の配線と、
   前記第１の層間絶縁膜上に形成された第１の絶縁膜、第２の絶縁膜、及び第３の絶縁膜とを含む第２の層間絶縁膜と、
   前記第２の絶縁膜及び第３の絶縁膜中に配置された第２の配線と、
   前記第１の絶縁膜中に配置され、前記第１の配線と前記第２の配線とを接続するビアプラグと
   を具備する半導体装置基板であって、
   前記半導体装置基板の周辺領域において、前記第１の絶縁膜の端部が前記第２の絶縁膜で覆われていることを特徴とする半導体装置基板。
2. 前記第１及び第２の絶縁膜は、低誘電率絶縁膜であることを特徴とする請求項１に記載の半導体装置基板。
3. 前記第１の絶縁膜は、有機シリコン酸化膜であり、前記第２の絶縁膜は、有機ポリマ膜であることを特徴とする請求項１若しくは２に記載の半導体装置基板。
4. 半導体基板上に形成された半導体素子と、
   前記半導体素子を覆って形成された第１の層間絶縁膜と、
   前記第１の層間絶縁膜中に配置された第１の配線と、
   前記第１の層間絶縁膜上に形成された第１の絶縁膜、第２の絶縁膜、及び第３の絶縁膜を含む第２の層間絶縁膜と、
   前記第２の絶縁膜及び第３の絶縁膜中に配置された第２の配線と、
   前記第１の絶縁膜中に配置され、前記第１の配線と前記第２の配線とを接続するビアプラグと、
   前記第２の層間絶縁膜上に形成された第４の絶縁膜、第５の絶縁膜、及び第６の絶縁膜を含む第３の層間絶縁膜と、
   前記第５の絶縁膜及び第６の絶縁膜中に配置された第３の配線と、
   前記第４の絶縁膜中に配置され、前記第２の配線と前記第３の配線とを接続するビアプラグと
   を具備する半導体装置基板であって、
   前記半導体装置基板の周辺領域において、前記第１及び第４の絶縁膜の端部がそれぞれ前記第２又は第５の絶縁膜で覆われていることを特徴とする半導体装置基板。
5. 前記第１及び第４の絶縁膜は、前記半導体装置基板の周辺領域において端部の位置が合わせられていることを特徴とする請求項４に記載の半導体装置基板。

Images