JP2016119321A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016119321A
JP2016119321A JP2013086337A JP2013086337A JP2016119321A JP 2016119321 A JP2016119321 A JP 2016119321A JP 2013086337 A JP2013086337 A JP 2013086337A JP 2013086337 A JP2013086337 A JP 2013086337A JP 2016119321 A JP2016119321 A JP 2016119321A
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor device
inorganic
resin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013086337A
Other languages
English (en)
Inventor
浩行 細井
Hiroyuki Hosoi
浩行 細井
賢一 宮島
Kenichi Miyajima
賢一 宮島
一志 中澤
Kazushi Nakazawa
一志 中澤
村山 啓一
Keiichi Murayama
啓一 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2013086337A priority Critical patent/JP2016119321A/ja
Priority to PCT/JP2014/000270 priority patent/WO2014171045A1/ja
Publication of JP2016119321A publication Critical patent/JP2016119321A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • H01L23/53295Stacked insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】信頼性及び機械的強度に優れた多層配線構造を有する半導体装置を提供することを目的とする。【解決手段】本開示に係る半導体装置は、半導体素子が形成された基板と、前記基板の上に形成され、前記基板側の第1の面と、前記第1の面と対向する第2の面と、側面とを有する第1の絶縁膜と、前記第1の絶縁膜を覆うように形成された第2の絶縁膜とを備え、前記第1の絶縁膜は前記第2の絶縁膜より熱膨張率が大きく、前記第1の絶縁膜は、前記第2の面において、前記第2の絶縁膜と接触し、前記第1の絶縁膜は、前記側面において、前記第2の絶縁膜と接触しない領域を有する。【選択図】図1

Description

本開示は、半導体装置及びその製造方法に関し、特に、樹脂膜を配線層間膜として用いる半導体装置に関する。
半導体集積回路の高集積化を図る技術の1つとして、酸化シリコン(SiO)等の一般的な無機膜と比べて比誘電率が低い樹脂膜を配線層間膜に用いることにより、配線間の寄生容量を低減し、且つ、樹脂膜の塗布形成による平坦化により配線層の積層数を増加することができる技術が挙げられる。
例えば、比誘電率が約3.9であるSiO、又は比誘電率が約7.5である窒化シリコン(Si)に代えて、比誘電率が約2.5〜3.0である低誘電率の樹脂膜が用いられる。低誘電率の樹脂膜は、スピンコート法により、有機溶媒に樹脂前駆体を含有した溶剤を基板に塗布し、塗布された樹脂前駆体を熱処理等により硬化反応させて形成する。このように、樹脂前駆体を液状で塗布するため、下地基板の凹凸が緩和されて、該下地基板の表面が平坦化する。
ところが、配線層間膜に樹脂膜を用いた多層配線構造の場合は、配線と樹脂膜とが接触する界面において、樹脂膜中の配線が該樹脂膜に含まれる水分により腐食して、配線の信頼性が劣化するという問題、及び腐食に起因する配線と樹脂膜との剥離による構造破壊が発生するという問題がある。
以下の特許文献1には、これらの問題を解決する多層配線構造が提案されている。
図7を用いて、特許文献1に記載の多層配線構造について説明する。
図7に示すように、半導体素子(図示せず)が形成された基板501の上に、絶縁膜502を介してアルミニウム配線503が形成されている。アルミニウム配線503の上側部分を除いて、ポリイミド樹脂膜504及びSiN膜505が形成されている。さらに、SiN膜505の上及びアルミニウム配線503におけるSiN膜505からの露出部分の上には、ニッケル配線506が形成されている。また、SiN膜505の上及びニッケル配線506の上には、パッシベーション(passivation)膜として、リンガラス膜507が形成されている。
特許文献1に記載の多層配線構造においては、ポリイミド樹脂膜504の基板501と反対側の面がSiN膜505により覆われているため、ポリイミド樹脂膜504が大気中の水分を吸収することを抑制できる。これにより、アルミニウム配線503の水分による腐食を抑制できるので、腐食に起因する多層配線構造の信頼性の劣化及び構造破壊を防止することができるとしている。
特開平1−150342号公報
しかしながら、図7に示す特許文献1の実施例に記載の多層配線構造では、SiN膜505を形成した後の工程や、多層配線構造完成後のチップ実装時に急激な温度変化が発生すると、熱膨張率の大きいポリイミド樹脂膜504に膨張・収縮が起こるが、熱膨張率の小さいSiN膜505はほとんど変化しないため、ポリイミド樹脂膜504の側面と、ポリイミド樹脂膜504の表面の交差部509におけるSiN膜505には、ポリイミド樹脂膜504の体積変動により過剰な応力が蓄積される。その結果、このように蓄積された応力により交差部509のSiN膜505が割れ、水分の拡散経路を形成する問題が生じるので、信頼性劣化及び構造破壊の問題を解決したことにはならない。
また、特に高周波半導体をはじめとする化合物半導体デバイスにおいては、配線抵抗の低減による高周波信号の損失低減を目的に、3〜6μmの厚みの金属配線を用いるため高段差を有する。従って、積層構造を実現するための平坦化には、配線形成後に塗布する樹脂膜の膜厚は4〜7μmの厚みを必要とする。このような膜厚の大きい樹脂膜を形成した場合、樹脂膜の膨張や収縮による体積変化量が大きく、また変化量の抑制や制御が難しくなるため、樹脂膜を被覆する無機膜の割れを抑制するのが非常に困難となる。
本開示は、上記従来の課題を解決し、信頼性及び機械的強度に優れた多層配線構造を有する半導体装置を提供することを目的とする。
前記の目的を達成するため、本開示の一態様に係る半導体装置は、半導体素子が形成された基板と、前記基板の上に形成され、前記基板側の第1の面と、前記第1の面と対向する第2の面と、側面とを有する第1の絶縁膜と、前記第1の絶縁膜を覆うように形成された第2の絶縁膜とを備え、前記第1の絶縁膜は前記第2の絶縁膜より熱膨張率が大きく、前記第1の絶縁膜は、前記第2の面において、前記第2の絶縁膜と接触し、前記第1の絶縁膜は、前記側面において、前記第2の絶縁膜と接触しない領域を有するように設けられている。
半導体装置に熱衝撃が負荷された場合、熱膨張率の大きい第1の絶縁膜に大きな体積変動が発生し、第1の絶縁膜の側面に平行な方向と、第1の絶縁膜の第2の面に平行な方向に応力変化が生じる。この時、第1の絶縁膜の側面と、第1の絶縁膜の第2の面の交差部には異なる方向からの応力が負荷されるため最も応力が集中する領域となるが、交差部上に形成された第2の絶縁膜は熱膨張率が小さいため、集中した応力により第2の絶縁膜が割れてしまう恐れがある。
しかしながら本開示のように、第1の絶縁膜の側面と、第1の絶縁膜を覆う第2の絶縁膜を接触させないことにより、急激な温度変化により第1の絶縁膜に大きな体積変動が発生しても、第1の絶縁膜の側面と第2の絶縁膜とが直接に接触しない部分の第2の絶縁膜には応力が発生しない。そして、交差部に集中する応力を低減することができるため、第2の絶縁膜の割れを抑制することができる。その結果、信頼性に優れた多層配線構造を有する半導体装置を得ることができる。また、第2の絶縁膜は、第1の絶縁膜の第2の面と密着しているので、第1の絶縁膜の側面において第2の絶縁膜が接触していなくても、全体的な層間膜の機械的強度を劣化させることはない。
また、本開示に係る半導体装置は、前記基板と垂直な同一断面内において、前記第2の面の一辺は、前記側面の一辺よりも長くなっていてもよい。
このようにすると、本開示に係る半導体装置の構成を製造する過程において、第1の絶縁膜の第2の面と第2の絶縁膜が密着する面積よりも、第1の絶縁膜の側面と第2の絶縁膜とが密着する面積が小さくなる。そして、第1の絶縁膜上に第2の絶縁膜を形成した後、適宜選定した温度で熱処理を行うことにより、第1の絶縁膜に微小な体積変化を発生させる。その結果、第1の絶縁膜の側面と第2の絶縁膜との接触面のみを剥離することができ、本開示に係る半導体装置を安定して形成できる。
また、本開示の構成であれば、たとえばチップ実装時に急激な温度変化が発生し、第1の絶縁膜に急激な体積変化が起こっても、第1の絶縁膜の側面と密着していない第2の絶縁膜は第1の絶縁膜の体積変化の影響を受けないため、第1の絶縁膜の側面における応力発生を抑制することができる。その結果、第1の絶縁膜の側面と第2の面との交差部に集中する応力を低減でき、第2の絶縁膜の割れを抑制することができる。また、第1の絶縁膜の第2の面と第2の絶縁膜とが密着する面積が大きいため、第2の絶縁膜の剥離による構造破壊を抑制することができる。
また、本開示に係る半導体装置は、前記第1の絶縁膜は、前記側面の全面において、前記第2の絶縁膜と接触しない構成でもよい。
このようにすると、第1の絶縁膜の側面と第2の絶縁膜が接触しない面積が大きくなり、第1の絶縁膜の側面部における応力の発生をより抑制でき、その結果、第1の絶縁膜の側面と第2の面の交差部に集中する応力をさらに緩和することができる。
なお、本開示に係る半導体装置は、前記第1の絶縁膜は樹脂を含み、前記第2の絶縁膜は無機材料を含んでいてもよい。
このようにすると、強度が相対的に低い樹脂膜の表面全体を、強度が相対的に高い無機膜により覆うことになるので、低誘電率でありながら全体として強度が高い配線層間膜としての絶縁膜を実現することができる。
本開示に係る半導体装置において、前記第2の絶縁膜は酸化シリコンを含んでいてもよい。
このように耐熱衝撃性の高い酸化シリコンを用いることで、第2の絶縁膜の割れをより抑制することができるため、配線層間膜全体の強度を高くすることができる。
本開示に係る半導体装置において、前記第2の絶縁膜は、酸化シリコン膜と、前記酸化シリコン膜の上に配置された窒化シリコンとを有する構成であってもよい。
第1の絶縁膜の側面と、第1の絶縁膜の第2の面の交差部に集中する応力は、熱膨張率の異なる第1の絶縁膜と第2の絶縁膜との界面に近い領域ほど大きくなる。そこでこのように、第2の絶縁膜として、第1の絶縁膜と第2の絶縁膜の界面に近い側に耐熱衝撃性の高い酸化シリコン膜を用いることで第2の絶縁膜の割れを抑制するとともに、酸化シリコン膜の上に窒化シリコン膜を用いることで耐湿性を向上することができるため、層間膜全体として、機械強度および耐湿性の高い構成を実現することができる。
本開示の半導体装置によれば、信頼性が高い配線構造を有する半導体装置を得ることができる。また、機械的強度に優れた配線構造を有する半導体装置を得ることができる。
図1は第1の実施形態に係る半導体装置の一例を示す断面図である。 図2は第1の実施形態に係る半導体装置の一例を示す平面図である。 図3は第1の実施形態に係る半導体装置の一例を示す断面図である。 図4は第1の実施形態に係る半導体装置の一例を示す断面図である。 図5Aは第1の実施形態に係る半導体装置の製造方法の一例を示す工程順の断面図である。 図5Bは第1の実施形態に係る半導体装置の製造方法の一例を示す工程順の断面図である。 図6Aは第1の実施形態に係る半導体装置の製造方法の一例を示す工程順の断面図である。 図6Bは第1の実施形態に係る半導体装置の製造方法の一例を示す工程順の断面図である。 図7は従来の多層配線構造を有する半導体装置を示す断面図である。
以下、一例として、2層構造の配線構造を持つ半導体装置について図面を参照しながら説明する。但し、以下の各実施形態は、本開示の内容の理解を容易にするための例示である。また、本開示は、各実施形態に示す2層の配線構造に限られず、3層以上の配線構造を有する半導体装置にも適用可能である。本開示は、実施形態に限定されない。
(第1の実施形態)
図1は、第1の実施形態に係る、第1配線層と第2配線層とを含む2層の配線構造を有する半導体装置の要部の断面構成を示している。ここでは、半導体装置を構成する半導体素子を省略している。また、本実施形態においては、半導体装置の上方又は上側、及び下方又は下側とは、例えば、図1を基準に採ると、電極パッド108に対して基板101側を下方又は下側と呼び、基板101に対して電極パッド108が設けられた側を上方又は上側と呼ぶ。
また、第1の部材の上に第2の部材を設ける(又は形成する)とは、該第1の部材の上に第2の部材を直接に設ける(又は形成する)場合と、該第1の部材の上に第3の部材を介在させて第2の部材を設ける(又は形成する)場合とを含む。これらは、他の図面においても同様であり、他の実施形態においても同様である。
図1に示すように、例えば、所望の半導体素子(図示せず)が配置されたヒ化ガリウム(GaAs)からなる基板101の主面上に、窒化シリコン(SiN)からなる第1無機膜102が配置され、該第1無機膜102の上に、金(Au)からなる第1配線層103が選択的に配置されている。ここで、例えば、基板101の厚さは400μmから700μm程度であり、第1無機膜102の厚さは50nmから500nm程度であり、第1配線層103の厚さは3μmから6μm程度である。
第1無機膜102及び第1配線層103の上に、SiNからなる第2無機膜104と、ポリイミドからなる樹脂膜105(第1絶縁膜)と、基板101側からSiO、SiNの順に積層された第3無機膜106(第2絶縁膜)と、Auからなる第2配線層107とが順次配置されている。
ここで、例えば、第2無機膜104及び第3無機膜106の厚さは、それぞれ50nmから500nm程度であり、樹脂膜105の厚さは4μmから7μm程度であり、第2配線層107の厚さは3μmから7μm程度である。
このように、本実施形態においては、第1配線層103と第2配線層107との間を絶縁する絶縁膜(配線層間膜)は、樹脂膜105と、該樹脂膜105の下面を覆う第2無機膜104と、該樹脂膜105の上面及び側面を覆う第3無機膜106とから構成される。また、本実施形態においては、樹脂膜105の側面と第3無機膜106とが接触していない第1領域112が設けられている。
図2は、本実施形態に係る半導体装置の平面図である。具体的には、スクライブラインに囲まれた、1チップ内の平面図である。図2は、図面の見やすさを考慮して、一部の構成要件を割愛している。なお、図1は、図2のA−A´断面を示す図である。
第1配線層103及び第2配線層107には、互いに電気的に接続される第1コンタクト部110と第2コンタクト部111とが設けられている。第1コンタクト部110及び第2コンタクト部111においては、樹脂膜105及び第2無機膜104、第3無機膜106に開口部がそれぞれ形成されている。
第2配線層107の上には、厚さが500nmから800nm程度のSiNからなる保護膜109が形成されている。なお、保護膜109には、第2配線層107を露出する第3開口部114が設けられ、第2配線層107の露出部分が外部端子と電気的に接続される電極パッド108として機能する。
上述したように、本実施形態においては、樹脂膜105の表面全体を、第2無機膜104及び第3無機膜106によって連続して被覆し、該樹脂膜105の側面と該第3無機膜106が接触しない第1領域112を設けている。ここで例えば第3無機膜106を形成した後の工程や実装の時に本構成に急激な温度変化が発生した場合(以下、熱衝撃と記載する)、該第3無機膜106よりも該樹脂膜105は熱膨張率が大きいため、該樹脂膜105の膨張および収縮による体積変化に対して、該第3無機膜106の体積変化は小さく、ほとんど無視できる。
従って、応力集中部113の第3無機膜106には、樹脂膜105の体積変化に起因した応力が集中するのに対して、該第3無機膜106は体積変化による応力緩和ができないため、該応力集中部113の該第3無機膜106は割れてしまう。
しかしながら、本実施形態のように樹脂膜105の側面と第3無機膜106とが接触していない第1領域112を設けると、例えば樹脂膜105が膨張しても、基板101表面と水平な方向には第3無機膜106を押し出す応力が負荷されない。従って、応力集中部113において第3無機膜106に集中する応力が小さくなるため、該応力集中部113における該第3無機膜106の割れを抑制することができる。
また、図3に示すように、樹脂膜105表面上に形成された第3無機膜106の基板101と平行な方向の第1長さ201が、該樹脂膜105側面上に形成された該第3無機膜の該側面に沿った方向の第2長さ202より長くてもよい。これにより、熱衝撃発生時の第3無機膜106の割れを抑制することができるとともに、樹脂膜105表面と該樹脂膜105表面上に形成された該第3無機膜106との密着面積が大きいため、該第3無機膜106の剥離による構造破壊を抑制することができる。
なお、樹脂膜105が第1配線層103上にのみ形成され、第1配線層103の側面とは密着しない場合、第1長さ201が該樹脂膜105側面上に形成された該第3無機膜106の該側面に沿った方向の第3長さ203より長くてもよい。
また、本実施形態においては、第3無機膜106を基板101側からSiO膜、SiN膜の順で積層し形成している。ここで、応力集中部113における応力集中は樹脂膜105の体積変化に起因しているため、該樹脂膜105と第3無機膜106との界面に近い領域ほど応力が大きくなる。
そこで本実施形態のように、樹脂膜105と該第3無機膜106との界面に近い側に耐熱衝撃性の高いSiO膜を用いることで該第3無機膜106の割れ発生を抑制するとともに、該SiO膜の上に透水性の低いSiN膜を形成することで耐湿性を向上することができ、層間膜全体として機械強度及び耐湿性の高い構成を実現することができる。
なお、第1無機膜102、第2無機膜104及び第3無機膜106の各構成材料は、酸化シリコン(SiO)や窒化シリコン(SiN)に限らない。具体例としては、SiOやSiNの他に、酸窒化シリコン(SiON)、酸化ニオブ(Nb)、酸化ジルコニウム(ZrO)、酸化タンタル(Ta)又は酸化アルミニウム(Al)等の材料が挙げられる。
また、本実施形態で用いた第1無機膜102及び第2無機膜104は、それぞれ単層構造としたが、これに限らず、それぞれ必要に応じて複数層として構成してもよい。
また、樹脂膜105は、ポリイミド樹脂に限られず、低誘電率である配線層間膜を構成できる材料であればよい。すなわち、比誘電率が、例えば約2.5〜3.0の樹脂材料を用いればよく、具体例としては、ポリイミド樹脂の他に、ベンゾシクロブテン(BCB)樹脂又はポリベンゾオキサゾール(PBO)樹脂等を適宜選定すればよい。
なお、樹脂膜105の側面と第3無機膜106とが接触しない第1領域112が形成される領域は、第1配線層103と第2配線層107とを電気的に接続する第1開口部105A及び第2開口部105Bの近傍に限らない。例えば、図4に示すように、該樹脂膜105の側面が形成される領域であれば、例えばスクライブライン部などにも形成してもよい。
(第1の実施形態に係る半導体装置の製造方法)
以下、第1の実施形態に係る半導体装置の製造方法の一例について、図5A及び図5B、図6A及び図6Bを参照しながら説明する。
まず、図5Aに示すように、例えばプラズマCVD法により、所望の半導体素子が形成された、厚さが400μmから700μm程度のGaAsからなる基板101の主面上に、SiNからなり厚さが50nmから500nm程度の第1無機膜102を形成する。
続いて、例えば電解めっき法により、第1無機膜102の上に、Auからなり厚さが3μmから6μm程度の第1配線層103を選択的に形成する。その後、プラズマCVD法により、第1無機膜102及び第1配線層103の上に、SiNからなり厚さが50nm〜500nm程度の第2無機膜104を形成する。
次に、図5Bに示すように、スピンコート法により、樹脂膜105を第2無機膜104の上に塗布する。
続いて、リソグラフィ技術により、樹脂膜105における第1コンタクト部110の形成領域及び第2コンタクト部111の形成領域に対してエッチングを行って、それぞれ第2無機膜104を露出する第1開口部105A及び第2開口部105Bを形成する。
その後、樹脂膜105に対して窒素(N)雰囲気の熱処理を行って該樹脂膜105を硬化することにより、樹脂膜105を4μmから7μm程度の厚さに調整する。
続いて、プラズマCVD法により、厚さ50〜500nmのSiO膜と厚さ50〜500nmのSiNを順次積層した第3無機膜106を、第1開口部105A及び第2開口部105Bの底面及び端面を含め、樹脂膜105の上の全面にわたって形成する。ここで、樹脂膜105に対して行う熱処理では、適宜温度や時間を選定することにより、該樹脂膜105の硬化反応率を50〜95%とする。
次に、図6Aに示すように、樹脂膜105の硬化熱処理と同等もしくはそれ以下の温度、及び、該硬化熱処理と同等もしくはそれ以下の昇温速度で追加熱処理を行うことにより、該樹脂膜105の側面と、第3無機膜106の界面を剥離する。
このような追加熱処理を行うと、樹脂膜105中の未硬化反応部分の硬化反応が進行するものの、該樹脂膜105の硬化熱処理よりも追加熱処理の温度及び昇温速度が低いため、該樹脂膜105の収縮量及び収縮速度を微小にすることができる。そのため、収縮量及び収縮速度の制御が容易になる。
また、第3無機膜106を形成する際、樹脂膜105表面上と比較し、該第3無機膜106の原料ガスが該樹脂膜105側面に回り込みにくいため、該樹脂膜105側面と該第3無機膜106との界面の密着力は、該樹脂膜105表面と該第3無機膜106との界面の密着力よりも小さくなる。従って、追加熱処理により、樹脂膜105側面と密着している第3無機膜106のみを剥離することができる。
また、本実施形態の製造方法では、樹脂膜105表面上に形成された第3無機膜106の基板101と平行な方向の第1長さ201が、該樹脂膜105側面上に形成された該第3無機膜106の該側面に沿った方向の第2長さ202より長くてもよい。
この構成により、樹脂膜105側面と第3無機膜106の密着面積が、該樹脂膜105表面と該第3無機膜106の密着面積よりも小さくなるため、相対的に該樹脂膜105側面と該第3無機膜106との密着力を小さくできる。その結果、追加熱処理で該樹脂膜105側面と密着している該第3無機膜106の界面のみを容易かつ安定に剥離することができる。
また、樹脂膜の収縮率はどの方向でも一定なので、収縮量自体は単純に厚みで決まる。つまり、追加熱処理時に基板101と平行な方向の樹脂膜105の収縮量が、該基板101と垂直な方向の該樹脂膜105の収縮量よりも大きくなるため、該樹脂膜105側面上の該第3無機膜106のみを容易かつ安定に剥離することができる。
なお、樹脂膜105が第1配線層103上にのみ形成され、第1配線層103の側面とは密着しない場合、第1長さ201が該樹脂膜105側面上に形成された該第3無機膜106の該側面に沿った方向の第3長さ203より長くてもよい。
次に、図6Bに示すように、リソグラフィ技術及びドライエッチング技術により、第1開口部105A及び第2開口部105Bからそれぞれ露出する第2無機膜104及び第3無機膜106における第1配線層103上の領域を選択的に除去する。この過程により、第1配線層103と、後工程で形成される第2配線層107とを電気的に接続する第1コンタクト部110及び第2コンタクト部111をそれぞれ形成する。
続いて、電解めっき法により、Auからなる第2配線層107を、第3無機膜106の上及び第1配線層103における各コンタクト部110、111からの露出部分の上に形成する。また、第2配線層107の一部は、電極パッド108として利用する。
続いて、プラズマCVD法により、第3無機膜106及び第2配線層107の上に、SiNからなり厚さが500nmから800nm程度の保護膜109を形成する。
続いて、リソグラフィ技術及びドライエッチング技術により、保護膜109における電極パッド108の上側部分を除去して、多層配線構造を有する半導体装置を得ることができる。
なお、本実施形態に係る製造方法における第2無機膜104及び第3無機膜106の厚さは例示であって、これに限られない。
また、樹脂膜105の表面を覆う第2無機膜104と第3無機膜106とには、同一の組成を持つ材料、又は実質的に同一と見なせる材料を用いてもよい。
なお、各無機膜102、104及び106並びに保護膜109における成膜手段の例として、CVD法、例えばプラズマCVD法、常圧CVD法若しくはMOCVD法等、又はPVD法、例えばスパッタ法若しくは真空蒸着法等が挙げられる。本実施形態においては、膜厚に高い均一性を実現でき、且つ成膜が容易なプラズマCVD法を用いている。ここで、CVD法とは、化学気相成長(Chemical Vapor Deposition)法の略称であり、PVD法とは、物理的蒸着(Physical Vapor Deposition)法の略称である。
本開示に係る半導体装置は、樹脂膜を配線層間膜として用いる半導体装置等に有用である。
101 基板
102 第1無機膜
103 第1配線層
104 第2無機膜
105 樹脂膜
105A 第1開口部
105B 第2開口部
106 第3無機膜
107 第2配線層
108 電極パッド(電極層)
109 保護膜
110 第1コンタクト部
111 第2コンタクト部
112 第1領域
113 応力集中部
114 第3開口部
201 第1長さ
202 第2長さ
203 第3長さ

Claims (6)

  1. 半導体素子が形成された基板と、
    前記基板の上に形成され、前記基板側の第1の面と、前記第1の面と対向する第2の面と、側面とを有する第1の絶縁膜と、
    前記第1の絶縁膜を覆うように形成された第2の絶縁膜とを備え、
    前記第1の絶縁膜は前記第2の絶縁膜より熱膨張率が大きく、
    前記第1の絶縁膜は、前記第2の面において、前記第2の絶縁膜と接触し、
    前記第1の絶縁膜は、前記側面において、前記第2の絶縁膜と接触しない領域を有する
    半導体装置。
  2. 前記基板と垂直な同一断面内において、前記第2の面の一辺は、前記側面の一辺よりも長い請求項1に記載の半導体装置。
  3. 前記第1の絶縁膜は、前記側面の全面において、前記第2の絶縁膜と接触しない
    請求項1又は2に記載の半導体装置。
  4. 前記第1の絶縁膜は樹脂を含み、
    前記第2の絶縁膜は無機材料を含む請求項1から3のいずれかに記載の半導体装置。
  5. 前記第2の絶縁膜は酸化シリコンを含む
    請求項1から4のいずれかに記載の半導体装置。
  6. 前記第2の絶縁膜は、
    酸化シリコン膜と、
    前記酸化シリコン膜の上に配置された窒化シリコンとを有する
    請求項1から5のいずれかに記載の半導体装置。
JP2013086337A 2013-04-17 2013-04-17 半導体装置 Pending JP2016119321A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013086337A JP2016119321A (ja) 2013-04-17 2013-04-17 半導体装置
PCT/JP2014/000270 WO2014171045A1 (ja) 2013-04-17 2014-01-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013086337A JP2016119321A (ja) 2013-04-17 2013-04-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2016119321A true JP2016119321A (ja) 2016-06-30

Family

ID=51731012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013086337A Pending JP2016119321A (ja) 2013-04-17 2013-04-17 半導体装置

Country Status (2)

Country Link
JP (1) JP2016119321A (ja)
WO (1) WO2014171045A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331612A (zh) * 2020-11-09 2021-02-05 歌尔微电子有限公司 半导体芯片的制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01122173A (ja) * 1987-11-05 1989-05-15 Nec Corp 電界効果トランジスタ
JPH01150342A (ja) * 1987-12-07 1989-06-13 Nec Corp 多層配線構造体及びその製造方法
JP4666703B2 (ja) * 1999-10-12 2011-04-06 旭化成イーマテリアルズ株式会社 半導体装置及びその材料
JP2003163266A (ja) * 2001-11-28 2003-06-06 Sony Corp 半導体装置の製造方法および半導体装置
JP2004022653A (ja) * 2002-06-13 2004-01-22 Denso Corp 半導体装置
JP2004186439A (ja) * 2002-12-03 2004-07-02 Sanken Electric Co Ltd 半導体装置およびその製造方法
JP2007073681A (ja) * 2005-09-06 2007-03-22 Renesas Technology Corp 半導体装置およびその製造方法
JP5346497B2 (ja) * 2007-06-12 2013-11-20 株式会社半導体エネルギー研究所 半導体装置
US7955994B2 (en) * 2007-10-18 2011-06-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, semiconductor device, and electronic appliance

Also Published As

Publication number Publication date
WO2014171045A1 (ja) 2014-10-23

Similar Documents

Publication Publication Date Title
TWI766918B (zh) 貫通電極基板、半導體裝置及貫通電極基板之製造方法
JP2011216771A (ja) 半導体装置およびその製造方法
JP7400873B2 (ja) 貫通電極基板、貫通電極基板の製造方法及び実装基板
US20080001244A1 (en) System Comprising an Electrical Component and an Electrical Connecting Lead for Said Component, and Method for the Production of Said System
TWI673838B (zh) 半導體裝置及其製造方法
JP2011223234A (ja) 圧電振動子、圧電デバイス、貫通電極構造、半導体装置、半導体パッケージ
US20150344298A1 (en) Electronic component and manufacturing method of the same
JP2013157540A (ja) 半導体装置およびその製造方法
JP2013021085A (ja) インターポーザ及びその製造方法、並びに半導体装置及びその製造方法
WO2014171045A1 (ja) 半導体装置
JP5565272B2 (ja) 貫通電極基板
JP2009088002A (ja) 半導体装置及びその製造方法
WO2013150707A1 (ja) 半導体装置及びその製造方法
JP4802681B2 (ja) 電子部品及びその製造方法、並びに電子機器
TWI697078B (zh) 封裝基板結構與其接合方法
JP6079279B2 (ja) 半導体装置、半導体装置の製造方法
JP6757293B2 (ja) 化合物半導体集積回路及びその作製方法
JP2015002219A (ja) 半導体ウエハにおける成膜方法
US11398437B2 (en) Power device including metal layer
WO2015159579A1 (ja) 半導体装置
US10332839B2 (en) Interconnect structure and fabricating method thereof
US8278754B2 (en) Metal line in semiconductor device and method for forming the same
US20200091078A1 (en) Semiconductor device
JP6330373B2 (ja) 多層配線構造体
JPS5974651A (ja) 半導体装置