TWI673838B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI673838B
TWI673838B TW106135826A TW106135826A TWI673838B TW I673838 B TWI673838 B TW I673838B TW 106135826 A TW106135826 A TW 106135826A TW 106135826 A TW106135826 A TW 106135826A TW I673838 B TWI673838 B TW I673838B
Authority
TW
Taiwan
Prior art keywords
insulating film
film
layer
semiconductor
semiconductor substrate
Prior art date
Application number
TW106135826A
Other languages
English (en)
Other versions
TW201830603A (zh
Inventor
青池將之
黑川敦
小林敦
Original Assignee
日商村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商村田製作所股份有限公司 filed Critical 日商村田製作所股份有限公司
Publication of TW201830603A publication Critical patent/TW201830603A/zh
Application granted granted Critical
Publication of TWI673838B publication Critical patent/TWI673838B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明提供一種能夠降低晶片的撓曲、鈍化膜的裂紋的半導體裝置。半導體裝置(1)具備半導體基板(2)、形成在半導體基板(2)的半導體元件(3)、與半導體元件(3)連接的金屬層(4)、以及保護半導體元件(3)的鈍化膜(11)。鈍化膜(11)交替地層疊拉伸應力大的第一絕緣膜(12)和拉伸應力小的第二絕緣膜(13)而形成。第一絕緣膜(12)和第二絕緣膜(13)使用矽氮化膜、矽氧化膜、矽氮氧化膜中的任一者來形成。鈍化膜(11)作為整體產生拉伸應力。

Description

半導體裝置及其製造方法
本發明涉及在半導體基板上形成有鈍化膜的半導體裝置及其製造方法。
一般來說，已知有具備半導體基板、形成在半導體基板的半導體元件、以及保護半導體元件的鈍化膜的半導體裝置(例如，參照專利文獻1)。在專利文獻1公開了如下結構，即，鈍化膜交替地層疊壓縮應力膜和拉伸應力膜而形成，並且鈍化膜作為整體產生壓縮應力。
在先技術文獻
專利文獻
專利文獻1：美國專利第8941218號說明書
可是，鈍化膜是成膜在設備表層的保護膜，在晶片處理的最終步驟形成。因此，在對鈍化膜進行成膜的晶片表面，例如形成有半導體層、絕緣膜層、有機物層以及金屬層。即，在晶片表面積蓄了直到形成鈍化膜之前為止的處理履歷。在該晶片中，存在作為由各種材料的熱膨脹係數差引起的應力而殘留壓縮應力的傾向。
對此，專利文獻1記載的鈍化膜作為整體產生壓縮應力。在晶片表面形成了這種鈍化膜的情況下，鈍化膜的壓縮應力會追加到晶片的殘留壓縮應力。其結果是，存在如下問題，即，由於這些壓縮應力，除了在晶片產生撓曲以外，還會在鈍化膜產生裂紋。
本發明是鑒於上述的現有技術的問題而完成的，本發明的目的在於，提供一種能夠降低晶片的撓曲、鈍化膜的裂紋的半導體裝置及其製造方法。
為了解決上述的課題，請求項1的發明的半導體裝置具備半導體基板、形成在上述半導體基板的半導體元件、以及保護上述半導體元件的鈍化膜，其特徵在於，上述鈍化膜交替地層疊拉伸應力大的第一絕緣膜和拉伸應力小的第二絕緣膜而形成，作為整體產生拉伸應力。
在請求項2的發明中，上述第二絕緣膜產生壓縮應力。
在請求項3的發明中，上述第一絕緣膜和上述第二絕緣膜使用矽氮化膜、矽氧化膜、矽氮氧化膜中的任一者來形成。
在請求項4的發明中，在上述半導體基板形成有半導體層、絕緣膜層、有機物層以及金屬層，上述鈍化膜覆蓋這些半導體層、絕緣膜層、有機物層以及金屬層而形成在上述半導體基板。
此外，基於請求項5的發明的半導體裝置的製造方法的特徵在於，具有在半導體基板上形成鈍化膜的步驟，上述鈍化膜交替地層疊拉伸應力大的第一絕緣膜和拉伸應力小的第二絕緣膜而形成，作為整體產生拉伸應力。
在請求項6的發明中，在上述半導體基板上，在形成上述鈍化膜之前，形成半導體層、絕緣膜層、有機物層以及金屬層，上述鈍化膜覆蓋這些半導體層、絕緣膜層、有機物層以及金屬層而形成在上述半導體基板。
在請求項7的發明中，上述金屬層藉由蒸鍍或電鍍而形成。
根據請求項1的發明，鈍化膜交替地層疊拉伸應力大的第一絕緣膜和拉伸應力小的第二絕緣膜而形成，作為整體產生拉伸應力。因此，即使在半導體基板產生伴隨著處理履歷的壓縮應力時，也能夠藉由產生拉伸應力的鈍化膜減弱半導體基板的壓縮應力。其結果是，能夠降低由半導體基板構成的晶片的撓曲、鈍化膜的裂紋。
根據請求項2的發明，第二絕緣膜產生壓縮應力。因此，第二絕緣膜的拉伸應力與第一絕緣膜的拉伸應力相比變小。此時，鈍化膜能夠藉由適當地調整第一絕緣膜以及第二絕緣膜的應力傾向、膜厚等，從而作為整體產生拉伸應力。
根據請求項3的發明，第一絕緣膜和第二絕緣膜使用矽氮化膜、矽氧化膜、矽氮氧化膜中的任一者來形成。此時，鈍化膜因為層疊第一絕緣膜和第二絕緣膜而形成，所以能夠具備絕緣性以及耐濕性。
根據請求項4的發明，鈍化膜覆蓋半導體層、絕緣膜層、有機物層以及金屬層而形成在半導體基板。因此，即使在半導體層、絕緣膜層、有機物層以及金屬層由於彼此的熱膨脹係數差而產生壓縮應力時，也能夠藉由產生拉伸應力的鈍化膜減弱它們的壓縮應力。
根據請求項5的發明，具有在半導體基板上形成鈍化膜的步驟，上述鈍化膜交替地層疊拉伸應力大的第一絕緣膜和拉伸應力小的第二絕緣膜而形成，作為整體產生拉伸應力。因此，即使在半導體基板產生伴隨著處理履歷的壓縮應力時，也能夠藉由產生拉伸應力的鈍化膜減弱半導體基板的壓縮應力。其結果是，能夠降低由半導體基板構成的晶片的撓曲、鈍化膜的裂紋。
根據請求項6的發明，鈍化膜覆蓋半導體層、絕緣膜層、有機物層以及金屬層而形成在半導體基板。因此，即使在半導體層、絕緣膜層、有機 物層以及金屬層由於彼此的熱膨脹係數差而產生壓縮應力時，也能夠藉由產生拉伸應力的鈍化膜減弱它們的壓縮應力。
根據請求項7的發明，金屬層藉由蒸鍍或電鍍而形成。因此，即使在伴隨著金屬層的成膜而在金屬層產生壓縮應力時，也能夠藉由產生拉伸應力的鈍化膜減弱金屬層的壓縮應力。
1、31、41‧‧‧半導體裝置
2‧‧‧半導體基板
2A‧‧‧表面
2B‧‧‧半導體層
3‧‧‧半導體元件
4‧‧‧金屬層
11、32、46‧‧‧鈍化膜
12、33、47‧‧‧第一絕緣膜
13、34、48‧‧‧第二絕緣膜
42‧‧‧第一金屬層(金屬層)
43‧‧‧絕緣膜層
44‧‧‧有機物層
45‧‧‧第二金屬層(金屬層)
圖1是表示基於第一實施方式的半導體裝置的剖視圖。
圖2是表示基於第一實施方式的半導體裝置的主要部分放大剖視圖。
圖3是表示半導體層形成步驟的剖視圖。
圖4是表示金屬層形成步驟的剖視圖。
圖5是表示基於第二實施方式的半導體裝置的主要部分放大剖視圖。
圖6是表示基於第三實施方式的半導體裝置的剖視圖。
圖7是表示基於第三實施方式的半導體裝置的主要部分放大剖視圖。
圖8是表示第一金屬層形成步驟的剖視圖。
圖9是表示絕緣膜層形成步驟的剖視圖。
圖10是表示第一通孔形成步驟的剖視圖。
圖11是表示有機物層形成步驟的剖視圖。
圖12是表示第二通孔形成步驟的剖視圖。
圖13是表示第二金屬層形成步驟的剖視圖。
以下，參照附圖對基於本發明的實施方式的半導體裝置進行詳 細說明。本發明的半導體裝置例如可應用於對MHz頻段或GHz頻段那樣的高頻信號進行放大的功率放大器。
在圖1表示基於第一實施方式的半導體裝置1。半導體裝置1具備半導體基板2、金屬層4以及鈍化膜11。
半導體基板2使用例如像砷化鎵(GaAs)那樣的半導體材料形成為平板狀。另外，半導體基板2也可以由例如像磷化銦(InP)、氮化鎵(GaN)等那樣的其它III-V族的化合物半導體形成。半導體基板2也可以使用例如像硒化鋅(ZnSe)那樣的II-VI族的化合物半導體形成，還可以使用例如像碳化矽(SiC)、矽鍺(SiGe)那樣的IV族的化合物半導體形成。此外，半導體基板2不限於化合物半導體，也可以由例如像矽(Si)、鍺(Ge)那樣的IV族單一元素的半導體形成。
在半導體基板2的表面2A形成有例如由砷化鎵(GaAs)、砷化鋁鎵(AlGaAs)等構成的半導體層2B。半導體層2B可以是摻雜了雜質的半導體層，也可以是除去了雜質的半導體層。此外，半導體層2B可以是一層，也可以是多層(例如，兩層)。
半導體元件3配置在半導體基板2的表面2A側。半導體元件3例如包含半導體層2B而形成。半導體元件3可以是像二極體、場效電晶體等那樣的主動元件，也可以是像電阻、電容器等那樣的被動元件。半導體元件3一般在半導體基板2設置有多個(僅圖示一個)。這些多個半導體元件3藉由金屬層4而相互電連接。
金屬層4形成在半導體基板2的表面2A上。金屬層4使用例如像金(Au)等那樣的導電性金屬材料形成。金屬層4具有例如像形成半導體元件3的電極、對多個半導體元件3之間進行電連接、對半導體元件3與外部之間進行電連接等那樣的各種功能。由此，在半導體基板2形成有包含半導體元件3的各 種電路5(例如，放大電路等)。因此，半導體基板2成為形成電路5的電路基板。
鈍化膜11覆蓋金屬層4而設置在半導體基板2的表面2A上。因此，鈍化膜11除了覆蓋金屬層4以外還覆蓋半導體層2B。鈍化膜11交替地層疊拉伸應力大的第一絕緣膜12和拉伸應力小的第二絕緣膜13而形成，作為整體產生拉伸應力。
第一絕緣膜12以及第二絕緣膜13例如使用矽氮化膜形成。第一絕緣膜12以及第二絕緣膜13例如使用等離子體氣相生長(等離子體CVD)那樣的成膜方法形成。第一絕緣膜12以及第二絕緣膜13各自的成膜條件(生長條件)不同。作為一個例子，關於第一絕緣膜12和第二絕緣膜13，在成膜時對等離子體CVD裝置的放電電極供給的高頻功率(RF功率)不同。具體地，第二絕緣膜13與第一絕緣膜12相比使用大的高頻功率進行成膜。由此，第二絕緣膜13與第一絕緣膜12相比形成有密度高的矽氮化膜。其結果是，第二絕緣膜13與第一絕緣膜12相比成為耐濕性高的膜。
除此以外，第二絕緣膜13與第一絕緣膜12相比形成密度高的矽氮化膜，因此第二絕緣膜13具有產生壓縮應力的傾向。因此，第二絕緣膜13的拉伸應力變得小於第一絕緣膜12的拉伸應力。
此時，適當地設定成膜條件等，使得第二絕緣膜13產生壓縮應力。因此，第二絕緣膜13成為產生壓縮應力的壓縮應力膜。另一方面，適當地設定成膜條件等，使得第一絕緣膜12產生拉伸應力。因此，第一絕緣膜12成為產生拉伸應力的拉伸應力膜。
鈍化膜11交替地層疊第一絕緣膜12和第二絕緣膜13而形成。此時，鈍化膜11可以由層疊了單個第一絕緣膜12和單個第二絕緣膜13的共計兩層絕緣膜構成，也可以由3層以上的絕緣膜構成。即，第一絕緣膜12的數目和第 二絕緣膜13的數目可以相同，也可以不同。圖1例示了鈍化膜11具備兩層第一絕緣膜12和兩層第二絕緣膜13的情況。
鈍化膜11交替地層疊產生拉伸應力的第一絕緣膜12和產生壓縮應力的第二絕緣膜13而形成。此時，第一絕緣膜12以及第二絕緣膜13形成為，鈍化膜11作為整體產生拉伸應力。因此，考慮第一絕緣膜12的拉伸應力的大小和第二絕緣膜13的壓縮應力的大小，例如，第一絕緣膜12的膜厚大於第二絕緣膜13的膜厚。
另外，使鈍化膜11作為整體產生拉伸應力的方法，不限於調整第一絕緣膜12的膜厚和第二絕緣膜13的膜厚的方法。例如，也可以基於成膜條件而適當地調整第一絕緣膜12的拉伸應力的大小和第二絕緣膜13的壓縮應力的大小。此外，也可以使第一絕緣膜12的層數比第二絕緣膜13的層數多。
此外，第一絕緣膜12以及第二絕緣膜13不需要使用彼此相同的材料形成，也可以使用彼此不同的材料形成。若考慮耐濕性、穩定性，則第一絕緣膜12以及第二絕緣膜13較佳為使用矽氮化膜(例如Si3N4、SiN等)、矽氧化膜(例如SiO2、SiO等)、矽氮氧化膜(例如SiON等)中的任一者來形成。
接著，參照圖1至圖4對半導體裝置1的製造方法進行說明。另外，在一般的製造方法中，以晶片單位一次形成多個半導體裝置1。因此，在形成了鈍化膜11之後的最終步驟(分離步驟)中，從晶片切割各個半導體晶片。由此，形成圖1以及圖2所示的半導體裝置1。在此，省略說明從晶片的分離步驟。
首先，準備例如由砷化鎵等化合物半導體構成的加工前的半導體基板21。接著，在圖3所示的半導體層形成步驟中，例如使用像等離子體CVD那樣的成膜方法在半導體基板21的表面21A形成半導體層21B。由此，形成半導體基板2。
接下來，在圖4所示的金屬層形成步驟中，例如使用真空蒸鍍、濺射、電鍍等成膜方法在半導體基板2的表面2A上形成由導電性金屬材料構成的金屬膜。此後，藉由蝕刻等從金屬膜除去不需要的部分。由此，在半導體基板2的表面2A上形成作為電極、連接佈線等發揮功能的金屬層4。與此相伴，在半導體基板2形成半導體元件3以及電路5。
接下來，在鈍化膜形成步驟中，使用例如像等離子體CVD那樣的成膜方法，在半導體基板21的表面21A形成由第一絕緣膜12和第二絕緣膜13構成的鈍化膜11。此時，交替地層疊產生拉伸應力的第一絕緣膜12和產生壓縮應力的第二絕緣膜13而形成。
具體說明為，最初在與半導體基板2的接合面形成產生拉伸應力的第一層(最下層)的第一絕緣膜12。接著，覆蓋第一層的第一絕緣膜12而形成第二層的第二絕緣膜13。接著，覆蓋第二層的第二絕緣膜13而形成第三層的第一絕緣膜12。最後，覆蓋第三層的第一絕緣膜12而形成第四層(最上層)的第二絕緣膜13。
在此，在形成第一絕緣膜12時和形成第二絕緣膜13時，例如變更像高頻功率那樣的成膜條件。由此，第一絕緣膜12的拉伸應力變得比第二絕緣膜13大。除此以外，藉由適當地調整第一絕緣膜12和第二絕緣膜13的內部應力的大小、膜厚等，從而鈍化膜11作為整體產生拉伸應力。
在此，在半導體基板2的表面2A上形成有金屬層4。在形成該金屬層4時，一般會伴隨著加熱、冷卻等溫度變化。另一方面，金屬層4等和半導體基板2彼此的熱膨脹係數不同。因此，在半導體基板2的表面2A側，基於熱膨脹係數的差異而產生內部應力。此外，在半導體基板2的半導體層2B也存在產生內部應力的傾向。像這樣，在半導體基板2存在伴隨著製造處理的履歷而產生壓縮應力的傾向。除此以外，金屬層4形成為剖面為四邊形。此時，應力集 中在金屬層4的角落部分，在鈍化膜11中的與金屬層4接觸的地方，存在容易產生變形、應變的傾向。
對此，鈍化膜11作為整體產生拉伸應力。因此，即使在半導體基板2產生伴隨著處理履歷的壓縮應力時，也能夠藉由產生拉伸應力的鈍化膜11減弱半導體基板2的壓縮應力。其結果是，能夠降低由半導體基板2構成的晶片的撓曲、鈍化膜11的裂紋。
另外，為了減弱半導體基板2的壓縮應力，較佳為在半導體基板2與鈍化膜11的接合部分(最下層)配置拉伸應力大的第一絕緣膜12。但是，拉伸應力大的第一絕緣膜12與拉伸應力小的第二絕緣膜13相比，存在密度變低的傾向，耐濕性容易降低。若考慮這一點，則較佳為在半導體基板2與鈍化膜11的接合部分(最下層)配置拉伸應力小、產生壓縮應力的第二絕緣膜13。在考慮了以上的利害得失的基礎上，可根據半導體基板2的要求規格、成品率等而適當地選擇在半導體基板2與鈍化膜11的接合部分配置第一絕緣膜12和第二絕緣膜13中的哪一個絕緣膜。
於是，根據第一實施方式，鈍化膜11交替地層疊拉伸應力大的第一絕緣膜12和拉伸應力小的第二絕緣膜13而形成，作為整體產生拉伸應力。因此，即使在半導體基板2產生伴隨著處理履歷的壓縮應力時，也能夠藉由產生拉伸應力的鈍化膜11減弱半導體基板2的壓縮應力。其結果是，能夠降低由半導體基板2構成的晶片的撓曲、鈍化膜11的裂紋。
此外，第二絕緣膜13產生壓縮應力。因此，第二絕緣膜13的拉伸應力與第一絕緣膜12的拉伸應力相比變小。此時，鈍化膜11能夠藉由適當地調整第一絕緣膜12以及第二絕緣膜13的應力傾向、膜厚等，從而作為整體產生拉伸應力。此外，第二絕緣膜13產生壓縮應力，因此與第一絕緣膜12相比，能夠使用高密度的絕緣膜。因此，能夠提高第二絕緣膜13的耐濕性。
進而，第一絕緣膜12和第二絕緣膜13使用矽氮化膜、矽氧化膜、矽氮氧化膜中的任一者來形成。此時，鈍化膜11因為層疊第一絕緣膜12和第二絕緣膜13而形成，所以能夠具備絕緣性以及耐濕性。
此外，因為金屬層4藉由蒸鍍或電鍍而形成，所以存在伴隨著金屬層4的成膜而在金屬層4產生壓縮應力的傾向。此外，在剖面為四邊形的金屬層4存在應力集中在其角落部分的傾向。對此，因為覆蓋金屬層4而形成了鈍化膜11，所以能夠藉由產生拉伸應力的鈍化膜11減弱金屬層4的壓縮應力。除此以外，能夠抑制鈍化膜11的變形而降低鈍化膜11的裂紋。
接著，在圖5表示基於本發明的第二實施方式的半導體裝置31。半導體裝置31的特徵在於，藉由交替地層疊兩種拉伸應力膜而形成了鈍化膜32。另外，在說明半導體裝置31時，對於與基於第一實施方式的半導體裝置1相同的結構標注相同的附圖標記，並省略其說明。
半導體裝置31具備半導體基板2、金屬層4以及鈍化膜32。基於第二實施方式的半導體裝置31，使用與基於第一實施方式的半導體裝置1大致相同的製造程序來形成。
鈍化膜32覆蓋金屬層4而設置在半導體基板2的表面2A上。鈍化膜32交替地層疊第一絕緣膜33和第二絕緣膜34而形成。第一絕緣膜33以及第二絕緣膜34例如使用矽氮化膜形成。
但是，適當地設定成膜條件等，使得第一絕緣膜33以及第二絕緣膜34均產生拉伸應力。因此，第一絕緣膜33以及第二絕緣膜34均成為產生拉伸應力的拉伸應力膜。
此外，第一絕緣膜33以及第二絕緣膜34各自的成膜條件(生長條件)不同。具體地，與第一絕緣膜33相比，第二絕緣膜34使用更大的高頻功率進行成膜。因此，鈍化膜32交替地層疊拉伸應力大的第一絕緣膜33和拉伸應 力小的第二絕緣膜34而形成，作為整體產生拉伸應力。
鈍化膜32可以由層疊了單個第一絕緣膜33和單個第二絕緣膜34的共計兩層絕緣膜構成，也可以由3層以上的絕緣膜構成。即，第一絕緣膜33的數目和第二絕緣膜34的數目可以相同，也可以不同。圖5例示了鈍化膜32具備兩層第一絕緣膜33和兩層第二絕緣膜34的情況。
此外，第一絕緣膜33以及第二絕緣膜34不需要使用彼此相同的材料形成，也可以使用彼此不同的材料形成。若考慮耐濕性、穩定性，則第一絕緣膜33以及第二絕緣膜34較佳為使用矽氮化膜、矽氧化膜、矽氮氧化膜中的任一者來形成。
另外，為了減弱半導體基板2的壓縮應力，較佳為在半導體基板2與鈍化膜32的接合部分(最下層)配置拉伸應力大的第一絕緣膜33。但是，拉伸應力大的第一絕緣膜33與拉伸應力小的第二絕緣膜34相比，存在密度變低的傾向，耐濕性容易下降。若考慮這一點，則較佳為在半導體基板2與鈍化膜32的接合部分(最下層)配置拉伸應力小的第二絕緣膜34。
於是，在第二實施方式中，也具有與第一實施方式大致相同的作用效果。此外，根據第二實施方式，鈍化膜32作為兩種拉伸應力膜而交替地層疊第一絕緣膜33和第二絕緣膜34來形成。因此，鈍化膜32作為整體產生拉伸應力。因此，即使在半導體基板2產生伴隨著處理履歷的壓縮應力時，也能夠藉由產生拉伸應力的鈍化膜32減弱半導體基板2的壓縮應力。
接著，在圖6以及圖7表示基於本發明的第三實施方式的半導體裝置41。半導體裝置41的特徵在於，在半導體基板2的表面2A形成有第一金屬層42、絕緣膜層43、有機物層44、第二金屬層45，並且覆蓋它們而形成有鈍化膜46。另外，在說明半導體裝置41時，對於與基於第一實施方式的半導體裝置1相同的結構標注相同的附圖標記，並省略其說明。
半導體裝置41具備半導體基板2、第一金屬層42、絕緣膜層43、有機物層44、第二金屬層45以及鈍化膜46。在半導體基板2的表面2A形成有半導體層2B。
第一金屬層42構成靠近半導體基板2的金屬層，形成在半導體基板2的表面2A上。第一金屬層42例如使用導電性金屬材料形成。第一金屬層42例如具有像形成半導體元件3的電極、對多個半導體元件3之間進行電連接等那樣的各種功能。由此，在半導體基板2形成有包含半導體元件3的各種電路5。
絕緣膜層43覆蓋半導體元件3而形成在半導體基板2的表面2A上。絕緣膜層43例如使用像矽氮化膜等那樣的具有絕緣性的無機材料形成。在絕緣膜層43，例如在與第一金屬層42對應的位置形成有由貫通孔構成的通孔43A。絕緣膜層43構成層間絕緣層，對半導體基板2的表面2A與第二金屬層45之間進行電絕緣。
有機物層44覆蓋絕緣膜層43而形成在半導體基板2。有機物層44與絕緣膜層43一起構成了層間絕緣層。有機物層44例如使用像聚醯亞胺(PI)、苯並環丁烯(BCB)、聚苯並惡唑(PBO)等那樣的具有絕緣性的有機材料形成。此時，有機物層44與絕緣膜層43相比具有膜厚變大的傾向。有機物層44例如用於使半導體裝置41的表面側整體平坦化，並且降低第一金屬層42與第二金屬層45之間的層間的電容。在有機物層44，在與第一金屬層42對應的位置形成有由貫通孔構成的通孔44A。此時，通孔44A配置在與通孔43A對應的位置。因此，在通孔44A內露出第一金屬層42的表面。另外，通孔43A、44A不需要是相同的大小(開口面積)，也可以是彼此不同的大小。因此，有機物層44的通孔44A例如可以大於絕緣膜層43的通孔43A。
第二金屬層45構成不與半導體基板2接觸的其它金屬層，位於有機物層44的表面上而形成在半導體基板2。第二金屬層45例如使用導電性金屬 材料形成。第二金屬層45具有像經由第一金屬層42對半導體元件3與外部之間進行電連接等那樣的各種功能。因此，第二金屬層45藉由通孔43A、44A與第一金屬層42電連接。
鈍化膜46覆蓋第二金屬層45而設置在半導體基板2。因此，鈍化膜46除了覆蓋第二金屬層45以外還覆蓋有機物層44、半導體層2B等。鈍化膜46構成為與基於第一實施方式的鈍化膜11大致相同。因此，鈍化膜46交替地層疊拉伸應力大的第一絕緣膜47和拉伸應力小的第二絕緣膜48而形成，作為整體產生拉伸應力。此時，第一絕緣膜47構成為與基於第一實施方式的第一絕緣膜12大致相同。因此，第一絕緣膜47成為拉伸應力膜。第二絕緣膜48構成為與基於第一實施方式的第二絕緣膜13大致相同。因此，第二絕緣膜48成為壓縮應力膜。
接著，參照圖6至圖13對半導體裝置41的製造方法進行說明。另外，在一般的製造方法中，在形成了鈍化膜46之後的最終步驟(分離步驟)中，從晶片切割各個半導體晶片。由此，形成圖6以及圖7所示的半導體裝置41。在此，省略說明從晶片的分離步驟。
首先，準備例如由砷化鎵等化合物半導體構成的加工前的半導體基板。接著，例如使用像等離子體CVD那樣的成膜方法，在半導體基板的表面形成半導體層。由此，形成半導體基板2。到此為止的步驟與圖3所示的第一實施方式的半導體膜形成步驟大致相同。
接下來，在圖8所示的第一金屬層形成步驟中，例如使用真空蒸鍍、濺射、電鍍等成膜方法，在半導體基板2的表面2A上形成由導電性金屬材料構成的金屬膜。此後，藉由蝕刻等從金屬膜除去不需要的部分。由此，在半導體基板2的表面2A上形成作為電極、連接佈線等發揮功能的第一金屬層42。與此相伴，在半導體基板2形成半導體元件3以及電路5。
接下來，在圖9所示的絕緣膜層形成步驟中，例如使用像等離子體CVD那樣的成膜方法，在半導體基板2的表面2A上形成例如由像矽氮化膜等那樣的絕緣性無機材料構成的絕緣膜51。此時，絕緣膜51以橫跨並覆蓋半導體基板2的表面2A整體的狀態形成。
接下來，在圖10所示的第一通孔形成步驟中，在例如利用光致抗蝕劑等掩蓋了必要部分的狀態下進行蝕刻處理，在絕緣膜51形成由貫通孔構成的通孔51A。由此，在半導體基板2形成具有通孔43A的絕緣膜層43。
接下來，在圖11所示的有機物層形成步驟中，藉由旋塗將各種樹脂材料塗敷在絕緣膜層43的表面，從而成膜例如由聚醯亞胺等構成的有機物層52。
此後，在圖12所示的第二通孔形成步驟中，使用例如使用了光致抗蝕劑等的精細加工技術，在有機物層52進行開孔加工等。由此，在有機物層52，在與絕緣膜層43的通孔43A對應的位置形成通孔52A。其結果是，在半導體基板2覆蓋絕緣膜層43而形成有機物層44。另外，有機物層44也可以使用感光性樹脂材料形成。在該情況下，能夠藉由對感光性樹脂材料照射紫外線等而形成有機物層44的通孔44A。
接下來，在圖13所示的第二金屬層形成步驟中，例如使用真空蒸鍍、濺射、電鍍等成膜方法，在有機物層44的表面上形成由導電性金屬材料構成的金屬膜。此後，藉由蝕刻等，從金屬膜除去不需要的部分。由此，在有機物層44的表面上形成作為外部連接用的佈線等發揮功能的第二金屬層45。
接下來，在鈍化膜形成步驟中，例如使用像等離子體CVD那樣的成膜方法，在半導體基板2的表面2A形成由第一絕緣膜47和第二絕緣膜48構成的鈍化膜46。該鈍化膜46覆蓋有機物層44、第二金屬層45等而形成在半導體基板2的表面2A。此時，交替地層疊產生拉伸應力的第一絕緣膜47和產生壓縮 應力的第二絕緣膜48而形成。另外，鈍化膜形成步驟的細節與基於第一實施方式的鈍化膜形成步驟大致相同。藉由以上的一系列的步驟，形成圖6以及圖7所示的半導體裝置41。
於是，在第三實施方式中，也具有與第一實施方式大致相同的作用效果。此外，在第三實施方式中，鈍化膜46覆蓋半導體層2B、第一金屬層42、絕緣膜層43、有機物層44以及第二金屬層45而形成在半導體基板2。因此，即使在半導體層2B、絕緣膜層43、有機物層44以及金屬層42、45由於彼此的熱膨脹係數差而產生壓縮應力時，也能夠藉由產生拉伸應力的鈍化膜46減弱它們的壓縮應力。
此外，因為金屬層42、45藉由蒸鍍或電鍍而形成，所以存在伴隨著金屬層42、45的成膜而在金屬層42、45產生壓縮應力的傾向。對此，因為覆蓋金屬層42、45而形成了鈍化膜11，所以能夠藉由產生拉伸應力的鈍化膜11減弱金屬層42、45的壓縮應力。
另外，關於第三實施方式的鈍化膜46，設應用了基於第一實施方式的鈍化膜11。本發明不限於此，也可以在第三實施方式的鈍化膜應用基於第二實施方式的鈍化膜31。
此外，在上述各實施方式中，關於半導體裝置1、31、41，對應用於功率放大器的情況進行了舉例說明。本發明不限於此，半導體裝置可以應用於像太陽能電池那樣的受光元件，也可以應用於像鐳射二極體(LD)、發光二極體(LED)那樣的發光元件，還可以應用於具備受光元件和發光元件這雙方的光感測器。

Claims (5)

  1. 一種半導體裝置，具備：半導體基板；半導體元件，形成在上述半導體基板；以及鈍化膜，保護上述半導體元件，其特徵在於，上述鈍化膜，係交替地層疊拉伸應力大的第一絕緣膜和拉伸應力小的第二絕緣膜而形成，作為整體產生拉伸應力；在上述半導體基板形成有半導體層、絕緣膜層、有機物層以及金屬層，上述鈍化膜覆蓋這些半導體層、絕緣膜層、有機物層以及金屬層而形成在上述半導體基板。
  2. 如申請專利範圍第1項之半導體裝置，其中，上述第二絕緣膜產生壓縮應力。
  3. 如申請專利範圍第1或2項之半導體裝置，其中，上述第一絕緣膜和上述第二絕緣膜使用矽氮化膜、矽氧化膜、矽氮氧化膜中任一者形成。
  4. 一種半導體裝置的製造方法，其特徵在於，具有：在半導體基板上形成鈍化膜的步驟，上述鈍化膜交替地層疊拉伸應力大的第一絕緣膜和拉伸應力小的第二絕緣膜而形成，作為整體產生拉伸應力；在上述半導體基板上，在形成上述鈍化膜之前，形成半導體層、絕緣膜層、有機物層以及金屬層，上述鈍化膜覆蓋這些半導體層、絕緣膜層、有機物層以及金屬層而形成在上述半導體基板。
  5. 如申請專利範圍第4項之半導體裝置的製造方法，其中，上述金屬層藉由蒸鍍或電鍍而形成。
TW106135826A 2016-10-19 2017-10-19 半導體裝置及其製造方法 TWI673838B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016205225A JP6540650B2 (ja) 2016-10-19 2016-10-19 半導体装置およびその製造方法
JPJP2016-205225 2016-10-19

Publications (2)

Publication Number Publication Date
TW201830603A TW201830603A (zh) 2018-08-16
TWI673838B true TWI673838B (zh) 2019-10-01

Family

ID=61904066

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106135826A TWI673838B (zh) 2016-10-19 2017-10-19 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US10163749B2 (zh)
JP (1) JP6540650B2 (zh)
CN (1) CN107968035B (zh)
TW (1) TWI673838B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145564B2 (en) * 2018-06-29 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-layer passivation structure and method
JP7076490B2 (ja) 2020-03-24 2022-05-27 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7268630B2 (ja) * 2020-03-30 2023-05-08 三菱電機株式会社 半導体圧力センサ及びその製造方法
US20210366792A1 (en) * 2020-05-22 2021-11-25 Tokyo Electron Limited Backside deposition tuning of stress to control wafer bow in semiconductor processing
CN113875017B (zh) * 2021-08-06 2023-04-18 英诺赛科(苏州)科技有限公司 半导体装置及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5756404A (en) * 1995-12-07 1998-05-26 Micron Technologies, Inc. Two-step nitride deposition
US6939814B2 (en) * 2003-10-30 2005-09-06 International Business Machines Corporation Increasing carrier mobility in NFET and PFET transistors on a common wafer
US20050253173A1 (en) * 2004-04-27 2005-11-17 Chih-Hao Wang Dual work-function metal gates
US20060223290A1 (en) * 2005-04-01 2006-10-05 International Business Machines Corporation Method of producing highly strained pecvd silicon nitride thin films at low temperature
US20080173908A1 (en) * 2007-01-19 2008-07-24 Freescale Semiconductor, Inc. Multilayer silicon nitride deposition for a semiconductor device
US20110018044A1 (en) * 2009-07-23 2011-01-27 Ha-Jin Lim Etch stop layers and methods of forming the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62293726A (ja) * 1986-06-13 1987-12-21 Nec Corp 半導体装置
JPS63244628A (ja) * 1987-03-30 1988-10-12 Mitsubishi Electric Corp 表面保護膜
JPH01241134A (ja) * 1988-03-23 1989-09-26 Seiko Epson Corp 半導体装置
JP3033376B2 (ja) * 1993-01-22 2000-04-17 株式会社デンソー 半導体装置の製造方法
TW396454B (en) * 1997-06-24 2000-07-01 Matsushita Electrics Corporati Semiconductor device and method for fabricating the same
JP4460669B2 (ja) * 1999-03-19 2010-05-12 株式会社東芝 半導体装置
CN101286478A (zh) * 2007-04-11 2008-10-15 联华电子股份有限公司 互补式金属氧化物半导体晶体管及其制造方法
JP2008300678A (ja) * 2007-05-31 2008-12-11 Oki Electric Ind Co Ltd 半導体素子の製造方法、及び半導体素子
KR20120023968A (ko) * 2010-09-03 2012-03-14 삼성전자주식회사 트랜지스터 형성 방법, 상보형 트랜지스터 형성 방법 및 이를 이용한 반도체 소자 제조 방법
US8941218B1 (en) * 2013-08-13 2015-01-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Passivation for group III-V semiconductor devices having a plated metal layer over an interlayer dielectric layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5756404A (en) * 1995-12-07 1998-05-26 Micron Technologies, Inc. Two-step nitride deposition
US6939814B2 (en) * 2003-10-30 2005-09-06 International Business Machines Corporation Increasing carrier mobility in NFET and PFET transistors on a common wafer
US20050253173A1 (en) * 2004-04-27 2005-11-17 Chih-Hao Wang Dual work-function metal gates
US20060223290A1 (en) * 2005-04-01 2006-10-05 International Business Machines Corporation Method of producing highly strained pecvd silicon nitride thin films at low temperature
US20080173908A1 (en) * 2007-01-19 2008-07-24 Freescale Semiconductor, Inc. Multilayer silicon nitride deposition for a semiconductor device
US20110018044A1 (en) * 2009-07-23 2011-01-27 Ha-Jin Lim Etch stop layers and methods of forming the same

Also Published As

Publication number Publication date
JP2018067633A (ja) 2018-04-26
CN107968035B (zh) 2022-02-25
US20180108588A1 (en) 2018-04-19
TW201830603A (zh) 2018-08-16
JP6540650B2 (ja) 2019-07-10
CN107968035A (zh) 2018-04-27
US10163749B2 (en) 2018-12-25

Similar Documents

Publication Publication Date Title
TWI673838B (zh) 半導體裝置及其製造方法
TWI667747B (zh) 半導體裝置及其製造方法
US8741683B2 (en) Chip package and fabrication method thereof
US9305843B2 (en) Chip package and method for forming the same
JP2014518460A (ja) 半導体デバイスを支持基板に接合する方法
US9218960B2 (en) Method of manufacturing a semiconductor device including a stress relief layer
WO2015178188A1 (ja) 半導体ウェハ、半導体ウェハから個片化された半導体装置および半導体装置の製造方法
US8614488B2 (en) Chip package and method for forming the same
US11011548B2 (en) Electronic device and method of manufacturing the same
US20100025860A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20120104445A1 (en) Chip package and method for forming the same
TWI653689B (zh) 半導體裝置
US9576920B2 (en) Moisture barrier for semiconductor structures with stress relief
JP2018078192A (ja) 半導体装置
US20230369151A1 (en) Semiconductor device structure and method for fabricating the same
WO2014171045A1 (ja) 半導体装置
US20200091078A1 (en) Semiconductor device
TW202341283A (zh) 半導體裝置及其製造方法