TWI667747B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI667747B
TWI667747B TW106130463A TW106130463A TWI667747B TW I667747 B TWI667747 B TW I667747B TW 106130463 A TW106130463 A TW 106130463A TW 106130463 A TW106130463 A TW 106130463A TW I667747 B TWI667747 B TW I667747B
Authority
TW
Taiwan
Prior art keywords
insulating film
layer
film
semiconductor
semiconductor substrate
Prior art date
Application number
TW106130463A
Other languages
English (en)
Other versions
TW201830602A (zh
Inventor
青池將之
黑川敦
小林敦
Original Assignee
日商村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商村田製作所股份有限公司 filed Critical 日商村田製作所股份有限公司
Publication of TW201830602A publication Critical patent/TW201830602A/zh
Application granted granted Critical
Publication of TWI667747B publication Critical patent/TWI667747B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本發明的課題在於，提供一種能夠降低晶片的翹曲、鈍化膜的裂紋的半導體裝置。半導體裝置(1)具備半導體基板(2)、形成在半導體基板(2)的半導體元件(3)、與半導體元件(3)連接的金屬層(4)、以及保護半導體元件(3)的鈍化膜(11)。鈍化膜(11)交替地層疊產生壓縮應力的密度低的第一絕緣膜(12)和產生壓縮應力的密度高的第二絕緣膜(13)而形成。在最靠近半導體基板(2)的最下層配置有第一絕緣膜(12)。第一絕緣膜(12)和第二絕緣膜(13)使用氮化矽膜、氧化矽膜、氮氧化矽膜中的任一者來形成。

Description

半導體裝置及其製造方法
本發明係關於在半導體基板上形成有鈍化膜的半導體裝置及其製造方法。
一般來說，已知有具備半導體基板、形成在半導體基板的半導體元件、以及保護半導體元件的鈍化膜的半導體裝置(例如，參照專利文獻1)。在專利文獻1公開了交替地層疊密度不同的兩種壓縮應力膜而形成了鈍化膜的結構。
先行技術文獻
【專利文獻】1：日本特開平7-130731號公報
可是，鈍化膜是成膜在裝置表層的保護膜，在晶片製程的最終步驟步驟形成。因此，在對鈍化膜進行成膜的晶片表面，例如形成有半導體層、絕緣膜層、有機物層以及金屬層。即，在晶片表面累積了直到形成鈍化膜之前為止的處理歷程。在此晶片中，存在作為由各種材料的熱膨脹係數差引起的應力而殘留壓縮應力的傾向。
對此，在專利文獻1記載的鈍化膜將密度高的壓縮應力膜配置在最下層。此時，高密度的壓縮應力膜與低密度的壓縮應力膜相比存在壓縮應力變大的傾向。由高密度的壓縮應力膜造成的壓縮應力被追加到晶片的殘留壓縮應力。其結果是，存在如下問題，即，由於這些壓縮應力，除了在晶片產生翹曲以外，還會在鈍化膜產生裂紋。
本發明是鑒於上述的現有技術的問題而完成的，本發明的目的在於，提供一種能夠降低晶片的翹曲、鈍化膜的裂紋的半導體裝置及其製造方法。
用於解決課題的技術方案
為了解決上述的課題，技術方案1的發明的半導體裝置具備半導體基板、形成在所述半導體基板的半導體元件、以及保護所述半導體元件的鈍化膜，其特徵在於，所述鈍化膜交替地層疊產生壓縮應力的密度低的第一絕緣膜和產生壓縮應力的密度高的第二絕緣膜而形成，在最靠近所述半導體基板的最下層配置有所述第一絕緣膜。
在技術方案2的發明中，所述第一絕緣膜和所述第二絕緣膜使用氮化矽膜、氧化矽膜、氮氧化矽膜中的任一者來形成。
在技術方案3的發明中，在所述半導體基板形成有半導體層、絕緣膜層、有機物層以及金屬層，所述鈍化膜覆蓋這些半導體層、絕緣膜層、有機物層以及金屬層而形成在所述半導體基板。
基於技術方案4的發明的半導體裝置的製造方法，其特徵在於，具有在半導體基板上形成交替地層疊了產生壓縮應力的密度低的第一絕緣膜和產生壓縮應力的密度高的第二絕緣膜的鈍化膜之步驟，在所述步驟中，在最靠近所述半導體基板的最下層配置所述第一絕緣膜。
在技術方案5的發明中，在所述半導體基板上，在形成所述鈍化 膜之前，形成半導體層、絕緣膜層、有機物層以及金屬層，所述鈍化膜覆蓋這些半導體層、絕緣膜層、有機物層以及金屬層而形成在所述半導體基板。
在技術方案6的發明中，所述金屬層藉由蒸鍍或電鍍而形成。
根據技術方案1的發明，鈍化膜交替地層疊產生壓縮應力的密度低的第一絕緣膜和產生壓縮應力的密度高的第二絕緣膜而形成，在最靠近半導體基板的最下層配置有第一絕緣膜。因此，即使在半導體基板產生伴隨著處理歷程的壓縮應力時，也能夠藉由密度低的第一絕緣膜減弱半導體基板的壓縮應力。其結果是，能夠降低由半導體基板構成的晶片的翹曲、鈍化膜的裂紋。
根據技術方案2的發明，第一絕緣膜和第二絕緣膜使用氮化矽膜、氧化矽膜、氮氧化矽膜中的任一者來形成。此時，鈍化膜因為層疊第一絕緣膜和第二絕緣膜而形成，所以能夠具備絕緣性以及耐濕性。
根據技術方案3的發明，鈍化膜覆蓋半導體層、絕緣膜層、有機物層以及金屬層而形成在半導體基板。因此，即使在半導體層、絕緣膜層、有機物層以及金屬層由於彼此的熱膨脹係數差而產生壓縮應力時，也能夠藉由密度低的第一絕緣膜減弱它們的壓縮應力。
根據技術方案4的發明，具有在半導體基板上形成交替地層疊了產生壓縮應力的密度低的第一絕緣膜和產生壓縮應力的密度高的第二絕緣膜的鈍化膜之步驟步驟，在該步驟步驟中，在最靠近半導體基板的最下層配置第一絕緣膜。因此，即使在半導體基板產生伴隨著處理歷程的壓縮應力時，也能夠藉由密度低的第一絕緣膜減弱半導體基板的壓縮應力。其結果是，能夠降低由半導體基板構成的晶片的翹曲、鈍化膜的裂紋。
根據技術方案5的發明，鈍化膜覆蓋半導體層、絕緣膜層、有機物層以及金屬層而形成在半導體基板。因此，即使在半導體層、絕緣膜層、有 機物層以及金屬層由於彼此的熱膨脹係數差而產生壓縮應力時，也能夠藉由密度低的第一絕緣膜減弱它們的壓縮應力。
根據技術方案6的發明，金屬層藉由蒸鍍或電鍍而形成。因此，即使在伴隨著金屬層的成膜而在金屬層產生壓縮應力時，也能夠藉由密度低的第一絕緣膜減弱金屬層的壓縮應力。
1、31‧‧‧半導體裝置
2‧‧‧半導體基板
2A‧‧‧表面
2B‧‧‧半導體層
3‧‧‧半導體元件
4‧‧‧金屬層
11、36‧‧‧鈍化膜
12、37‧‧‧第一絕緣膜
13、38‧‧‧第二絕緣膜
32‧‧‧第一金屬層(金屬層)
33‧‧‧絕緣膜層
34‧‧‧有機物層
35‧‧‧第二金屬層(金屬層)
圖1係顯示基於第一實施方式的半導體裝置的剖視圖。
圖2係顯示基於第一實施方式的半導體裝置的主要部分放大剖視圖。
圖3係顯示半導體層形成步驟步驟的剖視圖。
圖4係顯示金屬層形成步驟的剖視圖。
圖5係顯示基於第二實施方式的半導體裝置的剖視圖。
圖6係顯示基於第二實施方式的半導體裝置的主要部分放大剖視圖。
圖7係顯示第一金屬層形成步驟的剖視圖。
圖8係顯示絕緣膜層形成步驟的剖視圖。
圖9係顯示第一通孔形成步驟的剖視圖。
圖10係顯示有機物層形成步驟的剖視圖。
圖11係顯示第二通孔形成步驟的剖視圖。
圖12係顯示第二金屬層形成步驟的剖視圖。
以下，參照圖式對基於本發明的實施方式的半導體裝置進行詳細說明。本發明的半導體裝置例如可應用於對MHz頻段或GHz頻段那樣的高頻 信號進行放大的功率放大器。
在圖1顯示出基於第一實施方式的半導體裝置1。半導體裝置1具備半導體基板2、金屬層4以及鈍化膜11。
半導體基板2使用例如像砷化鎵(GaAs)那樣的半導體材料形成為平板狀。另外，半導體基板2也可以由例如像磷化銦(InP)、氮化鎵(GaN)等那樣的其它III-V族的化合物半導體形成。半導體基板2也可以使用例如像硒化鋅(ZnSe)那樣的II-VI族的化合物半導體形成，還可以使用例如像碳化矽(SiC)、矽鍺(SiGe)那樣的IV族的化合物半導體形成。此外，半導體基板2不限於化合物半導體，也可以由例如像矽(Si)、鍺(Ge)那樣的IV族單一元素的半導體形成。
在半導體基板2的表面2A形成有例如由砷化鎵(GaAs)、砷化鋁鎵(AlGaAs)等構成的半導體層2B。半導體層2B可以是摻雜了雜質的半導體層，也可以是除去了雜質的半導體層。此外，半導體層2B可以是一層，也可以是多層(例如，兩層)。
半導體元件3配置在半導體基板2的表面2A側。半導體元件3例如包含半導體層2B而形成。半導體元件3可以是像二極體、場效應電晶體等那樣的有源元件(主動元件)，也可以是像電阻、電容器等那樣的無源元件(被動元件)。半導體元件3一般在半導體基板2設置有多個(圖式中，僅顯示一個)。這些多個半導體元件3藉由金屬層4而相互電連接。
金屬層4形成在半導體基板2的表面2A上。金屬層4使用例如像金(Au)等那樣的導電性金屬材料形成。金屬層4具有例如像形成半導體元件3的電極、對多個半導體元件3之間進行電連接、對半導體元件3與外部之間進行電連接等那樣的各種功能。由此，在半導體基板2形成有包含半導體元件3的各種電路5(例如，放大電路等)。因此，半導體基板2成為形成電路5的電路基 板。
鈍化膜11覆蓋金屬層4而設置在半導體基板2的表面2A上。因此，鈍化膜11除了覆蓋金屬層4以外還覆蓋半導體層2B。鈍化膜11交替地層疊產生壓縮應力的密度低的第一絕緣膜12和產生壓縮應力的密度高的第二絕緣膜13而形成。此時，在最靠近半導體基板2的最下層配置有第一絕緣膜12。
第一絕緣膜12以及第二絕緣膜13例如使用氮化矽膜形成。第一絕緣膜12以及第二絕緣膜13例如使用電漿氣相生長(電漿CVD)那樣的成膜方法形成。第一絕緣膜12以及第二絕緣膜13各自的成膜條件(生長條件)不同。作為一個例子，關於第一絕緣膜12和第二絕緣膜13，在成膜時對電漿CVD裝置的放電電極供給的高頻功率(RF功率)不同。具體地，第二絕緣膜13與第一絕緣膜12相比使用大的高頻功率進行成膜。由此，第二絕緣膜13與第一絕緣膜12相比形成有密度高的氮化矽膜。其結果是，第二絕緣膜13與第一絕緣膜12相比成為耐濕性高的膜。
除此以外，第二絕緣膜13與第一絕緣膜12相比形成密度高的氮化矽膜。因此，第二絕緣膜13與第一絕緣膜12相比其壓縮應力變大。但是，適當地設定成膜條件等，使得第一絕緣膜12以及第二絕緣膜13均產生壓縮應力。因此，第一絕緣膜12以及第二絕緣膜13均成為產生壓縮應力的壓縮應力膜。
此外，第一絕緣膜12與第二絕緣膜13相比其壓縮應力變小。此時，第一絕緣膜12的壓縮應力較佳小於在半導體基板2側產生的壓縮應力。
鈍化膜11交替地層疊第一絕緣膜12和第二絕緣膜13而形成。此時，鈍化膜11可以由層疊了單個第一絕緣膜12和單個第二絕緣膜13的共計兩層絕緣膜構成，也可以由3層以上的絕緣膜構成。即，第一絕緣膜12的數目和第二絕緣膜13的數目可以相同，也可以不同。圖1例示了鈍化膜11具備兩層第一絕緣膜12和兩層第二絕緣膜13的情況。
此外，第一絕緣膜12以及第二絕緣膜13不需要使用彼此相同的材料形成，也可以使用彼此不同的材料形成。若考慮耐濕性、穩定性，則第一絕緣膜12以及第二絕緣膜13較佳使用氮化矽膜(例如Si3N4、SiN等)、氧化矽膜(例如SiO2、SiO等)、氮氧化矽膜(例如SiON等)中的任一者來形成。
接著，參照圖1至圖4對半導體裝置1的製造方法進行說明。另外，在一般的製造方法中，以晶片單位一次形成多個半導體裝置1。因此，在形成了鈍化膜11之後的最終步驟(分離步驟)中，從晶片切割各個半導體晶片。由此，形成圖1以及圖2所示的半導體裝置1。在此，省略說明從晶片的分離步驟。
首先，準備例如由砷化鎵等化合物半導體構成的加工前的半導體基板21。接著，在圖3所示的半導體層形成步驟中，例如使用像電漿CVD那樣的成膜方法在半導體基板21的表面21A形成半導體層21B。由此，形成半導體基板2。
接下來，在圖4所示的金屬層形成步驟中，例如使用真空蒸鍍、濺鍍、電鍍等成膜方法在半導體基板2的表面2A上形成由導電性金屬材料構成的金屬膜。此後，藉由蝕刻等方式從金屬膜除去不需要的部分。由此，在半導體基板2的表面2A上形成作為電極、連接佈線等發揮功能的金屬層4。與此相伴，在半導體基板2形成半導體元件3以及電路5。
接下來，在鈍化膜形成步驟中，使用例如像電漿CVD那樣的成膜方法，在半導體基板21的表面21A形成由第一絕緣膜12和第二絕緣膜13構成的鈍化膜11。此時，使產生壓縮應力的密度低的第一絕緣膜12和產生壓縮應力的密度高的第二絕緣膜13交替地層疊並生長。
具體而言，最初在與半導體基板2的接合面形成第一層(最下層)的第一絕緣膜12。接著，覆蓋第一層的第一絕緣膜12而形成第二層的第二 絕緣膜13。接著，覆蓋第二層的第二絕緣膜13而形成第三層的第一絕緣膜12。最後，覆蓋第三層的第一絕緣膜12而形成第四層(最上層)的第二絕緣膜13。
在此，在形成第一絕緣膜12時和形成第二絕緣膜13時，例如變更像高頻功率那樣的成膜條件。由此，第一絕緣膜12的壓縮應力變得比第二絕緣膜13小。
在此，在半導體基板2的表面2A上形成有金屬層4。在形成該金屬層4時，一般會伴隨著加熱、冷卻等溫度變化。另一方面，金屬層4等和半導體基板2彼此的熱膨脹係數不同。因此，在半導體基板2的表面2A側，基於熱膨脹係數的差異而產生內部應力。此外，在半導體基板2的半導體層2B也存在產生內部應力的傾向。像這樣，在半導體基板2存在伴隨著製程的處理歷程而產生壓縮應力的傾向。除此以外，金屬層4形成為剖面為四邊形。此時，應力集中在金屬層4的角落部分，在鈍化膜11中的與金屬層4接觸的地方，存在容易產生變形、應變的傾向。
對此，鈍化膜11具有第一絕緣膜12和第二絕緣膜13，並在最靠近半導體基板2的最下層配置有密度低的第一絕緣膜12。因此，即使在半導體基板2產生伴隨著處理歷程的壓縮應力時，也能夠藉由壓縮應力小的第一絕緣膜12減弱半導體基板2的壓縮應力。其結果是，能夠降低由半導體基板2構成的晶片的翹曲、鈍化膜11的裂紋。
於是，根據第一實施方式，鈍化膜11交替地層疊產生壓縮應力的密度低的第一絕緣膜12和產生壓縮應力的密度高的第二絕緣膜13而形成，並在最靠近半導體基板2的最下層配置有第一絕緣膜12。因此，即使在半導體基板2產生伴隨著處理歷程的壓縮應力時，也能夠藉由密度低的第一絕緣膜12減弱半導體基板2的壓縮應力。其結果是，能夠降低由半導體基板2構成的晶片的翹曲、鈍化膜11的裂紋。
此外，第一絕緣膜12和第二絕緣膜13使用氮化矽膜、氧化矽膜、氮氧化矽膜中的任一者來形成。此時，因為鈍化膜11層疊第一絕緣膜12和第二絕緣膜13而形成，所以能夠具備絕緣性以及耐濕性。
此外，因為金屬層4藉由蒸鍍或電鍍而形成，所以存在伴隨著金屬層4的成膜而在金屬層4產生壓縮應力的傾向。此外，在剖面為四邊形的金屬層4，存在應力集中在其角落部分的傾向。對此，層疊第一絕緣膜12和第二絕緣膜13而形成鈍化膜11，並且在與金屬層4接觸的最下層配置了密度低的第一絕緣膜12。因此，能夠藉由密度低的第一絕緣膜12減弱金屬層4的壓縮應力。除此以外，能夠抑制鈍化膜11的變形而降低鈍化膜11的裂紋。
接著，在圖5以及圖6示出基於本發明的第二實施方式的半導體裝置31。半導體裝置31的特徵在於，在半導體基板2的表面2A形成有第一金屬層32、絕緣膜層33、有機物層34、第二金屬層35，並且覆蓋它們而形成有鈍化膜36。另外，在說明半導體裝置31時，對於與基於第一實施方式的半導體裝置1相同的結構標註相同的圖式標記，並省略其說明。
半導體裝置31具備半導體基板2、第一金屬層32、絕緣膜層33、有機物層34、第二金屬層35以及鈍化膜36。在半導體基板2的表面2A形成有半導體層2B。
第一金屬層32構成靠近半導體基板2的金屬層，形成在半導體基板2的表面2A上。第一金屬層32例如使用導電性金屬材料形成。第一金屬層32例如具有像形成半導體元件3的電極、對多個半導體元件3之間進行電連接等那樣的各種功能。由此，在半導體基板2形成有包含半導體元件3的各種電路5。
絕緣膜層33覆蓋半導體元件3而形成在半導體基板2的表面2A上。絕緣膜層33例如使用像氮化矽膜等那樣的具有絕緣性的無機材料形成。在絕緣膜層33，例如在與第一金屬層32對應的位置形成有由貫通孔構成的通孔 33A。絕緣膜層33構成層間絕緣層，對半導體基板2的表面2A與第二金屬層35之間進行電絕緣。
有機物層34覆蓋絕緣膜層33而形成在半導體基板2。有機物層34與絕緣膜層33一起構成了層間絕緣層。有機物層34例如使用像聚醯亞胺(PI)、苯並環丁烯(BCB)、聚苯並惡唑(PBO)等那樣的具有絕緣性的有機材料形成。此時，有機物層34與絕緣膜層33相比具有膜厚變大的傾向。有機物層34例如用於使半導體裝置31的表面側整體平坦化，並且降低第一金屬層32與第二金屬層35之間的層間的電容。在有機物層34，在與第一金屬層32對應的位置形成有由貫通孔構成的通孔34A。此時，通孔34A配置在與通孔33A對應的位置。因此，在通孔34A內露出第一金屬層32的表面。另外，通孔33A、34A不需要是相同的大小(開口面積)，也可以是彼此不同的大小。因此，有機物層34的通孔34A例如可以大於絕緣膜層33的通孔33A。
第二金屬層35構成不與半導體基板2接觸的其它金屬層，位於有機物層34的表面上而形成在半導體基板2。第二金屬層35例如使用導電性金屬材料形成。第二金屬層35具有像經由第一金屬層32對半導體元件3與外部之間進行電連接等那樣的各種功能。因此，第二金屬層35藉由通孔33A、34A與第一金屬層32電連接。
鈍化膜36覆蓋第二金屬層35而設置在半導體基板2。因此，鈍化膜36除了覆蓋第二金屬層35以外還覆蓋有機物層34、半導體層2B等。鈍化膜36構成為與基於第一實施方式的鈍化膜11大致相同。因此，鈍化膜36交替地層疊產生壓縮應力的密度低的第一絕緣膜37和產生壓縮應力的密度高的第二絕緣膜38而形成。除此以外，在最靠近半導體基板2的最下層配置有第一絕緣膜37。此時，第一絕緣膜37構成為與基於第一實施方式的第一絕緣膜12大致相同。因此，第一絕緣膜37成為低密度的壓縮應力膜。第二絕緣膜38構成為與基於第一 實施方式的第二絕緣膜13大致相同。因此，第二絕緣膜38成為高密度的壓縮應力膜。
接著，參照圖5至圖12對半導體裝置31的製造方法進行說明。另外，在一般的製造方法中，在形成了鈍化膜36之後的最終步驟(分離步驟)中，從晶片切割各個半導體晶片。由此，形成圖5以及圖6所示的半導體裝置31。在此，省略說明從晶片的分離步驟。
首先，準備例如由砷化鎵等化合物半導體構成的加工前的半導體基板。接著，例如使用像電漿CVD那樣的成膜方法，在半導體基板的表面形成半導體層。由此，形成半導體基板2。到此為止的步驟與圖3所示的第一實施方式的半導體膜形成步驟大致相同。
接下來，在圖7所示的第一金屬層形成步驟中，例如使用真空蒸鍍、濺鍍、電鍍等成膜方法，在半導體基板2的表面2A上形成由導電性金屬材料構成的金屬膜。此後，藉由蝕刻等方式從金屬膜除去不需要的部分。由此，在半導體基板2的表面2A上形成作為電極、連接佈線等發揮功能的第一金屬層32。於此，在半導體基板2形成半導體元件3以及電路5。
接下來，在圖8所示的絕緣膜層形成步驟中，例如使用像電漿CVD那樣的成膜方法，在半導體基板2的表面2A上形成例如由像氮化矽膜等那樣的絕緣性無機材料構成的絕緣膜41。此時，絕緣膜41以橫跨並覆蓋半導體基板2的表面2A整體的狀態形成。
接下來，在圖9所示的第一通孔形成步驟中，在例如利用光致抗蝕劑等掩蓋了必要部分的狀態下進行蝕刻處理，在絕緣膜41形成由貫通孔構成的通孔41A。由此，在半導體基板2形成具有通孔33A的絕緣膜層33。
接下來，在圖10所示的有機物層形成步驟中，藉由旋塗將各種樹脂材料塗敷在絕緣膜層33的表面，從而成膜例如由聚醯亞胺等構成的有機物 層42。
此後，在圖11所示的第二通孔形成步驟中，使用例如使用了光致抗蝕劑等的精細加工技術，在有機物層42進行開孔加工等。如此這般，在有機物層42，在與絕緣膜層33的通孔33A對應的位置形成通孔42A。其結果是，在半導體基板2覆蓋絕緣膜層33而形成有機物層34。另外，有機物層34也可以使用感光性樹脂材料形成。在該情況下，能夠藉由對感光性樹脂材料照射紫外線等而形成有機物層34的通孔34A。
接下來，在圖12所示的第二金屬層形成步驟中，例如使用真空蒸鍍、濺鍍、電鍍等成膜方法，在有機物層34的表面上形成由導電性金屬材料構成的金屬膜。此後，藉由蝕刻等方式從金屬膜除去不需要的部分。由此，在有機物層34的表面上形成作為外部連接用的佈線等而發揮功能的第二金屬層35。
接下來，在鈍化膜形成步驟中，例如使用像電漿CVD那樣的成膜方法，在半導體基板2的表面2A形成由第一絕緣膜37和第二絕緣膜38構成的鈍化膜36。該鈍化膜36覆蓋有機物層34、第二金屬層35等而形成在半導體基板2的表面2A。此時，使產生壓縮應力的密度低的第一絕緣膜37和產生壓縮應力的密度高的第二絕緣膜38交替地層疊並生長。另外，鈍化膜形成步驟的細節與基於第一實施方式的鈍化膜形成步驟大致相同。藉由以上的一系列步驟，形成圖5以及圖6所示的半導體裝置31。
於是，在第二實施方式中，也具有與第一實施方式大致相同的作用效果。此外，在第二實施方式中，鈍化膜36覆蓋半導體層2B、第一金屬層32、絕緣膜層33、有機物層34以及第二金屬層35而形成在半導體基板2。因此，即使在半導體層2B、絕緣膜層33、有機物層34以及金屬層32、35由於彼此的熱膨脹係數差而產生壓縮應力時，也能夠藉由密度低的第一絕緣膜37減弱它 們的壓縮應力。
此外，因為金屬層32、35藉由蒸鍍或電鍍而形成，所以存在伴隨著金屬層32、35的成膜而在金屬層32、35產生壓縮應力的傾向。對此，因為覆蓋金屬層32、35而形成了鈍化膜36，所以能夠藉由產生拉伸應力的鈍化膜36減弱金屬層32、35的壓縮應力。
另外，在所述各實施方式中，關於半導體裝置1、31，對應用於功率放大器的情況進行了舉例說明。本發明不限於此，半導體裝置可以應用於像太陽能電池那樣的受光元件，也可以應用於像雷射二極體(LD)、發光二極體(LED)那樣的發光元件，還可以應用於具備受光元件和發光元件這雙方的光感測器。

Claims (4)

  1. 一種半導體裝置，具備：半導體基板；半導體元件，形成在所述半導體基板；以及鈍化膜，保護所述半導體元件，其特徵在於，所述鈍化膜交替地層疊產生壓縮應力的密度低的第一絕緣膜和產生壓縮應力的密度高的第二絕緣膜而形成，在最靠近所述半導體基板的最下層配置有所述第一絕緣膜，其中，在所述半導體基板形成有半導體層、絕緣膜層、有機物層以及金屬層，所述鈍化膜覆蓋這些半導體層、絕緣膜層、有機物層以及金屬層而形成在所述半導體基板。
  2. 如請求項1所述之半導體裝置，其中，所述第一絕緣膜和所述第二絕緣膜使用氮化矽膜、氧化矽膜、氮氧化矽膜中的任一者來形成。
  3. 一種半導體裝置的製造方法，其特徵在於，具有：在半導體基板上形成交替地層疊了產生壓縮應力的密度低的第一絕緣膜和產生壓縮應力的密度高的第二絕緣膜的鈍化膜之步驟，在所述步驟中，在最靠近所述半導體基板的最下層配置所述第一絕緣膜，其中，在所述半導體基板上，在形成所述鈍化膜之前，形成半導體層、絕緣膜層、有機物層以及金屬層，所述鈍化膜覆蓋這些半導體層、絕緣膜層、有機物層以及金屬層而形成在所述半導體基板。
  4. 如請求項3之半導體裝置的製造方法，其中，所述金屬層藉由蒸鍍或電鍍而形成。
TW106130463A 2016-10-19 2017-09-06 半導體裝置及其製造方法 TWI667747B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016205227A JP6540651B2 (ja) 2016-10-19 2016-10-19 半導体装置およびその製造方法
JPJP2016-205227 2016-10-19

Publications (2)

Publication Number Publication Date
TW201830602A TW201830602A (zh) 2018-08-16
TWI667747B true TWI667747B (zh) 2019-08-01

Family

ID=61904094

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106130463A TWI667747B (zh) 2016-10-19 2017-09-06 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US10157812B2 (zh)
JP (1) JP6540651B2 (zh)
CN (1) CN107968076B (zh)
TW (1) TWI667747B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145564B2 (en) * 2018-06-29 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-layer passivation structure and method
US11373971B2 (en) * 2020-06-30 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and methods of forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7585704B2 (en) * 2005-04-01 2009-09-08 International Business Machines Corporation Method of producing highly strained PECVD silicon nitride thin films at low temperature
TW201436152A (zh) * 2013-03-14 2014-09-16 Toshiba Kk 半導體裝置
TW201438072A (zh) * 2013-03-22 2014-10-01 Toshiba Kk 電子組件及其製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63117429A (ja) * 1986-11-05 1988-05-21 Nec Corp 半導体装置
JPH01293624A (ja) * 1988-05-23 1989-11-27 Nec Corp 集積回路の製造方法
JP2682403B2 (ja) 1993-10-29 1997-11-26 日本電気株式会社 半導体装置の製造方法
JPH07130131A (ja) 1993-11-09 1995-05-19 Dainippon Printing Co Ltd ディスクカートリッジの二重書き込み防止装置
JP2003324111A (ja) * 2002-05-02 2003-11-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP6267987B2 (ja) * 2014-02-13 2018-01-24 エスアイアイ・セミコンダクタ株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7585704B2 (en) * 2005-04-01 2009-09-08 International Business Machines Corporation Method of producing highly strained PECVD silicon nitride thin films at low temperature
TW201436152A (zh) * 2013-03-14 2014-09-16 Toshiba Kk 半導體裝置
TW201438072A (zh) * 2013-03-22 2014-10-01 Toshiba Kk 電子組件及其製造方法

Also Published As

Publication number Publication date
US20180108589A1 (en) 2018-04-19
CN107968076A (zh) 2018-04-27
JP2018067634A (ja) 2018-04-26
JP6540651B2 (ja) 2019-07-10
US10157812B2 (en) 2018-12-18
CN107968076B (zh) 2020-09-22
TW201830602A (zh) 2018-08-16

Similar Documents

Publication Publication Date Title
TWI673838B (zh) 半導體裝置及其製造方法
US11271101B2 (en) RF device integrated on an engineered substrate
JP6062429B2 (ja) 半導体デバイスを支持基板に接合する方法
US8410580B2 (en) Device having conductive substrate via with catch-pad etch-stop
TWI569305B (zh) 用於形成微帶傳輸線於薄矽晶絕緣體晶片上的方法及結構
US9218960B2 (en) Method of manufacturing a semiconductor device including a stress relief layer
TW201730921A (zh) 經設計之基材上之寬帶隙元件積體電路結構
TWI667747B (zh) 半導體裝置及其製造方法
US20240170475A1 (en) Method for manufacturing semiconductor device, semiconductor device, integrated circuit element, and method for manufacturing integrated circuit element
TWI631738B (zh) 光電半導體裝置及其製造方法
US9576920B2 (en) Moisture barrier for semiconductor structures with stress relief
JP2018078192A (ja) 半導体装置
WO2014171045A1 (ja) 半導体装置