JP2018067634A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2018067634A
JP2018067634A JP2016205227A JP2016205227A JP2018067634A JP 2018067634 A JP2018067634 A JP 2018067634A JP 2016205227 A JP2016205227 A JP 2016205227A JP 2016205227 A JP2016205227 A JP 2016205227A JP 2018067634 A JP2018067634 A JP 2018067634A
Authority
JP
Japan
Prior art keywords
insulating film
layer
film
semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016205227A
Other languages
English (en)
Other versions
JP6540651B2 (ja
Inventor
将之 青池
Masayuki Aoike
将之 青池
黒川　敦
Atsushi Kurokawa
敦 黒川
小林　敦
Atsushi Kobayashi
敦 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016205227A priority Critical patent/JP6540651B2/ja
Priority to TW106130463A priority patent/TWI667747B/zh
Priority to CN201710963350.1A priority patent/CN107968076B/zh
Priority to US15/784,667 priority patent/US10157812B2/en
Publication of JP2018067634A publication Critical patent/JP2018067634A/ja
Application granted granted Critical
Publication of JP6540651B2 publication Critical patent/JP6540651B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 ウェハの反りやパッシベーション膜のクラックを低減することができる半導体装置を提供する。【解決手段】 半導体装置１は、半導体基板２と、半導体基板２に形成された半導体素子３と、半導体素子３に接続された金属層４と、半導体素子３を保護するパッシベーション膜１１とを備えている。パッシベーション膜１１は、圧縮応力を発生させる密度の低い第１絶縁膜１２と、圧縮応力を発生させる密度の高い第２絶縁膜１３とを交互に積み重ねて形成される。半導体基板２に最も近い最下層には、第１絶縁膜１２が配置される。第１絶縁膜１２と第２絶縁膜１３は、シリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜のいずれかを用いて形成されている。【選択図】 図２

Description

本発明は、半導体基板上にパッシベーション膜が形成された半導体装置およびその製造方法に関する。
一般に、半導体基板と、半導体基板に形成された半導体素子と、半導体素子を保護するパッシベーション膜とを備えた半導体装置が知られている（例えば、特許文献１参照）。特許文献１には、パッシベーション膜を密度の異なる２種類の圧縮応力膜を交互に積層して形成した構成が開示されている。
特開平７−１３０７３１号公報
ところで、パッシベーション膜は、デバイス表層に成膜される保護膜であり、ウェハプロセスの最終工程で形成される。そのため、パッシベーション膜を成膜するウェハ表面には、例えば半導体層、絶縁膜層、有機物層および金属層が形成されている。即ち、ウェハ表面には、パッシベーション膜を形成する前までのプロセス履歴が蓄積されている。このウェハには、各種材料の熱膨張係数差に起因した応力として、圧縮応力が残留する傾向がある。
これに対し、特許文献１に記載されたパッシベーション膜は、密度の高い圧縮応力膜を最下層に配置している。このとき、高密度の圧縮応力膜は、低密度の圧縮応力膜に比べて圧縮応力が大きくなる傾向がある。高密度の圧縮応力膜による圧縮応力は、ウェハの残留圧縮応力に追加される。この結果、これらの圧縮応力によって、ウェハに反りが生じるのに加え、パッシベーション膜にクラックが生じるという問題がある。
本発明は上述した従来技術の問題に鑑みなされたもので、本発明の目的は、ウェハの反りやパッシベーション膜のクラックを低減することができる半導体装置およびその製造方法を提供することにある。
上述した課題を解決するために、請求項１の発明は、半導体基板と、前記半導体基板に形成された半導体素子と、前記半導体素子を保護するパッシベーション膜とを備えた半導体装置において、前記パッシベーション膜は、圧縮応力を発生させる密度の低い第１絶縁膜と、圧縮応力を発生させる密度の高い第２絶縁膜とを交互に積み重ねて形成され、前記半導体基板に最も近い最下層には、前記第１絶縁膜が配置されたことを特徴としている。
請求項２の発明では、前記第１絶縁膜と前記第２絶縁膜は、シリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜のいずれかを用いて形成されている。
請求項３の発明では、前記半導体基板には、半導体層、絶縁膜層、有機物層および金属層が形成され、前記パッシベーション膜は、これらの半導体層、絶縁膜層、有機物層および金属層を覆って前記半導体基板に形成されている。
請求項４の発明による半導体装置の製造方法は、半導体基板上に、圧縮応力を発生させる密度の低い第１絶縁膜と、圧縮応力を発生させる密度の高い第２絶縁膜とを交互に積み重ねたパッシベーション膜を形成する工程を有し、前記工程では、前記半導体基板に最も近い最下層に、前記第１絶縁膜を配置することを特徴としている。
請求項５の発明では、前記半導体基板上には、前記パッシベーション膜を形成する前に、半導体層、絶縁膜層、有機物層および金属層が形成され、前記パッシベーション膜は、これらの半導体層、絶縁膜層、有機物層および金属層を覆って前記半導体基板に形成される。
請求項６の発明では、前記金属層は、蒸着またはめっきによって形成される。
請求項１の発明によれば、パッシベーション膜は、圧縮応力を発生させる密度の低い第１絶縁膜と、圧縮応力を発生させる密度の高い第２絶縁膜とを交互に積み重ねて形成され、半導体基板に最も近い最下層には、第１絶縁膜が配置されている。このため、半導体基板にプロセス履歴に伴う圧縮応力が発生するときでも、密度の低い第１絶縁膜によって、半導体基板の圧縮応力を緩和することができる。この結果、半導体基板からなるウェハの反りやパッシベーション膜のクラックを低減することができる。
請求項２の発明によれば、第１絶縁膜と第２絶縁膜は、シリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜のいずれかを用いて形成される。このとき、パッシベーション膜は、第１絶縁膜と第２絶縁膜を積み重ねて形成されるから、絶縁性および耐湿性を備えることができる。
請求項３の発明によれば、パッシベーション膜は、半導体層、絶縁膜層、有機物層および金属層を覆って半導体基板に形成される。このため、半導体層、絶縁膜層、有機物層および金属層が、互いの熱膨張係数差に起因して圧縮応力を発生させるときでも、密度の低い第１絶縁膜によって、これらの圧縮応力を緩和することができる。
請求項４の発明によれば、半導体基板上に、圧縮応力を発生させる密度の低い第１絶縁膜と、圧縮応力を発生させる密度の高い第２絶縁膜とを交互に積み重ねたパッシベーション膜を形成する工程を有し、この工程では、半導体基板に最も近い最下層に、第１絶縁膜を配置する。このため、半導体基板にプロセス履歴に伴う圧縮応力が発生するときでも、密度の低い第１絶縁膜によって、半導体基板の圧縮応力を緩和することができる。この結果、半導体基板からなるウェハの反りやパッシベーション膜のクラックを低減することができる。
請求項５の発明によれば、パッシベーション膜は、半導体層、絶縁膜層、有機物層および金属層を覆って半導体基板に形成される。このため、半導体層、絶縁膜層、有機物層および金属層が、互いの熱膨張係数差に起因して圧縮応力を発生させるときでも、密度の低い第１絶縁膜によって、これらの圧縮応力を緩和することができる。
請求項６の発明によれば、金属層は、蒸着またはめっきによって形成される。このため、金属層の成膜に伴って金属層に圧縮応力が発生するときでも、密度の低い第１絶縁膜によって、金属層の圧縮応力を緩和することができる。
第１の実施の形態による半導体装置を示す断面図である。 第１の実施の形態による半導体装置を示す要部拡大断面図である。 半導体層形成工程を示す断面図である。 金属層形成工程を示す断面図である。 第２の実施の形態による半導体装置を示す断面図である。 第２の実施の形態による半導体装置を示す要部拡大断面図である。 第１金属層形成工程を示す断面図である。 絶縁膜層形成工程を示す断面図である。 第１ビア形成工程を示す断面図である。 有機物層形成工程を示す断面図である。 第２ビア形成工程を示す断面図である。 第２金属層形成工程を示す断面図である。
以下、本発明の実施の形態による半導体装置について、添付図面を参照しつつ詳細に説明する。本発明の半導体装置は、例えばＭＨｚ帯またはＧＨｚ帯のような高周波信号を増幅する電力増幅器に適用されるものである。
図１に、第１の実施の形態による半導体装置１を示す。半導体装置１は、半導体基板２、金属層４およびパッシベーション膜１１を備えている。
半導体基板２は、例えばガリウム砒素（ＧａＡｓ）のような半導体材料を用いて平板状に形成されている。なお、半導体基板２は、例えばリン化インジウム（ＩｎＰ）、窒化ガリウム（ＧａＮ）等のような他のIII−Ｖ族の化合物半導体によって形成されてもよい。半導体基板２は、例えばセレン化亜鉛（ＺｎＳｅ）のようなII−VI族の化合物半導体を用いて形成されてもよく、例えば炭化ケイ素（ＳｉＣ）、シリコンゲルマニウム（ＳｉＧe）のようなIV族の化合物半導体を用いて形成されてもよい。また、半導体基板２は、化合物半導体に限らず、例えばシリコン（Ｓｉ）、ゲルマニウム（Ｇe）のようなIV族単元素の半導体によって形成されてもよい。
半導体基板２の表面２Ａには、例えばガリウム砒素（ＧａＡｓ）、アルミニウムガリウム砒素（ＡｌＧａＡｓ）等による半導体層２Ｂが形成されている。半導体層２Ｂは、不純物がドープされたものでもよく、不純物を除いたものでもよい。また、半導体層２Ｂは、１層でもよく、複数層（例えば２層）でもよい。
半導体素子３は、半導体基板２の表面２Ａ側に配置されている。半導体素子３は、例えば半導体層２Ｂを含めて形成されている。半導体素子３は、ダイオード、電界効果トランジスタ等のような能動素子でもよく、抵抗、コンデンサ等のような受動素子でもよい。半導体素子３は、一般的に半導体基板２に複数個設けられている（１個のみ図示）。これら複数個の半導体素子３は、金属層４によって相互に電気的に接続されている。
金属層４は、半導体基板２の表面２Ａ上に形成されている。金属層４は、例えば金（Ａｕ）等のような導電性金属材料を用いて形成されている。金属層４は、例えば半導体素子３の電極を形成する、複数個の半導体素子３間を電気的に接続する、半導体素子３と外部との間を電気的に接続する等のような各種の機能を有する。これにより、半導体基板２には、半導体素子３を含む各種の回路５（例えば増幅回路等）が形成されている。このため、半導体基板２は、回路５を形成する回路基板となっている。
パッシベーション膜１１は、金属層４を覆って半導体基板２の表面２Ａ上に設けられている。このため、パッシベーション膜１１は、金属層４に加えて、半導体層２Ｂを覆っている。パッシベーション膜１１は、圧縮応力を発生させる密度の低い第１絶縁膜１２と、圧縮応力を発生させる密度の高い第２絶縁膜１３とを交互に積み重ねて形成されている。このとき、半導体基板２に最も近い最下層には、第１絶縁膜１２が配置されている。
第１絶縁膜１２および第２絶縁膜１３は、例えばシリコン窒化膜を用いて形成されている。第１絶縁膜１２および第２絶縁膜１３は、例えばプラズマ気相成長（プラズマＣＶＤ）のような成膜手段を用いて形成されている。第１絶縁膜１２および第２絶縁膜１３は、それぞれの成膜条件（成長条件）が異なっている。一例としては、第１絶縁膜１２と第２絶縁膜１３とは、成膜時にプラズマＣＶＤ装置の放電電極に供給する高周波電力（ＲＦパワー）が異なる。具体的には、第２絶縁膜１３は、第１絶縁膜１２に比べて、大きな高周波電力を用いて成膜されている。これにより、第２絶縁膜１３は、第１絶縁膜１２に比べて、密度の高いシリコン窒化膜が形成されている。この結果、第２絶縁膜１３は、第１絶縁膜１２に比べて、耐湿性の高い膜になっている。
これに加えて、第２絶縁膜１３は、第１絶縁膜１２に比べて、密度の高いシリコン窒化膜が形成される。このため、第２絶縁膜１３は、第１絶縁膜１２に比べて、その圧縮応力が大きくなっている。但し、第１絶縁膜１２および第２絶縁膜１３がいずれも圧縮応力を発生させるように、成膜条件等を適宜設定されている。このため、第１絶縁膜１２および第２絶縁膜１３は、いずれも圧縮応力を発生させる圧縮応力膜となっている。
また、第１絶縁膜１２は、第２絶縁膜１３に比べて、その圧縮応力が小さくなっている。このとき、第１絶縁膜１２の圧縮応力は、半導体基板２側で発生する圧縮応力よりも小さいことが好ましい。
パッシベーション膜１１は、第１絶縁膜１２と第２絶縁膜１３とを交互に積み重ねて形成されている。このとき、パッシベーション膜１１は、単一の第１絶縁膜１２と、単一の第２絶縁膜１３とを積み重ねた合計２層の絶縁膜によって構成してもよく、３層以上の絶縁膜によって構成してもよい。即ち、第１絶縁膜１２の数と、第２絶縁膜１３の数とは、同じでもよく、異なっていてもよい。図１は、パッシベーション膜１１が、２層の第１絶縁膜１２と、２層の第２絶縁膜１３とを備えた場合を例示している。
また、第１絶縁膜１２および第２絶縁膜１３は、互いに同じ材料を用いて形成する必要はなく、互いに異なる材料を用いて形成してもよい。耐湿性、安定性を考慮すると、第１絶縁膜１２および第２絶縁膜１３は、シリコン窒化膜（例えばＳｉ3Ｎ4，ＳｉＮ等）、シリコン酸化膜（例えばＳｉＯ2，ＳｉＯ等）、シリコン酸窒化膜（例えばＳｉＯＮ等）のいずれかを用いて形成するのが好ましい。
次に、図１ないし図４を参照しつつ、半導体装置１の製造方法について説明する。なお、一般的な製造方法では、ウェハ単位で複数個の半導体装置１が一度に形成される。このため、パッシベーション膜１１を形成した後の最終工程（分離工程）で、ウェハから個々の半導体チップを切り離す。これにより、図１および図２に示す半導体装置１が形成される。ここでは、ウェハからの分離工程は、割愛して説明する。
まず、例えばガリウム砒素等の化合物半導体からなる加工前の半導体基板２１を用意する。次に、図３に示す半導体層形成工程では、例えばプラズマＣＶＤのような成膜手段を用いて、半導体基板２１の表面２１Ａに、半導体層２１Ｂを形成する。これにより、半導体基板２が形成される。
続く、図４に示す金属層形成工程では、例えば真空蒸着、スパッタ、めっき等の成膜手段を用いて、半導体基板２の表面２Ａ上に導電性金属材料からなる金属膜を形成する。その後、エッチング等によって、金属膜から不要な部分を除去する。これにより、半導体基板２の表面２Ａ上に、電極、接続配線等として機能する金属層４が形成される。これに伴って、半導体基板２には、半導体素子３および回路５が形成される。
続く、パッシベーション膜形成工程では、例えばプラズマＣＶＤのような成膜手段を用いて、半導体基板２１の表面２１Ａに、第１絶縁膜１２と第２絶縁膜１３とからなるパッシベーション膜１１を形成する。このとき、圧縮応力を発生させる密度の低い第１絶縁膜１２と、圧縮応力を発生させる密度の高い第２絶縁膜１３とを交互に積み重ねて、成長させる。
具体的に説明すると、最初に半導体基板２との接合面に、１層目（最下層）の第１絶縁膜１２を形成する。次に、１層目の第１絶縁膜１２を覆って、２層目の第２絶縁膜１３を形成する。次に、２層目の第２絶縁膜１３を覆って、３層目の第１絶縁膜１２を形成する。最後に、３層目の第１絶縁膜１２を覆って、４層目（最上層）の第２絶縁膜１３を形成する。
ここで、第１絶縁膜１２の形成時と、第２絶縁膜１３の形成時では、例えば高周波電力のような成膜条件を変更する。これにより、第１絶縁膜１２は、第２絶縁膜１３よりも、圧縮応力が小さくなっている。
ここで、半導体基板２の表面２Ａ上には、金属層４が形成されている。この金属層４を形成するときには、一般的に加熱、冷却等の温度変化を伴う。一方、金属層４等と半導体基板２とは、互いの熱膨張係数が異なる。このため、半導体基板２の表面２Ａ側には、熱膨脹係数の相違に基づいて内部応力が発生している。また、半導体基板２の半導体層２Ｂにも、内部応力が生じる傾向がある。このように、半導体基板２には、製造プロセスの履歴に伴って圧縮応力が発生する傾向がある。これに加え、金属層４は、断面四角形状に形成されている。このとき、金属層４の角隅部分に応力が集中して、パッシベーション膜１１のうち金属層４と接触する箇所には、変形や歪みが生じ易い傾向がある。
これに対し、パッシベーション膜１１は第１絶縁膜１２と第２絶縁膜１３とを有し、半導体基板２に最も近い最下層に、密度に低い第１絶縁膜１２が配置されている。このため、半導体基板２にプロセス履歴に伴う圧縮応力が発生するときでも、圧縮応力の小さい第１絶縁膜１２によって、半導体基板２の圧縮応力を緩和することができる。この結果、半導体基板２からなるウェハの反りやパッシベーション膜１１のクラックを低減することができる。
かくして、第１の実施の形態によれば、パッシベーション膜１１は、圧縮応力を発生させる密度の低い第１絶縁膜１２と、圧縮応力を発生させる密度の高い第２絶縁膜１３とを交互に積み重ねて形成され、半導体基板２に最も近い最下層には、第１絶縁膜１２が配置されている。このため、半導体基板２にプロセス履歴に伴う圧縮応力が発生するときでも、密度の低い第１絶縁膜１２によって、半導体基板２の圧縮応力を緩和することができる。この結果、半導体基板２からなるウェハの反りやパッシベーション膜１１のクラックを低減することができる。
また、第１絶縁膜１２と第２絶縁膜１３は、シリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜のいずれかを用いて形成される。このとき、パッシベーション膜１１は、第１絶縁膜１２と第２絶縁膜１３を積み重ねて形成されるから、絶縁性および耐湿性を備えることができる。
また、金属層４は、蒸着またはめっきによって形成されているから、金属層４の成膜に伴って金属層４に圧縮応力が発生する傾向がある。また、断面四角形状の金属層４には、その角隅部分に応力が集中する傾向がある。これに対し、パッシベーション膜１１を第１絶縁膜１２と第２絶縁膜１３を積み重ねて形成すると共に、金属層４と接触する最下層に密度の低い第１絶縁膜１２を配置した。このため、密度の低い第１絶縁膜１２によって、金属層４の圧縮応力を緩和することができる。これに加えて、パッシベーション膜１１の変形を抑制して、パッシベーション膜１１のクラックを低減することができる。
次に、図５および図６に、本発明の第２の実施の形態による半導体装置３１を示す。半導体装置３１の特徴は、半導体基板２の表面２Ａには第１金属層３２、絶縁膜層３３、有機物層３４、第２金属層３５が形成されると共に、これらを覆ってパッシベーション膜３６が形成されたことにある。なお、半導体装置３１の説明に際し、第１の実施の形態による半導体装置１と同一の構成については同一の符号を付し、その説明は省略する。
半導体装置３１は、半導体基板２、第１金属層３２、絶縁膜層３３、有機物層３４、第２金属層３５およびパッシベーション膜３６を備えている。半導体基板２の表面２Ａには、半導体層２Ｂが形成されている。
第１金属層３２は、半導体基板２に近接した金属層を構成し、半導体基板２の表面２Ａ上に形成されている。第１金属層３２は、例えば導電性金属材料を用いて形成されている。第１金属層３２は、例えば半導体素子３の電極を形成する、複数個の半導体素子３間を電気的に接続する等のような各種の機能を有する。これにより、半導体基板２には、半導体素子３を含む各種の回路５が形成されている。
絶縁膜層３３は、半導体素子３を覆って、半導体基板２の表面２Ａ上に形成されている。絶縁膜層３３は、例えばシリコン窒化膜等のような絶縁性を有する無機材料を用いて形成されている。絶縁膜層３３には、例えば第１金属層３２と対応した位置に貫通孔からなるビア３３Ａが形成されている。絶縁膜層３３は、層間絶縁層を構成し、半導体基板２の表面２Ａと第２金属層３５との間を電気的に絶縁している。
有機物層３４は、絶縁膜層３３を覆って、半導体基板２に形成されている。有機物層３４は、絶縁膜層３３と一緒に層間絶縁層を構成している。有機物層３４は、例えばポリイミド（ＰＩ）、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキソゾール（ＰＢＯ）等のような絶縁性を有する有機材料を用いて形成されている。このとき、有機物層３４は、絶縁膜層３３に比べて、膜厚が大きくなる傾向がある。有機物層３４は、例えば半導体装置３１の表面側全体を平坦化させると共に、第１金属層３２と第２金属層３５との間の層間のキャパシタンスを低減させるものである。有機物層３４には、第１金属層３２と対応した位置に貫通孔からなるビア３４Ａが形成されている。このとき、ビア３４Ａは、ビア３３Ａと対応した位置に配置されている。このため、ビア３４Ａ内には、第１金属層３２の表面が露出している。なお、ビア３３Ａ，３４Ａは、同じ大きさ（開口面積）である必要はなく、互いに異なる大きさでもよい。このため、有機物層３４のビア３４Ａは、例えば絶縁膜層３３のビア３３Ａよりも大きくてもよい。
第２金属層３５は、半導体基板２に非接触となった他の金属層を構成し、有機物層３４の表面上に位置して、半導体基板２に形成されている。第２金属層３５は、例えば導電性金属材料を用いて形成されている。第２金属層３５は、第１金属層３２を介して、半導体素子３と外部との間を電気的に接続する等のような各種の機能を有する。このため、第２金属層３５は、ビア３３Ａ，３４Ａを通じて第１金属層３２に電気的に接続されている。
パッシベーション膜３６は、第２金属層３５を覆って半導体基板２に設けられている。このため、パッシベーション膜３６は、第２金属層３５に加えて、有機物層３４、半導体層２Ｂ等を覆っている。パッシベーション膜３６は、第１の実施の形態によるパッシベーション膜１１とほぼ同様に構成されている。このため、パッシベーション膜３６は、圧縮応力を発生させる密度の低い第１絶縁膜３７と、圧縮応力を発生させる密度の高い第２絶縁膜３８とを交互に積み重ねて形成されている。これに加えて、半導体基板２に最も近い最下層には、第１絶縁膜３７が配置されている。このとき、第１絶縁膜３７は、第１の実施の形態による第１絶縁膜１２とほぼ同様に構成される。このため、第１絶縁膜３７は、低密度の圧縮応力膜となっている。第２絶縁膜３８は、第１の実施の形態による第２絶縁膜１３とほぼ同様に構成される。このため、第２絶縁膜３８は、高密度の圧縮応力膜となっている。
次に、図５ないし図１２を参照しつつ、半導体装置３１の製造方法について説明する。なお、一般的な製造方法では、パッシベーション膜３６を形成した後の最終工程（分離工程）で、ウェハから個々の半導体チップを切り離す。これにより、図５および図６に示す半導体装置３１が形成される。ここでは、ウェハからの分離工程は、割愛して説明する。
まず、例えばガリウム砒素等の化合物半導体からなる加工前の半導体基板を用意する。次に、例えばプラズマＣＶＤのような成膜手段を用いて、半導体基板の表面に、半導体層を形成する。これにより、半導体基板２が形成される。ここまでの工程は、図３に示す第１の実施の形態の半導体膜形成工程とほぼ同様である。
続く、図７に示す第１金属層形成工程では、例えば真空蒸着、スパッタ、めっき等の成膜手段を用いて、半導体基板２の表面２Ａ上に導電性金属材料からなる金属膜を形成する。その後、エッチング等によって、金属膜から不要な部分を除去する。これにより、半導体基板２の表面２Ａ上に、電極、接続配線等として機能する第１金属層３２が形成される。これに伴って、半導体基板２には、半導体素子３および回路５が形成される。
続く、図８に示す絶縁膜層形成工程では、例えばプラズマＣＶＤのような成膜手段を用いて、半導体基板２の表面２Ａ上に、例えばシリコン窒化膜等のような絶縁性無機材料からなる絶縁膜４１を形成する。このとき、絶縁膜４１は、半導体基板２の表面２Ａを全体に亘って覆った状態で形成される。
続く、図９に示す第１ビア形成工程では、例えばフォトレジスト等によって必要部分をマスクした状態で、エッチング処理を行い、絶縁膜４１に貫通孔からなるビア４１Ａを形成する。これにより、半導体基板２には、ビア３３Ａを有する絶縁膜層３３が形成される。
続く、図１０に示す有機物層形成工程では、各種の樹脂材料を絶縁膜層３３の表面にスピンコートにより塗布して、例えばポリイミド等からなる有機物層４２を成膜する。
その後、図１１に示す第２ビア形成工程では、例えばフォトレジスト等を用いた微細加工技術を用いて、有機物層４２に穴あけ加工等を行う。これにより、有機物層４２には、絶縁膜層３３のビア３３Ａと対応した位置に、ビア４２Ａが形成される。この結果、半導体基板２には、絶縁膜層３３を覆って、有機物層３４が形成される。なお、有機物層３４は、感光性樹脂材料を用いて形成してもよい。この場合、感光性樹脂材料に紫外線等を照射することによって、有機物層３４のビア３４Ａを形成することができる。
続く、図１２に示す第２金属層形成工程では、例えば真空蒸着、スパッタ、めっき等の成膜手段を用いて、有機物層３４の表面上に導電性金属材料からなる金属膜を形成する。その後、エッチング等によって、金属膜から不要な部分を除去する。これにより、有機物層３４の表面上に、外部接続用の配線等として機能する第２金属層３５が形成される。
続く、パッシベーション膜形成工程では、例えばプラズマＣＶＤのような成膜手段を用いて、半導体基板２の表面２Ａに、第１絶縁膜３７と第２絶縁膜３８とからなるパッシベーション膜３６を形成する。このパッシベーション膜３６は、有機物層３４、第２金属層３５等を覆って、半導体基板２の表面２Ａに形成される。このとき、圧縮応力を発生させる密度の低い第１絶縁膜３７と、圧縮応力を発生させる密度の高い第２絶縁膜３８とを交互に積み重ねて、成長させる。なお、パッシベーション膜形成工程の詳細は、第１の実施の形態によるパッシベーション膜形成工程とほぼ同様である。以上の一連の工程により、図５および図６に示す半導体装置３１が形成される。
かくして、第２の実施の形態でも、第１の実施の形態とほぼ同様な作用効果を有する。また、第２の実施の形態では、パッシベーション膜３６は、半導体層２Ｂ、第１金属層３２、絶縁膜層３３、有機物層３４および第２金属層３５を覆って半導体基板２に形成される。このため、半導体層２Ｂ、絶縁膜層３３、有機物層３４および金属層３２，３５が、互いの熱膨張係数差に起因して圧縮応力を発生させるときでも、密度の低い第１絶縁膜３７によって、これらの圧縮応力を緩和することができる。
また、金属層３２，３５は、蒸着またはめっきによって形成されているから、金属層３２，３５の成膜に伴って金属層３２，３５に圧縮応力が発生する傾向がある。これに対し、金属層３２，３５を覆ってパッシベーション膜３６を形成したから、引張応力を発生させるパッシベーション膜３６によって、金属層３２，３５の圧縮応力を緩和することができる。
なお、前記各実施の形態では、半導体装置１，３１は電力増幅器に適用した場合を例に挙げて説明した。本発明はこれに限らず、半導体装置は、太陽電池のような受光素子に適用してもよく、レーザダイオード（ＬＤ）、発光ダイオード（ＬＥＤ）のような発光素子に適用してもよく、受光素子と発光素子の両方を備えた光センサに適用してもよい。
１，３１ 半導体装置
２ 半導体基板
２Ａ 表面
２Ｂ 半導体層
３ 半導体素子
４ 金属層
１１，３６ パッシベーション膜
１２，３７ 第１絶縁膜
１３，３８ 第２絶縁膜
３２ 第１金属層（金属層）
３３ 絶縁膜層
３４ 有機物層
３５ 第２金属層（金属層）

Claims (6)

  1. 半導体基板と、前記半導体基板に形成された半導体素子と、前記半導体素子を保護するパッシベーション膜とを備えた半導体装置において、
    前記パッシベーション膜は、圧縮応力を発生させる密度の低い第１絶縁膜と、圧縮応力を発生させる密度の高い第２絶縁膜とを交互に積み重ねて形成され、
    前記半導体基板に最も近い最下層には、前記第１絶縁膜が配置されたことを特徴とする半導体装置。
  2. 前記第１絶縁膜と前記第２絶縁膜は、シリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜のいずれかを用いて形成されてなる請求項１に記載の半導体装置。
  3. 前記半導体基板には、半導体層、絶縁膜層、有機物層および金属層が形成され、
    前記パッシベーション膜は、これらの半導体層、絶縁膜層、有機物層および金属層を覆って前記半導体基板に形成されてなる請求項１または２に記載の半導体装置。
  4. 半導体基板上に、圧縮応力を発生させる密度の低い第１絶縁膜と、圧縮応力を発生させる密度の高い第２絶縁膜とを交互に積み重ねたパッシベーション膜を形成する工程を有し、
    前記工程では、前記半導体基板に最も近い最下層に、前記第１絶縁膜を配置することを特徴とする半導体装置の製造方法。
  5. 前記半導体基板上には、前記パッシベーション膜を形成する前に、半導体層、絶縁膜層、有機物層および金属層が形成され、
    前記パッシベーション膜は、これらの半導体層、絶縁膜層、有機物層および金属層を覆って前記半導体基板に形成されてなる請求項４に記載の半導体装置の製造方法。
  6. 前記金属層は、蒸着またはめっきによって形成されてなる請求項５に記載の半導体装置の製造方法。
JP2016205227A 2016-10-19 2016-10-19 半導体装置およびその製造方法 Active JP6540651B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016205227A JP6540651B2 (ja) 2016-10-19 2016-10-19 半導体装置およびその製造方法
TW106130463A TWI667747B (zh) 2016-10-19 2017-09-06 半導體裝置及其製造方法
CN201710963350.1A CN107968076B (zh) 2016-10-19 2017-10-16 半导体装置及其制造方法
US15/784,667 US10157812B2 (en) 2016-10-19 2017-10-16 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016205227A JP6540651B2 (ja) 2016-10-19 2016-10-19 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2018067634A true JP2018067634A (ja) 2018-04-26
JP6540651B2 JP6540651B2 (ja) 2019-07-10

Family

ID=61904094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016205227A Active JP6540651B2 (ja) 2016-10-19 2016-10-19 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US10157812B2 (ja)
JP (1) JP6540651B2 (ja)
CN (1) CN107968076B (ja)
TW (1) TWI667747B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145564B2 (en) * 2018-06-29 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-layer passivation structure and method
US11373971B2 (en) * 2020-06-30 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and methods of forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63117429A (ja) * 1986-11-05 1988-05-21 Nec Corp 半導体装置
JPH01293624A (ja) * 1988-05-23 1989-11-27 Nec Corp 集積回路の製造方法
JPH07130731A (ja) * 1993-10-29 1995-05-19 Nec Corp 半導体装置ならびにその製造方法および製造装置
JP2003324111A (ja) * 2002-05-02 2003-11-14 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130131A (ja) 1993-11-09 1995-05-19 Dainippon Printing Co Ltd ディスクカートリッジの二重書き込み防止装置
US7585704B2 (en) * 2005-04-01 2009-09-08 International Business Machines Corporation Method of producing highly strained PECVD silicon nitride thin films at low temperature
JP5897486B2 (ja) * 2013-03-14 2016-03-30 株式会社東芝 半導体装置
JP2014184513A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 電気部品およびその製造方法
JP6267987B2 (ja) * 2014-02-13 2018-01-24 エスアイアイ・セミコンダクタ株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63117429A (ja) * 1986-11-05 1988-05-21 Nec Corp 半導体装置
JPH01293624A (ja) * 1988-05-23 1989-11-27 Nec Corp 集積回路の製造方法
JPH07130731A (ja) * 1993-10-29 1995-05-19 Nec Corp 半導体装置ならびにその製造方法および製造装置
JP2003324111A (ja) * 2002-05-02 2003-11-14 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20180108589A1 (en) 2018-04-19
TWI667747B (zh) 2019-08-01
CN107968076A (zh) 2018-04-27
JP6540651B2 (ja) 2019-07-10
US10157812B2 (en) 2018-12-18
CN107968076B (zh) 2020-09-22
TW201830602A (zh) 2018-08-16

Similar Documents

Publication Publication Date Title
TWI673838B (zh) 半導體裝置及其製造方法
JP6712579B2 (ja) 発光デバイスを支持基板に取り付ける方法
US8741683B2 (en) Chip package and fabrication method thereof
US20180068966A1 (en) Semiconductor device with thin redistribution layers
US8581386B2 (en) Chip package
JP2017108156A (ja) 支持基板に接合された発光デバイス
TWI569305B (zh) 用於形成微帶傳輸線於薄矽晶絕緣體晶片上的方法及結構
US9305843B2 (en) Chip package and method for forming the same
JP2014518460A (ja) 半導体デバイスを支持基板に接合する方法
US10424524B2 (en) Multiple wafers fabrication technique on large carrier with warpage control stiffener
US20120146111A1 (en) Chip package and manufacturing method thereof
US10157812B2 (en) Semiconductor device and method of manufacturing the same
US8237285B2 (en) Semiconductor device, through hole having expansion portion and thin insulating film
US20240170475A1 (en) Method for manufacturing semiconductor device, semiconductor device, integrated circuit element, and method for manufacturing integrated circuit element
US20090206477A1 (en) Semiconductor device and method of manufacturing semiconductor device
WO2019097573A1 (ja) 半導体装置およびその製造方法
JP6690509B2 (ja) 半導体装置
JP2018078192A (ja) 半導体装置
KR100714478B1 (ko) 와이어 본딩 신뢰성이 향상된 반도체 소자 및 그 제조 방법
WO2021260841A1 (ja) 光半導体アレイ及び光半導体アレイの製造方法
TW202341283A (zh) 半導體裝置及其製造方法
TW202327006A (zh) 半導體結構與其製造方法
TW202341112A (zh) 發光元件陣列基板及其製造方法
CN112189251A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180413

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20181203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190527

R150 Certificate of patent or registration of utility model

Ref document number: 6540651

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150