CN102292798A - 氟碳化合物膜的表面处理 - Google Patents

氟碳化合物膜的表面处理 Download PDF

Info

Publication number
CN102292798A
CN102292798A CN2010800052966A CN201080005296A CN102292798A CN 102292798 A CN102292798 A CN 102292798A CN 2010800052966 A CN2010800052966 A CN 2010800052966A CN 201080005296 A CN201080005296 A CN 201080005296A CN 102292798 A CN102292798 A CN 102292798A
Authority
CN
China
Prior art keywords
insulating barrier
accordance
cfx
described insulating
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800052966A
Other languages
English (en)
Inventor
堀込正弘
黑鸟讬也
小林保男
松冈孝明
野泽俊久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102292798A publication Critical patent/CN102292798A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种制造半导体器件的方法，包括下述步骤：对绝缘层进行退火，和在绝缘层上形成包括金属元素的阻挡层。绝缘层包括氟碳化合物(CFx)膜。在退火步骤之后，用高温溅射工艺形成阻挡层。

Description

氟碳化合物膜的表面处理
技术领域
本申请要求下列优先权，2009年1月22日提交的美国临时申请号No.61/205,752，题为“氟碳化合物膜的表面处理”和2009年2月17日提交的美国临时申请号No.61/207,971，题为“CFx膜的金属成形的方法”，两者的内容在本文引入作为参考。
本发明涉及半导体器件及其制造方法。更具体地说，本发明涉及改善用氟碳化合物(CFx)构成的层间绝缘层和用金属构成的阻挡层之间的附着力的表面处理方法和阻挡层形成方法。
背景技术
近年来，已采用多层布线结构来实现半导体器件的高速运行和小型化。不过，由于布线层的总布线电阻和寄生电容的增大，这些结构已提出布线延迟的问题。
使用低电阻布线材料，例如铜(Cu)作为互联体可减小布线电阻。另一方面，可以使用低介电常数或者low-k材料来降低寄生电容。具体地，氟碳化合物(CFx)可用作绝缘层来降低寄生电容，从而提高半导体器件的运行速度。
为了防止铜(Cu)扩散到绝缘层中，在互连体和绝缘层之间设置阻挡层。半导体器件的阻挡层用钛(Ti)、钽(Ta)、钨(W)、钌(Ru)或者磷(P)构成。
当氟碳化合物(CFx)被用作绝缘层材料时，包含在CFx层中的氟在CFx层和阻挡层之间的界面引起氟化反应。结果，CFx层和阻挡层之间的附着力降低，从而绝缘层和互连体(interconnection body)之间的附着力恶化。
另一方面，要求氟碳化合物(CFx)材料与主要由金属元素形成的阻挡层具有足够的附着力。由于在半导体器件的制造中使用多种后续工艺，比如化学和机械抛光(CMP)工艺或引线接合工艺，因此会对基板施加更大的应力。于是，如果阻挡层和CFx绝缘层之间的附着力较差，那么阻挡层会从绝缘层剥离。
鉴于上述问题，提出了本发明。本发明提供抑制在绝缘层和阻挡层之间的界面的氟化反应的表面处理方法。此外，本发明提供在抑制绝缘层和阻挡层之间的氟化反应的同时，增大绝缘层和阻挡层之间的附着力的阻挡层形成方法。
发明内容
按照本发明的一个方面，提供一种制造半导体器件的方法。所述方法包括下述步骤：对包括氟碳化合物(CFx)膜的绝缘层进行退火；和在绝缘层上形成包括金属元素的阻挡层，其中在所述退火步骤之后，用高温溅射工艺形成所述阻挡层。
按照本发明的第二个方面，提供一种制造半导体器件的方法。所述方法包括对绝缘层进行预处理工艺，以便形成碳∶氟组成比(C/F)大于1的富碳表面的步骤。在进行预处理工艺之前，绝缘层包括具有任意碳∶氟组成比的氟碳化合物(CFx)。
按照本发明的第三个方面，提供一种制造半导体器件的方法。所述方法包括下述步骤：在使绝缘层的表面暴露在惰性气体气氛之下的同时，在预定条件下对绝缘层进行退火；和在所述退火步骤之后，进行高温溅射工艺，以便形成包括金属元素的阻挡层，以致在绝缘层和阻挡层之间的界面形成金属-C键，其中在所述高温溅射工艺期间，基板温度被保持在约70℃～200℃。退火步骤还包括从绝缘层的表面除去水分的步骤。
附图说明
图1描述利用氢等离子体的CFx预处理工艺的实施方式的示意图。
图2描述利用氢等离子体的CFx预处理工艺的备选实施方式的示意图。
图3描述溅射设备的实施方式的示意图。
图4图解说明在把胶带贴在实验样本的表面之后的实验样本的平面图，及其鼓泡和胶带测试结果。
图5图解说明图4中所示的前一半实验样本的横截面视图和表面视图。
图6图解说明图4中所示的后一半实验样本的横截面视图和表面视图。
图7图解说明制造双嵌入式铜互连结构的实施方式的工艺的示意图。
图8描述具有多层结构的CFx绝缘层的横截面视图。
图9图解说明作为温度的函数的氟化物的汽压曲线。
图10图解说明各种实验样本的目标结构，及其用于测量阻挡层的厚度的XRF强度。
图11图解说明作为溅射时间的函数的实验样本的XRF强度。
图12图解说明实验样本的例子的横截面视图和表面视图，及其工艺流程。
图13图解说明备选实验样本的例子的横截面视图和表面视图，及其工艺流程，鼓泡测试结果，和胶带测试结果。
图14图解说明备选实验样本的例子的横截面视图和表面视图，及其工艺流程，鼓泡测试结果，和胶带测试结果。
图15图解说明实验样本的另一个实施方式的目标结构和工艺流程，及其鼓泡测试结果和胶带测试结果。
图16图解说明图15中所示的实验样本的横截面视图和表面视图。
图17图解说明实验样本的另一个实施方式的目标结构和工艺流程，及其在贴胶带之后的平面图，其鼓泡测试结果和胶带测试结果。
图18图解说明图17中所示的实验样本的横截面视图和表面视图。
图19图解说明实验样本的横截面视图和表面视图，及其工艺流程。
图20图解说明实验样本的另一个实施方式的横截面视图和表面视图，及其工艺流程。
图21图解说明实验样本的再一个实施方式的横截面视图和表面视图，及其工艺流程。
具体实施方式
下面参考附图，说明本发明的实施方式，附图中，表示了本发明的优选示例性实施方式。下面的说明并不意图限制本发明的范围、适用性或结构。相反，优选的示例性实施方式的下述说明将向本领域的技术人员提供能够实现本发明的优选示例性实施方式的说明。应注意可用不同的形式具体体现本发明，而不脱离在附加的权利要求中限定的本发明的精神和范围。
本发明涉及半导体器件及其制造工艺。更具体地说，本发明涉及改善绝缘层和金属阻挡层之间的附着力的新的表面处理工艺和阻挡层形成工艺。
本发明的实施方式目的在于一种防止阻挡层从绝缘层剥离，还防止铜(Cu)从互连体渗入绝缘层中的工艺。这是通过两种独立的方法实现的：1)在形成阻挡层之前，对绝缘层的表面应用的预处理工艺，和2)利用高温溅射工艺形成阻挡层。
通过对氟碳化合物(CFx)绝缘层的表面应用预处理工艺，在绝缘层的表面，氟浓度被降低。结果，在CFx绝缘层的表面形成富碳表面，当在绝缘层的表面形成阻挡层时，这有助于产生金属-C键合。
在形成主要由金属元素组成的阻挡层时使用的高温会在CFx层和阻挡层的界面产生氟化反应。从而，具有高汽压的氟化物从CFx绝缘层的表面蒸发，导致碳(C)浓度增大。结果，绝缘层的富碳表面有助于在阻挡层和绝缘层的界面形成金属-C键合(C-bond)。
按照本发明的制造半导体器件的方法包括下述步骤：(1)形成CFx绝缘层；(2)进行预处理工艺，以降低CFx层表面的氟浓度，(3)对基板进行预退火；(4)利用高温溅射方法，形成包含金属元素的阻挡层；(5)对基板进行后退火；(6)形成铜(Cu)种子层；和(7)利用电镀方法，形成铜(Cu)互连。
按照本发明的一个实施方式，通过在使绝缘层的表面暴露在诸如氩气(Ar)之类的惰性气氛的同时，在预定条件下使绝缘层退火，进行降低CFx层表面的氟浓度的步骤。
按照另一个实施方式，通过在使绝缘层的表面暴露在诸如氢气(H2)之类的活性气氛中的同时，在预定条件下使绝缘层退火，进行降低CFx层表面的氟浓度的步骤。
按照又一个实施方式，通过对绝缘层应用等离子体处理，进行降低CFx层表面的氟浓度的步骤。在这个实施方式中，绝缘层暴露于等离子体之中，所述等离子体是通过在预定条件下，激发包含氢(H2)原子或碳(C)原子的气体产生的。
按照又一个实施方式，通过把绝缘体层浸入包含金属元素的氢氧化物的溶液中，随后用纯水冲洗绝缘层，最后干燥绝缘层，进行降低CFx层的表面的氟浓度的步骤。
按照又一个实施方式，通过利用常规的干燥器，进行干燥绝缘层的步骤，或者通过在室温下风干绝缘层，实现干燥绝缘层的步骤。
按照又一个实施方式，通过在整个溅射工艺期间，把基板温度保持在约70℃～约200℃的温度，进行利用高温溅射方法，形成包含金属元素的阻挡层的步骤。
下面，利用分别描述：形成氟碳化合物绝缘层；降低CFx层的表面的氟浓度的绝缘层的表面处理；对基板进行预退火；形成阻挡层；对基板进行后退火；形成铜(Cu)种子层；和形成铜(Cu)互连层的各节，详细说明按照本发明的制造半导体器件的工艺。首先，说明形成氟碳化合物(CFx)绝缘层的工艺。
(形成氟碳化合物(CFx)绝缘层的工艺)
用具有任意比例的碳和氟的氟碳化合物(CFx:k～2.2)形成与本发明有关的绝缘层。氟碳化合物(CFx)绝缘层设置在上面形成有诸如晶体管之类的微观结构的基板的表面上。与其它low-k材料绝缘层，比如多孔材料相比，氟碳化合物(CFx)绝缘层更密实。因此，氟碳化合物(CFx)层的特征在于机械强度更高。为了提供足够的互连，绝缘层的理想厚度可约为，例如100～120nm。在本实施方式中，为了形成氟碳化合物(CFx)绝缘层，以约115nm的厚度为目标。CFx绝缘层是以预定的设定条件，利用径向线缝隙天线(RLSA)微波等离子体处理设备形成的。例如，为了形成厚度约115nm的氟碳化合物(CFx)绝缘层，使用流量约100sccm的氩气(Ar)作为等离子体激发气体。至于形成气体，使用流量约200sccm的C5F8气体。在RLSA微波等离子体处理设备内，利用约1500W的输入功率调节并保持约25mTorr的压力。由于在较低温度下形成的CFx层易于损坏，因此，晶片温度优选保持在300～400℃的温度。在本实施方式中，晶片状态温度被设定成约350℃。此外，处理时间被设定为150秒，不对RLSA微波等离子体处理设备施加偏压。
(降低CFx层的氟浓度的预处理工艺)
在用于制造半导体器件的常规工艺中，在不进行任何预处理工艺的情况下，在CFx绝缘层上形成阻挡层。于是，包含在CFx绝缘层中的氟扩散到阻挡层中，从而由于在阻挡层和绝缘层的界面的氟化反应，导致阻挡层的腐蚀。因此，来自互连体的铜(Cu)扩散到绝缘层中，导致阻挡层从绝缘层(CFx)剥离。通过降低CFx绝缘层表面的氟浓度，可抑制来自绝缘层的氟与来自阻挡层的金属元素的反应(氟化反应)。这种反应会导致CFx绝缘层表面的碳(C)浓度的增大，这又会在阻挡层和绝缘层的界面，导致金属元素和碳原子间的键合(金属元素的碳化物)的比例的增大。于是，在防止由腐蚀引起的阻挡层的剥离的时候，提高CFx层和阻挡层之间的附着力。此外，通过在阻挡层和绝缘层的界面形成金属元素的碳化物，能够阻止铜(Cu)扩散到CFx绝缘层中。
按照本发明，存在几种利用上述机理来降低氟碳化合物(CFx)绝缘层表面的氟浓度的方法。这些方法如下：1)氢气(H2)退火；2)氢气(H2)等离子体处理；3)在浸入金属元素的氢氧化物中之后，用水冲洗；和4)一氧化碳(CO)等离子体处理。下面，将一个一个地详细说明上述每种工艺。
1)氢气(H2)退火：
在本实施方式中，通过在使绝缘层的表面暴露在诸如氢气(H2)之类的活性气氛中的同时，在预定条件下使绝缘层退火，进行降低在CFx层表面的氟浓度的步骤。在本实施方式中，通过把氢气(H2)引入处理设备中，在约100℃或以上的温度下进行使绝缘层退火的步骤。氢气(H2)与CFx层表面的氟(F)反应，变成氟化氢(HF)。之后，氟化氢(HF)从CFx层表面释放出，导致生成富碳表面。
2)氢气(H2)等离子体处理
氢气(H2)等离子体处理工艺是降低CFx绝缘层表面的氟浓度的另一种方法。首先参见图1，图中表示了利用氢等离子体的CFx预处理工艺的一个实施方式。从在基板10上形成CFx绝缘层20开始该工艺的第一部分。可利用RLSA微波等离子体处理设备，用在段落0026中解释的相同工艺，形成CFx层20。在下一步骤中，氢气(H2)被引入处理设备中，通过利用常规方法和设备激发氢(H2)原子，产生氢等离子体。这样，通过使在基板10上形成的氟碳化合物(CFx)绝缘层20暴露在氢等离子体之下，进行CFx预处理工艺。如图1(b)中所示，通过与氢等离子体反应，包含在CFx表面层中的氟(F)脱离所述表面。除了氢气(H2)之外，一些实施方式可以利用包含氢原子的其它气体。包含氢原子的其它气体的例子可包括硅烷气体(SiH4)或甲烷气体(CH4)。从而，在CFx层的表面上形成富碳表面(图1(c))。
图1(d)描述在利用氢等离子体进行CFx预处理工艺之后，制造半导体器件的工艺的最后步骤。在所述最后步骤中，在绝缘层20的富碳表面上形成阻挡层30。阻挡层30主要由诸如钛(Ti)之类的金属元素形成。通过产生金属元素的碳化物300，富碳表面有助于增强阻挡层30和绝缘层20之间的键合。在本实施方式中，金属元素的碳化物300由钛的碳化物(TiC)形成。另外，阻挡层30是利用常规方法，比如溅射方法或化学气相沉积(CVD)方法形成的。一些实施方式可以使用其它金属元素来形成阻挡层30。其它金属元素的例子可包括钽(Ta)、钌(Ru)或钨(W)。
下面参考图2，图中表示了利用氢等离子体的CFx预处理工艺的备选实施方式。在本实施方式中，使用单嵌入式互连结构。在基板10上形成CFx绝缘层20之后，利用蚀刻工艺，在CFx绝缘层20中形成开孔21。在下一步骤中，通过把氢气(H2)引入处理设备中，并利用激发的氢等离子体进行CFx预处理工艺，使绝缘层20暴露于氢等离子体之中。在本实施方式中，除了氢气之外，还把诸如氩气(Ar)之类的惰性气体加入处理设备中。在最后一步中，在开孔21的内侧，和在CFx层20的表面上形成阻挡层30。阻挡层30具有多层结构，所述多层结构具有在CFx层上形成的第一层30a和在第一层上形成的第二层30b。多层结构30中使用的金属元素的例子可包括钛/氮化钛(Ti/TiN)、钛/氮化钽(Ti/TaN)和钽/氮化钽(Ta/TaN)。和利用氢等离子体处理的第一实施方式的情况一样，由于在利用氢等离子体进行CFx预处理之后产生的富碳表面的存在，在CFx绝缘层20和阻挡层30之间的界面形成金属元素的碳化物300。
3)在浸入金属元素的氢氧化物中之后用水冲洗：
在本实施方式中，简单地把CFx绝缘层浸入包含金属元素的氢氧化物的溶液中。金属元素的例子可包括钙(Ca)、锶(Sr)、钡(Ba)、钠(Na)、钾(K)或镁(Mg)。在把绝缘层浸入金属元素的氢氧化物，例如氢氧化钙(Ca(OH)2)中之后，用纯水冲洗并用常规方法干燥CFx绝缘层。在一个实施方式中，可利用常规干燥器进行干燥步骤。在另一个实施方式中，可通过在室温下风干绝缘层，进行干燥步骤。
4)一氧化碳(CO)等离子体处理：
在这种方法中，利用一氧化碳(CO)等离子体进行CFx预处理工艺。包含在一氧化碳(CO)等离子体中的碳(C)与包含在CFx表面层中的氟(F)形成C-F键。C-F键的形成使氟(F)从CFx表面层中释放出。于是，除了一氧化碳(CO)气体之外，包含碳原子的其它气体，比如甲烷气体(CH4)等也可用于该等离子体处理。
按照基于等离子体处理的方法(#2和#4)，通过使CFx表面层暴露在通过激发包含氢(H2)原子或碳(C)原子的气体而产生的等离子体之中，可以使包含在CFx表面层中的氟(F)从所述表面中释放出。于是，除了氢气(H2)或一氧化碳(CO)气体之外，可把包含氢原子或碳原子的任何气体加入等离子体处理设备中。这些气体的例子包括硅烷气体(SiH4)、甲烷气体(CH4)等。
RLSA微波等离子体处理设备被用于在预定条件下，产生氢(H2)等离子体或一氧化碳(CO)等离子体。例如，最好把RLSA微波等离子体处理设备内的压力调节到100～200mTorr之间的压力。在本实施方式中，下述条件被用作产生氢(H2)等离子体和一氧化碳(CO)等离子体的预定条件：首先，RLSA微波等离子体处理设备内的压力被设定成约1200mTorr，其次，对RLSA微波等离子体处理设备施加至少约500W的微波功率，第三，处理时间被设定成约5秒。
如上所述，在所有上述方法中使用的机理是通过降低氟浓度，抑制来自CFx绝缘层的氟(F)和来自阻挡层的金属元素之间的氟化反应。通过抑制氟化反应，CFx层表面的氟浓度被降低，从而在CFx层表面上形成富碳表面。从而，当在富碳表面上形成阻挡层时，在阻挡层和绝缘层的界面，金属元素和碳原子之间的键合(金属元素的碳化物)的比例被增大。
5)氩气(Ar)退火处理：
在一个备选实施方式中，可以使用不同的机理来降低CFx绝缘层表面的氟浓度。在本备选实施方式中，利用氩气(Ar)退火处理，除去氟碳化合物(CFx)绝缘层表面的水分。CFx层表面的水分会造成带弱键的氟。带弱键的氟原子在阻挡层和CFx绝缘层之间的界面，形成金属元素的四氟化物，比如四氟化钛(TiF4)。四氟化钛(TiF4)的特征在于汽压较高，导致恶化CFx绝缘层和金属元素之间的附着力。于是，利用氩气(Ar)退火处理除去水分有助于从氟碳化合物(CFx)绝缘层减少带弱键的氟，从而在上面形成富碳表面。在本备选实施方式中，理想的是在惰性气氛中，在预定条件下进行退火步骤。惰性气氛的例子可包括氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)等等。在本实施方式中，从经济效率的观点来看，氩气(Ar)被用作对CFx绝缘层退火的退火气体。
溅射设备被用于进行本发明的氩气(Ar)退火处理。不过，可以提供与溅射设备分离的退火设备。如上所述，利用预定条件进行氩气(Ar)退火处理。例如，优选把溅射设备内的压力调节到100mTorr～1Torr之间的压力范围。在本实施方式中，溅射设备内的压力被设定成约10mTorr，而状态温度被设定成约200℃。另外，处理时间被设定成约5分钟(300秒)。
参见图3，图中表示了溅射设备100的实施方式的示意图。如图3中所示，在溅射设备的中心，设置有真空传递室102。在周围区域中，围绕真空传递室102配置退火室104，阻挡层溅射室106，和铜溅射室108。在溅射设备100的下侧，使至少一个负载锁定室(load lockchamber)110与真空传递室102连接，传递室112与负载锁定室110连接，以便把晶片从晶片盒传递到负载锁定室110。
实验样本：
为了评估阻隔性能，以及阻挡层在预处理的氟碳化合物(CFx)绝缘层上的附着力，制造了几个实验样本。随后，分别对实验样本进行鼓泡测试和胶带测试。图4图解说明用于每个实验样本中的CFx绝缘层的表面处理的结构和工艺。另外，图4中还表示了在把透明胶带粘附到实验样本的表面之后，实验样本的平面图，以及鼓泡测试和胶带测试的结果。用于该评估的结构包括在体硅(Si)基板(bulk siliconsubstrate)上形成的氟碳化合物(CFx)绝缘层。氟碳化合物(CFx)绝缘层具有约115nm的厚度，是在RLSA微波等离子体处理设备中，利用在段落0026中说明的工艺形成的。在对每个实验样本中的CFx绝缘层的表面进行CFx预处理工艺之后，利用其中使用钛(Ti)作为溅射靶的溅射设备100，在CFx绝缘层上形成主要由厚度约3nm的钛(Ti)组成的阻挡层。在最后一步中，利用溅射设备100，在阻挡层上形成厚度约150nm的铜(Cu)互连层。实验样本的阻挡层可利用常规溅射方法，或化学气相沉积(CVD)方法，或电镀方法形成。在形成阻挡层之前，如果需要，可以进行退火步骤，以除去水分或者有机物。在约100℃～约200℃的温度下，在溅射或CVD设备的阻挡层形成室中进行所述退火。
为所述评估，制造了9个不同的实验样本。对每个实验样本，对CFx绝缘层的表面进行独立的CFx预处理工艺，以降低所述表面的氟浓度，同时增大所述表面上的相对碳浓度。如图4中所示，处理行概括了对每个实验样本中的CFx绝缘层的表面应用的表面处理工艺。
(实验样本1)：不对CFx绝缘层的表面进行预处理工艺。如图4中所示，确定用“wo”符号表示的该样本通过鼓泡测试和胶带测试。在本实施方式中，碳∶氟∶氧的比值为：C∶F∶O＝47∶53∶0。
(实验样本2)：用一氧化碳(CO)退火工艺，处理本实验样本的氟碳化合物(CFx)绝缘层。在本实施方式中，在处理设备中引入一氧化碳(CO)气体，并在约200℃的温度下进行退火，时间约60秒。类似于前一情况，本样本(#2)通过鼓泡测试和胶带测试。
(实验样本3)：对氟碳化合物(CFx)绝缘层的表面应用一氧化碳(CO)等离子体处理。使用RLSA微波等离子体处理设备进行一氧化碳(CO)等离子体处理。在本实施方式中，对RLSA微波等离子体处理设备施加约3kW的微波功率，处理时间被设定为约10秒。如在段落0036中所述，RLSA微波等离子体处理设备内的压力被设定为约1200mTorr。类似于前面的情况，实验样本#3通过鼓泡测试和胶带测试。在本实施方式中，碳∶氟∶氧的比值为：C∶F∶O＝48∶46∶6。
(实验样本4)：在本实验样本中，通过在使绝缘层的表面暴露于乙硅烷(Si2H6)气体下的同时，对绝缘层进行退火，进行降低CFx层表面的氟浓度的步骤。在本实施方式中，在处理设备中引入乙硅烷(Si2H6)气体，并在约200℃的温度下进行退火，时间约60秒。本实验样本通过鼓泡测试和胶带测试。
(实验样本5)：利用氩气(Ar)退火处理，预处理CFx绝缘层的表面。如前所述，在可在相同处理设备内进行退火步骤和溅射步骤的溅射设备100中，进行氩气(Ar)退火处理。不过，与溅射设备分离的退火设备也可用于本实施方式。溅射设备内的压力被设定成约10mTorr，基板温度被保持在约200℃的温度。对本实验样本的处理时间被设定成约60秒。类似于前面的情况，实验样本#5通过鼓泡测试和胶带测试。
(实验样本6)：利用氢气(H2)退火工艺，预处理CFx绝缘层的表面。在约300℃的温度下进行对本实验样本的退火步骤，时间约900秒。实验样本#6通过鼓泡测试和胶带测试。在本实施方式中，碳∶氟∶氧的比值为：C∶F∶O＝50∶50∶0。
(实验样本7)：对氟碳化合物(CFx)绝缘层的表面应用氢气(H2)等离子体处理。与实验样本#3的情况类似，使用RLSA微波等离子体处理设备进行氢气(H2)等离子体处理。在本实施方式中，使用至少约500W的微波功率，处理时间被设定成约5秒。如前所述，RLSA微波等离子体处理设备内的压力被设定成约1200mTorr。如图4中所示，就本实验样本(#7)来说，观察到一些剥离。在这种情况下，进一步的研究表明这些剥离起因于某些环境条件，于是确定类似于前面的情况，本样本通过鼓泡测试和胶带测试。在本实施方式中，碳∶氟∶氧的比值为：C∶F∶O＝55∶45∶0。
(实验样本8)：首先把CFx绝缘层浸入氢氧化钙(Ca(OH)2)溶液中。在浸入步骤之后，用纯水冲洗CFx绝缘层，并在室温下风干。实验样本#8通过鼓泡测试和胶带测试。在利用金属元素的氢氧化物的清洁处理中，未获得关于碳∶氟∶氧的比值的任何数据。
(实验样本9)：用氟粘合剂处理，预处理CFx绝缘层。如图4中所示，本实验样本通过鼓泡测试，不过未通过胶带测试，从而证明阻挡层和CFx绝缘层之间的粘结键合较低。
按照图4中所示的上述实验结果，除了利用氟粘合剂处理的样本之外，所有实验样本证明阻挡层和CFx绝缘层之间的高粘结键合。不过，由于粘结键合较低，因此在利用氟碳化物处理的实验样本#9中，阻挡层可能剥离。
参见图5-6，图中利用扫描电子显微镜(SEM)图像，表示了每个实验样本#1～#9的横截面视图和顶面视图。SEM图像是使所有实验样本在约360℃的温度下，退火约1小时之后获得的。如图5和6中所示，未对CFx绝缘层应用任何预处理工艺的实验样本#1未显示出阻挡层从CFx层的剥离。不过，样本#1显示出关于阻隔性质的一些问题。如在横截面视图中所示，在CFx绝缘层和硅(Si)基板的界面的明亮颗粒的存在证明来自铜互连体的铜(Cu)分别通过阻挡层和CFx绝缘层。于是，铜(Cu)与硅(Si)基板键合，从而产生SiCu。就实验样本#1的顶面视图来说，更多的凹坑和隆起的存在证明更多的铜(Cu)渗入结构的下层中。
除其中对CFx绝缘层的表面应用氢气(H2)退火处理的实验样本#6的情况之外，在几乎所有实验样本中都显示出明亮的颗粒。此外，在铜(Cu)表面不存在凹坑。另外，就在硅(Si)基板和CFx绝缘层的界面的明亮颗粒的存在而言，以及就铜(Cu)表面的凹坑的存在而言，利用氟粘合剂处理的实验样本#9的横截面视图和顶面视图看起来也是良好的。不过，对鼓泡测试和胶带测试中所示的实验样本#9来说，CFx/金属界面的附着力较差。
应注意就铜(Cu)扩散到硅(Si)基板层中而言，利用降氟处理的所有实验样本都具有足够的阻隔性。这与在Si/CFx界面的明亮颗粒的存在，以及在铜(Cu)表面的凹坑的存在无关。
(对基板进行预退火)
下面，说明按照本发明的用于制造半导体器件的工艺的第三步。在对氟碳化合物(CFx)绝缘层应用预处理工艺之后，利用溅射设备100，对基板进行预热步骤。可在约50℃～约200℃的基板温度下，在阻挡层沉积室106中进行所述热处理。处理时间可被设定为180秒以下。
(形成主要由金属元素组成的阻挡层的工艺)
在常规的阻挡层形成工艺中，存在CFx绝缘层和主要由金属元素，比如钛(Ti)组成的阻挡层之间的附着力较差的问题。为了提高附着力，提出双(多)阻挡层结构，其中在绝缘层上形成用氮化钛(TiN)构成的第一层，在第一层上形成用钛(Ti)构成的面对铜互连的第二层。不过，由于氮化钛(TiN)的电阻高，因此在阻挡层中使用氮化钛(TiN)会增大信号延迟。
利用高温溅射方法，形成按照本发明的主要由金属元素组成的阻挡层。在这种工艺中，在整个溅射工艺中，使基板温度保持较高的温度。在优选实施方式中，加热升高基板温度，并保持在约70℃～200℃的温度范围。通过把基板加热到上述温度范围，并在整个溅射工艺中，使基板温度保持在相同的水平，由于高汽压的缘故，氟原子以TiF4的形式，从氟碳化合物(CFx)绝缘层的表面被清除。
选择优选温度范围的下限为70℃的原因在于在该温度时，氟碳化合物(CFx)绝缘层表面的水分开始在真空中蒸发。另一方面，温度范围的上限被设定为200℃，因为当基板温度超过200℃时，在下面的导电层的铜(Cu)开始聚集。这主要归因于暴露在通孔底部的铜(Cu)直接受基板温度影响的事实。于是，当基板温度超过温度范围的上限时，导电层的铜(Cu)开始聚集。聚集的铜在性质方面不均匀，使得难以用在半导体器件中。
下面参考图7，图中表示了制造双嵌入式铜互连结构的实施方式的工艺的示意图。双嵌入技术包括下述步骤：
1)形成绝缘层
2)形成通孔(via)/互连图案
3)通孔/互连沟槽的蚀刻
4)形成阻挡金属/种子铜层
5)用电镀方法埋入铜(Cu)
6)Cu/阻挡金属层的化学机械抛光(CMP)
注意为了简单起见，省略了预处理工艺，以及预退火和后退火步骤。
图8中描述了利用双嵌入技术的制造工艺的前半部。图8(a)中表示了具有多层结构80的CFx绝缘层的横截面视图。如该图所示，所述多层结构包括氟碳化合物绝缘层82，保护层(cap layer)84(也称为硬掩膜或蚀刻终止层)，阻挡层86，和铜(Cu)布线层88。在本实施方式中，保护层84可以包含无定形碳或碳氮化硅(SiCN)。另外，阻挡层86由钛(Ti)形成。应注意当形成CFx绝缘层82时，下面的多层结构中的铜(Cu)布线层86未暴露。不过，当形成阻挡金属/种子铜层时，在蚀刻通孔/互连沟槽之后，铜(Cu)布线层86暴露于气氛下，直接受基板温度影响(参见图8(b))。
用于在高温溅射工艺中，降低氟浓度的机理如下：在溅射工艺的初始阶段，在CFx绝缘层表面形成金属氟化物溶液，比如四氟化钛(TiF4)。通过把基板温度保持在相同的期望水平，由于其汽压较高，因此四氟化钛(TiF4)蒸发。结果，在CFx绝缘层表面，氟浓度降低，而碳浓度增大，以致在CFx层表面形成富碳表面。
富碳表面实际上在氟碳化合物(CFx)绝缘层和钛(Ti)阻挡层之间的界面，产生许多金属-碳键，比如Ti-C键。由于钛(Ti)阻挡层是在形成Ti-C键之后形成的，因此阻挡层稳定；从而，确保CFx层和阻挡层之间的附着力。于是，不需要在钛(Ti)阻挡层和CFx绝缘层之间插入电阻率高的氮化钛(TiN)层来确保它们的附着力。从而，与常规的阻挡层形成工艺相比，本发明的高温溅射工艺形成电阻率低，并且损耗小的阻挡层。
在残余氟(F)仍然存在于CFx绝缘层的表面上的情况下，由于与金属-碳键相比，金属-氟键具有较低的共价能，因此不太可能形成金属-碳键。于是，在氟碳化合物(CFx)绝缘层和阻挡金属层之间的界面，将形成金属-氟键。
主要由金属元素组成的阻挡层是以预定设定条件，利用溅射设备100形成的。在约200℃的基板温度下，在阻挡层溅射室106中形成阻挡层。处理时间可被设定成50秒，以形成厚度18nm的钛(Ti)阻挡层。在输入功率约300W的阻挡层溅射室106内，还使用流量约70sccm的氩气(Ar)。
在本实施方式中，主要由金属元素组成的阻挡层由钛(Ti)形成。这主要归因于下述事实：首先，钛(Ti)是当与氟原子结合，以形成四氟化碳溶液时具有较高汽压的材料，其次，钛(Ti)对铜(Cu)具有良好的阻隔性。其它实施方式可以通过采用高温溅射工艺，使用其它金属元素形成阻挡层。具有相同的上述性能的其它金属元素可包括钽(Ta)、钌(Ru)、锰(Mn)或钴(Co)。图9图解说明随温度而变的氟(F)的汽压曲线。如图9中所示，钽(Ta)和钌(Ru)都代表具有高汽压的材料。请参见图9中的钽的氟化物(TaF5)和钌的氟化物(RuF5)的曲线。另一方面，钨(W)是一种汽压高的材料(图9中的WF6的曲线)，不过它未被选为本发明的金属阻挡层的候选材料。这是因为钨(W)对铜(Cu)没有良好的阻隔性。
在本实施方式中，主要由金属元素组成的阻挡层具有单层结构。于是，铜(Cu)互连体可被直接设置在阻挡层，例如钛(Ti)之上。其它实施方式可以形成具有多层结构的阻挡层。具有多层结构的阻挡层可包括主要由第一金属元素，例如钛(Ti)组成的第一层，和主要由除第一金属元素外的金属元素组成的第二层。除钛(Ti)外的金属元素的例子可包括钽(Ta)、钌(Ru)、钴(Co)、镍(Ni)和锰(Mn)。在备选实施方式中，多层结构的第二层可由第一金属元素的氮化物，例如氮化钛(TiN)，或者除第一金属元素外的金属元素的氮化物，例如，氮化钽(TaN)等形成。
如下进一步所述，本发明提供在第一层的顶上形成多层结构的第二层的机会，所述第二层直接置于铜互连体之下。这样，通过形成具有多层结构的阻挡层，增大了工艺选择的自由度。这归因于可在钛(Ti)阻挡层之上形成任意层的事实，而不存在传统工艺的限制，在传统工艺中，由于钛阻挡层和CFx绝缘层的附着性较差，第二层被插入钛阻挡层和CFx绝缘层之间。
下面参见图10，在各个溅射温度和溅射时间下，表示了用于测量钛(Ti)阻挡层的厚度的实验样本的目标结构。使用X射线荧光(XRF)分析来测量主要由钛(Ti)组成的阻挡层的厚度。图10中还表示了图解说明每个实验样本的阻挡层的厚度的XRF强度曲线。如图10中所示，溅射时间越长，对具有在相同溅射温度下形成的相同结构的实验样本来说，钛(Ti)阻挡层的厚度超大。不过，对具有在相同溅射时间内，在不同的溅射温度下形成的相同结构的实验样本来说，取决于目标结构，观察到两种不同的趋势。在直接在硅(Si)基板上形成钛(Ti)阻挡层的情况下，阻挡层的厚度并不随溅射温度而变化。XRF分析表明对实验样本#1和#3来说，厚度值几乎相同(3nm和2.7nm)(参见表的XRF厚度行中的第一列和第三列)。
在氟碳化合物(CFx)绝缘层上形成钛(Ti)阻挡层的情况下，阻挡层的厚度确实随溅射温度而变化。例如，实验样本#4和#6的XRF厚度分别为2.8nm和1.1nm。确定1.7nm的厚度值差异归因于在高温溅射工艺期间，首先形成四氟化碳(TiF4)溶液，随后四氟化碳(TiF4)溶液蒸发的事实。在本实施方式中，溅射时间被设定为9秒。实验样本#5和#7的XRF厚度分别被测量为下述值：6.0nm和4.8nm。同样地，1.2nm的厚度值差异归因于四氟化碳(TiF4)溶液的蒸发。在这个实施方式中，溅射时间被设定成18秒。实验样本#8的XRF厚度被测量为约17.7nm。在这个实施方式中，溅射温度被设定成200℃，而溅射时间被设定成50秒。应注意在所有上述测量中，XRF分析都是在约350℃的温度下，对基板退火12小时之后进行的。
按照这些结果，在诸如200℃的较高溅射温度下形成的钛(Ti)阻挡层的厚度比在室温下形成的钛(Ti)阻挡层的厚度小约1.2～1.7nm。图11图解说明对于两个溅射温度：200℃和室温(R.T.)，随溅射时间而变的实验样本#4～#8的XRF强度。
由于在早期，钛(Ti)被消耗，以便通过首先形成四氟化碳(TiF4)溶液，随后蒸发四氟化碳(TiF4)溶液，从氟碳化合物(CFx)绝缘层的表面除去氟(F)，因此可通过把阻挡层的厚度设定成比用常规工艺获得的阻挡层的厚度值近似高约1.2～1.7nm的值，获得阻挡层的厚度的目标值。
(对基板进行后退火)
在利用高温溅射工艺形成阻挡层之后，利用相同的溅射设备100对基板进行后退火步骤。可在从约50℃～约200℃的基板温度下，在阻挡层沉积室106中进行这种热处理。处理时间可被设定成180秒以下。
(形成铜(Cu)种子层的工艺)
下面，说明按照本发明的用于制造半导体器件的工艺的第五步。在形成主要由金属元素组成的阻挡层之后，利用相同的溅射设备100，在阻挡层上形成铜(Cu)种子层。可在室温下，在不同于阻挡层沉积室106的铜溅射室108中形成铜(Cu)种子层。在本实施方式中，用物理气相沉积(PVD)工艺形成铜(Cu)种子层。任意厚度的铜种子层都是可接受的，只要存在足以把铜互连埋入通孔或互连沟槽内的空间即可。铜(Cu)种子层的理想厚度约为5nm。
(形成铜互连的工艺)
在制造工艺的最后一步中，在形成厚度约4～5nm的铜(Cu)种子层之后，利用常规的电镀工艺，形成厚度约120～130nm的铜互连。
实验样本：
为了评估利用高温溅射工艺，在预处理的氟碳化合物(CFx)绝缘层上形成的阻挡层的阻隔性以及附着力，利用上述制造工艺制造了几个实验样本。为了评估实验样本，利用下述设定条件，在铜溅射室108中，在阻挡层上形成厚度约150nm的铜层：氩气(Ar)流量100sccm，输入功率500W，处理时间100秒。下面，将详细说明这些评估的结果。
(实验样本10)：实验样本10是按照本发明的工艺制造的，以便评估阻挡层的阻隔性，以及阻挡层与CFx绝缘层的附着力。在实验样本10中，对CFx绝缘层的表面应用氩气退火处理。氩气(Ar)退火处理被用作按照本发明的工艺的半导体制造工艺中的步骤(2)的预处理工艺。
下面参见图12，图中表示了在应用氩气退火处理之后，制造实验样本的工艺的示意图。图中还利用透射电子显微镜(TEM)图像，表示了实验样本的横截面视图和平面图。如图10中所示，对CFx绝缘层的表面应用在约200℃温度下的预退火处理。随后，利用高温溅射工艺，形成厚度约3nm的钛(Ti)阻挡层。在约200℃的基板温度下，在溅射设备100的阻挡层溅射室106中形成钛(Ti)阻挡层。随后在200℃温度下，对包括钛(Ti)阻挡层的基板进行后退火步骤。预退火步骤和后退火步骤也是在阻挡层沉积室106中进行的。在最后一步中，在室温下，利用常规的溅射工艺，在铜溅射室108中形成厚度150nm的铜(Cu)层。在铜层上形成厚度20nm的附加钛(Ti)层，以防止铜氧化。随后在约350℃的温度下，进行12小时的评估前退火之后，评估实验样本。所述评估前退火是在溅射设备的退火室104中进行的。
如图12中所示，进行胶带测试，以评估钛阻挡层与CFx绝缘层的附着力。结果，在该样本中，未观察到阻挡层的任何分层或剥离。此外，就钛(Ti)层的阻隔性而论，本实验样本的横截面视图和平面图都是非常良好的。如横截面视图的放大部分中所示，在CFx层和硅(Si)基板的界面，不存在任何明亮的颗粒。这意味互连体的铜未渗入氟碳化合物(CFx)绝缘层中。实验样本的平面图证实了这一点，在所述平面图中，在实验样本的表面上，未观察到任何凹坑和隆起。本实验样本显示出良好的阻隔性，和钛(Ti)阻挡层与CFx绝缘层之间的强粘结键合。这与从只对氟碳化合物(CFx)绝缘层的表面应用预处理工艺，同时在室温下用常规溅射工艺形成阻挡层的实验样本获得的先前结果相反。请返回参见图5-6，尤其是实验样本#5。
(实验样本11-12)：下面，评估其中以约18nm的较大厚度值，形成钛(Ti)阻挡层的实验样本的阻隔性。图13图解说明用于制造实验样本11的目标结构和工艺流程。如该图所示，对CFx绝缘层表面进行氢气(H2)退火处理，以降低CFx绝缘层表面的氟浓度。随后，进行利用氢气(H2)气氛的预退火处理180秒。在预退火步骤之后，利用高温溅射工艺，在约200℃的基板温度下，形成钛(Ti)阻挡层。高温溅射工艺的溅射时间被设定成50秒，从而导致形成厚度18nm的钛阻挡层。在200℃温度下，对基板进行氢气(H2)后退火处理180秒，之后进行铜(Cu)层形成步骤，在铜(Cu)层形成步骤中，在室温下形成厚度150nm的铜(Cu)层。随后对实验样本(#11)进行鼓泡测试和胶带测试。图13中还表示了在把透明胶带粘到其表面之后，该结构的平面图。在评估整个晶片之后，确定在粘贴的胶带周围，未观察到任何变色。另外，实验样本#11通过鼓包测试和胶带测试。此外，图13图解说明实验样本11的横截面视图和顶面视图。如图所示，由于钛(Ti)阻挡层的厚度值较大，未观察到铜(Cu)扩散。
图14中表示了用于制造实验样本12的目标结构和工艺流程。利用图14中所示的工艺流程，形成两个实验样本：在第一个样本中，对CFx绝缘层的表面进行氢气(H2)退火处理，以降低氟浓度，不过在第二个样本中，未对CFx绝缘层进行氢气(H2)退火。另外，未对这两个实验样本进行预退火步骤。在约200℃的基板温度下，形成厚度18nm的钛(Ti)阻挡层之后，分别对基板进行软蚀刻处理和氩气冷却处理。软蚀刻处理是通过对基板施加400kHz的RF，以便吸收氩(Ar)离子，除去钛(Ti)阻挡层表面上的氧化膜的工艺。软蚀刻工艺是在氩气气氛中，在200℃温度下进行的，时间360秒。由于该工艺是在200℃温度下进行的，因此它可被看作后退火和氧化膜去除处理。此外，氩气(Ar)冷却处理是通过把基板放在保持20℃～30℃的冷却板上(时间600秒)，冷却基板的工艺。进行氩气(Ar)冷却处理，以便在室温沉积铜(Cu)层。注意在未明确指示的实验样本中，不进行该工艺。在最后一步中，在室温下，在钛(Ti)阻挡层上形成厚度150nm的铜(Cu)层。对这两个实验样本进行鼓泡测试和胶带测试。图14中还表示了在把透明胶带粘贴到其表面上之后，这两个结构的平面图。对利用氢气(H2)退火处理的第一个实验样本，在粘贴的胶带周围，观察到铜(Cu)表面的一些变色。如图14中所示，这两个实验样本12都通过鼓泡测试和胶带测试。与实验样本#11的情况类似，图14还图解说明这两个实验样本的横截面视图和顶面视图。与前一情况(样本#11)类似，由于钛(Ti)阻挡层的厚度的缘故，未观察到铜(Cu)扩散。鼓泡测试、胶带测试和SEM图像都是在350℃温度下，使基板退火12小时之后进行和获得的。制造实验样本11-12是为了确认在其厚度值较高，例如18nm的情况下，钛阻挡层的阻隔性。不过，为了防止互连宽度的缩短，要求金属阻挡层的厚度较小。例如，为了通过宽度20nm的通孔形成期望的铜互连，要求以约3nm的厚度形成阻挡层。这样，设置宽度14nm的期望的铜(Cu)互连。
(实验样本13-15)：图15图解说明用于制造实验样本13-15的目标结构和工艺流程。如图15中所示，对CFx绝缘层表面进行氢气(H2)退火处理，以降低所有三个实验样本中的CFx绝缘层表面的氟浓度。在约300℃温度下应用所述氢气(H2)退火处理，时间900秒。随后，在氢气(H2)气氛中，在约200℃温度下，进行预退火处理，时间180秒。在预退火步骤之后，利用高温溅射工艺，在约200℃的基板温度下，形成钛(Ti)阻挡层。实验样本13-15的溅射时间分别被设定成9、17和25秒。上述溅射时间分别形成厚度1nm、4nm和7nm的钛阻挡层。对基板进行后退火处理(200℃温度下，时间180秒的氢气(H2)退火)，之后进行在室温下，以约150nm的厚度形成铜(Cu)层的铜(Cu)形成步骤。
在约350℃温度下，对基板退火12小时之后，对实验样本13-15进行鼓泡测试和胶带测试。图15中还表示了在把透明胶带粘贴到其表面之后，这三种结构的平面图。如图15中所示，只有具有7nm厚的钛(Ti)阻挡层的实验样本#15通过鼓泡测试和胶带测试。至于其它两个样本，具有4nm厚的钛(Ti)阻挡层的实验样本#14只通过鼓泡测试，而具有1nm厚的钛(Ti)阻挡层的实验样本#13只通过胶带测试。
参考图16，图中利用SEM图像，表示了实验样本13-15的横截面视图和顶面视图。SEM图像是在约350℃温度下，对基板退火12小时之后获得的。如图16中所示，在所有三个样本(#13～#15)中，在CFx绝缘层和硅(Si)基板的界面都存在明亮的颗粒。不过，阻挡层厚度较大的实验样本显示出较低的铜(Cu)渗透。另外在具有较大的阻挡层厚度(7nm)的实验样本#15的情况下，在铜表面上观察到较少的凹坑。
下面，研究就阻挡层的阻隔性和与阻挡层的附着力来说的氟碳化合物(CFx)绝缘层的性质。为此，制造了三组实验样本。在每一组中，形成具有不同的氟碳化合物(CFx和CFx2)绝缘层的两个实验样本。CFx和CFx2绝缘层都是以两种不同的设定条件，利用RLSA设备形成的。表1总结了对于每个CFx和CFx2层的设定条件：
表1：用于形成CFx和CFx2绝缘层的设定条件
  CFx   CFx2
  微波功率(W)   3000   1500
  压力(mTorr)   56   28
  C5F8流量(sccm)   250   130
  氩气(Ar)流量(sccm)   200   120
CFx2层是在与CFx层的情况相比，排气量较低的条件下，形成的氟碳化合物(CFx)绝缘层。如表1中所示，用于形成CFx2层的设定条件，比如微波功率、压力和气体流量均为用于形成常规的CFx层的设定条件的一半。不过，与CFx层的情况相比，形成CFx2层的处理时间大约长3倍(40秒→120秒)。与CFx层的情况类似，当形成CFx2绝缘层时，晶片状态温度被设定成约350℃。于是，就该延长的时间内的脱氟处理来说，可以获得相同的作用。当前CFx层的发展方向与用于CFx2的发展方向接近。
参考图17，图中表示了用于制造每组实验样本的目标结构和工艺流程。在每组实验样本中，使用氢气(H2)退火，预退火和后退火处理。在200℃温度下进行降低氟浓度的氢气退火，时间900秒。在200℃的基板温度下，利用高温溅射工艺形成钛(Ti)阻挡层。在第一组实验样本中，后退火处理的处理时间被设定为360秒，而对第二组和第三组实验样本来说，所述处理时间为180秒。就第一组实验样本来说，不对基板进行任何其它后处理，不过，分别对第二组和第三组实验样本，进行300秒的氧气(O2)退火和600秒的氩气(Ar)退火。
随后在约350℃温度下，对基板退火12小时之后，对每组中的实验样本进行鼓泡测试和胶带测试。图17中还表示了在把透明胶带粘贴到其表面上之后，每一组的实验样本的平面图。具有CFx2绝缘层的所有样本都通过鼓泡测试和胶带测试。这表面与CFx绝缘层相比，CFx2绝缘层具有更高的抗阻挡层剥离性。
下面参见图18，图中利用SEM图像，表示了每一组的实验样本的横截面视图和顶面视图。SEM图像是在约350℃温度下，对基板退火12小时之后获得的。如图18中所示，与CFx绝缘层和硅(Si)基板的界面相比，在CFx2绝缘层和硅(Si)基板的界面存在的明亮颗粒较少。此外，具有CFx2绝缘层的实验样本在其铜(Cu)表面具有较少的凹坑。
下面，详细讨论随温度而变的每个制造步骤，比如预退火步骤，后退火步骤和阻挡层形成步骤对阻隔性，及阻挡层和CFx绝缘层之间的附着力的影响。为此，评估具有按不同的基板温度和工艺步骤形成的氮化钛(TiN)阻挡层的各种实验样本。
图19图解说明用于制造实验样本的目标结构和工艺流程。用于制造实验样本的工艺如下：1)在硅(Si)基板上形成CFx2绝缘层，2)在约200℃温度下进行预退火处理，3)在室温下，利用常规溅射方法形成氮化钛(TiN)层，4)在室温下，利用常规溅射方法形成铜(Cu)层，和5)形成钛保护层，以防止铜(Cu)氧化。注意，氮化钛(TiN)阻挡层的阻隔性低于钛(Ti)阻挡层，因为由于氮(N)原子的存在，它包含相对较少的钛。如下进一步所述，在形成阻挡层(例如氮化钛(TiN)层)之后，增加后退火步骤，有助于进一步降低CFx绝缘层中(包括CFx绝缘层表面附近)的氟(F)浓度，这又提高了氮化钛(TiN)层的阻隔性。
在约350℃温度下，进行12小时的评估前退火之后，对实验样本进行胶带测试和SEM分析。图19中还表示了在粘贴透明胶带之后的实验样本的平面图，以及实验样本的横截面视图和顶面视图。按照这些结果，在本例中未观察到阻挡层的剥离。不过，在CFx2绝缘层和硅(Si)基板之间的界面，显示出铜(Cu)渗透。认为阻挡层剥离的未出现与在本实验样本中，发生了许多铜(Cu)渗透的事实直接相关。
在下一步骤中，利用独立的制造工艺形成两个实验样本。用于制造第一个实验样本的工艺如下所示：1)在硅(Si)基板上形成CFx2绝缘层，2)在约100℃的基板温度下，利用高温溅射工艺形成氮化钛(TiN)层，3)在室温下，利用常规溅射方法形成铜(Cu)层，和4)形成钛保护层。
用于制造第二个实验样本的工艺如下所示：1)在硅(Si)基板上形成CFx2绝缘层，2)在约200℃温度下进行预退火处理，3)在约200℃的基板温度下，利用高温溅射工艺形成氮化钛(TiN)层，4)在室温下，利用常规溅射方法形成铜(Cu)层，和5)形成钛保护层，以防止铜(Cu)氧化。该工艺与第一个实验样本的工艺的不同之处在于在形成阻挡层之前进行预退火步骤，和在较高的温度(200℃)下形成阻挡层。在上述两个实验样本中，在形成氮化钛(TiN)阻挡层之后，都不进行后退火处理。
图20中表示了用于制造这两个实验样本的目标结构和工艺。在约350℃温度下，进行12小时的评估前退火。随后，对两个实验样本进行胶带测试和SEM分析。图20中表示了在粘贴透明胶带之后的实验样本的平面图，以及这两个实验样本的横截面视图和顶面视图。确定其阻挡层是在100℃温度下形成的第一个实验样本既显示出阻挡层剥离，又显示出铜渗透。对具有更高的阻挡层形成温度(200℃)的第二个实验样本来说，未观察到剥离。不过，在CFx2绝缘层和硅(Si)基板之间的界面，显示出少量的铜(Cu)渗透。
参见图21，图中表示了用于制造另一个实验样本的目标结构和工艺流程。用于制造该实验样本的工艺如下所示：1)在硅(Si)基板上形成CFx2绝缘层，2)在约200℃温度下进行预退火处理，3)在约200℃的基板温度下，利用高温溅射工艺形成氮化钛(TiN)层，4)在约200℃温度下进行后退火处理，5)在室温下，利用常规溅射方法形成铜(Cu)层，和6)形成钛保护层，以防止铜(Cu)氧化。为了便利起见，在图21中还表示了如在段落0094中解释的用于制造第二个实验样本的目标结构和工艺。本工艺与第二实验样本的工艺的不同之处在于在利用高温溅射工艺形成阻挡层之后，进行后退火步骤。
与前面的情况类似，在约350℃温度下进行12小时的评估前退火。随后，对实验样本进行胶带测试和SEM分析。图21中表示了在粘贴透明胶带之后的实验样本的平面图，以及该实验样本的横截面视图和顶面视图。为了便利起见，图21中还表示了第二实验样本的结果。如图21中所示，具有附加的后退火步骤的实验样本在CFx2绝缘层和硅(Si)基板之间的界面，未显示出铜(Cu)渗透。这主要归因于后退火步骤更进一步降低了CFx绝缘层中的氟(F)浓度的事实。这样，提高了氮化钛(TiN)层的阻隔性，以致在硅(Si)基板和CFx2绝缘层的界面，观察不到铜渗透。另外，在本样本中，观察不到阻挡层的剥离。
总之，在整个制造工艺中，本发明的基板温度被调整到并保持在约200℃的温度，所述在整个制造工艺中意味在CFx形成工艺，预处理表面工艺，预退火工艺，阻挡层形成工艺和后退火工艺中。换句话说，在整个制造工艺中，进行CFx绝缘层的降氟。
尽管上面结合具体设备和方法，说明了本发明的原理，不过显然上这说明只是作为例子给出的，而不是对本发明的范围的限制。

Claims (46)

1.一种制造半导体器件的方法，所述方法包括下述步骤：
对绝缘层进行退火，其中所述绝缘层包括氟碳化合物(CFx)膜；
在所述绝缘层上形成包括金属元素的阻挡层，其中所述阻挡层在所述退火步骤之后，通过高温溅射工艺形成。
2.按照权利要求1所述的方法，其中在使所述绝缘层的表面暴露在惰性气体中的同时，在预定条件下进行所述退火步骤。
3.按照权利要求2所述的方法，其中所述退火步骤还包括从所述绝缘层的表面去除水分，以便消除具有弱键的氟浓度的步骤。
4.按照权利要求2所述的方法，其中所述预定条件包括温度180℃～220℃，时间3～5分钟。
5.按照权利要求2所述的方法，其中所述惰性气体包括氩气(Ar)。
6.按照权利要求1所述的方法，其中在使所述绝缘层的表面暴露在活性气体中的同时，在预定条件下进行所述退火步骤。
7.按照权利要求6所述的方法，其中所述退火步骤具有降低所述绝缘层的表面的氟浓度，同时增加所述绝缘层的表面上的碳浓度的效果。
8.按照权利要求6所述的方法，其中所述活性气体包括氢气(H2)。
9.按照权利要求8所述的方法，其中通过形成从所述绝缘层的表面分离的氟化氢(HF)，降低氟浓度。
10.按照权利要求8所述的方法，其中所述预定条件包括温度至少100℃，时间不小于5分钟。
11.按照权利要求1所述的方法，其中在所述高温溅射工艺期间，基板温度被保持在约70℃～200℃。
12.按照权利要求11所述的方法，其中所述高温溅射工艺具有从所述绝缘层的表面去除氟，同时在所述绝缘层的表面形成富碳表面的效果。
13.按照权利要求12所述的方法，其中去除步骤还包括下述步骤：
形成金属氟化物溶液，和
从所述绝缘层的表面蒸发所述金属氟化物溶液。
14.按照权利要求1所述的方法，其中所述金属元素包括钛(Ti)、钽(Ta)、钌(Ru)、锰(Mn)或钴(Co)。
15.按照权利要求14所述的方法，其中在流量约70sccm，基板温度约200℃，功率级约300W，处理时间约50秒的条件下，在氩气(Ar)气氛中形成所述阻挡层。
16.按照权利要求1所述的方法，其中所述阻挡层具有多层结构。
17.按照权利要求1所述的方法，还包括在所述形成步骤之后，进行后退火处理的步骤，其中在约50℃～200℃的温度下，进行时间不超过180秒的所述后退火处理。
18.按照权利要求1所述的方法，其中按预定设定条件，利用径向线缝隙天线(RLSA)微波等离子体处理设备形成所述绝缘层。
19.按照权利要求18所述的方法，其中所述预定设定条件包括25mTorr～30mTorr的压力，和1500W～2000W的微波功率。
20.一种制造半导体器件的方法。所述方法包括下述步骤：
对绝缘层进行预处理工艺，以便形成碳∶氟组成比(C/F)大于1的富碳表面的步骤，其中在进行所述预处理工艺之前，所述绝缘层包括具有任意碳∶氟组成比的氟碳化合物(CFx)。
21.按照权利要求20所述的方法，其中进行所述预处理工艺的步骤包括在使所述绝缘层的表面暴露在惰性气体气氛中的同时，在预定条件下对所述绝缘层进行退火的步骤。
22.按照权利要求21所述的方法，其中所述退火步骤具有从所述绝缘层的表面蒸发水分，以便消除具有弱键的氟浓度的效果。
23.按照权利要求21所述的方法，其中所述预定条件包括温度180℃～220℃，时间3～5分钟。
24.按照权利要求21所述的方法，其中所述惰性气体气氛包括氩气(Ar)。
25.按照权利要求20所述的方法，其中进行所述预处理工艺的步骤包括在使所述绝缘层的表面暴露在活性气体气氛中的同时，在预定条件下对所述绝缘层进行退火的步骤。
26.按照权利要求25所述的方法，其中所述退火步骤具有降低所述绝缘层的表面的氟浓度，同时增加所述绝缘层的表面上的碳浓度的效果。
27.按照权利要求25所述的方法，其中所述活性气体气氛包括氢气(H2)。
28.按照权利要求27所述的方法，其中通过形成从所述绝缘层的表面分离的氟化氢(HF)，降低氟浓度。
29.按照权利要求27所述的方法，其中所述预定条件包括温度至少100℃，时间不小于5分钟。
30.按照权利要求20所述的方法，其中进行所述预处理工艺的步骤包括通过使所述绝缘层的表面暴露在等离子体中，对所述绝缘层应用等离子体处理的步骤，所述等离子体是通过在预定条件下，激发包括氢原子或碳原子的气体所产生的。
31.按照权利要求30所述的方法，其中所述等离子体处理步骤具有降低所述绝缘层的表面的氟浓度，同时增加所述绝缘层的表面上的碳浓度的效果。
32.按照权利要求30所述的方法，其中包含氢原子的气体包括氢气(H2)、甲烷气体(CH4)或硅烷气体(SiH4)，并且其中通过形成从所述绝缘层的表面释放的氟化氢(HF)，降低氟浓度。
33.按照权利要求30所述的方法，其中包含碳原子的气体包括一氧化碳气体(CO)或甲烷气体(CH4)，并且其中通过形成从所述绝缘层的表面释放氟(F)的C-F键，降低氟浓度。
34.按照权利要求30所述的方法，其中利用径向线缝隙天线(RLSA)微波等离子体处理设备产生所述等离子体。
35.按照权利要求30所述的方法，其中进行所述预处理工艺的步骤包括下述步骤：
把所述绝缘层浸入包含金属元素的氢氧化物的溶液中；
在浸入步骤之后，用纯水冲洗所述绝缘层；和
在冲洗步骤之后，干燥所述绝缘层。
36.按照权利要求35所述的方法，其中所述金属元素选自：钙(Ca)、锶(Sr)、钡(Ba)、钠(Na)、钾(K)和镁(Mg)。
37.一种制造半导体器件的方法，所述方法包括下述步骤：
在使绝缘层的表面暴露在惰性气体气氛中的同时，在预定条件下对所述绝缘层进行退火；
在所述退火步骤之后，进行高温溅射工艺，以便形成包括金属元素的阻挡层，使得在所述绝缘层和所述阻挡层之间的界面形成金属-C键，其中在所述高温溅射工艺期间，基板温度被保持在约70℃～200℃，
并且其中：
所述退火步骤还包括从所述绝缘层的表面去除水分的步骤，和
所述绝缘层包括氟碳化合物(CFx)膜。
38.按照权利要求37所述的方法，其中所述预定条件包括温度180℃～220℃，时间3～5分钟。
39.按照权利要求37所述的方法，其中所述惰性气体气氛包括氩气(Ar)。
40.按照权利要求37所述的方法，其中在流量约70sccm，基板温度约200℃，功率级约300W，处理时间约50秒的条件下，在氩气(Ar)气氛中形成所述阻挡层。
41.按照权利要求37所述的方法，其中所述金属元素包括钛(Ti)、钽(Ta)、钌(Ru)、锰(Mn)或钴(Co)。
42.按照权利要求37所述的方法，其中所述高温溅射工艺具有从所述绝缘层的表面去除氟，同时在所述绝缘层的表面形成富碳表面的效果。
43.按照权利要求42所述的方法，其中所述去除步骤还包括下述步骤：
在所述高温溅射工艺的初期，形成金属氟化物溶液，和
在所述初期之后，从所述绝缘层的表面蒸发所述金属氟化物溶液。
44.按照权利要求37所述的方法，还包括在形成步骤之后，进行后退火处理的步骤，其中在约50℃～200℃的温度下，进行时间不超过180秒的所述后退火处理。
45.按照权利要求37所述的方法，其中按预定设定条件，利用径向线缝隙天线(RLSA)微波等离子体处理设备形成所述绝缘层。
46.按照权利要求45所述的方法，其中所述预定设定条件包括25mTorr～30mTorr的压力，和1500W～2000W的微波功率。
CN2010800052966A 2009-01-22 2010-01-22 氟碳化合物膜的表面处理 Pending CN102292798A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US20575209P 2009-01-22 2009-01-22
US61/205,752 2009-01-22
US20797109P 2009-02-17 2009-02-17
US61/207,971 2009-02-17
PCT/JP2010/000347 WO2010084759A1 (en) 2009-01-22 2010-01-22 Surface treatment for a fluorocarbon film

Publications (1)

Publication Number Publication Date
CN102292798A true CN102292798A (zh) 2011-12-21

Family

ID=42355815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800052966A Pending CN102292798A (zh) 2009-01-22 2010-01-22 氟碳化合物膜的表面处理

Country Status (6)

Country Link
US (1) US8765605B2 (zh)
JP (1) JP5271426B2 (zh)
KR (1) KR101269925B1 (zh)
CN (1) CN102292798A (zh)
TW (1) TW201044462A (zh)
WO (1) WO2010084759A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078344A (zh) * 2014-07-11 2014-10-01 上海华力微电子有限公司 减少自对准硅化镍尖峰缺陷和管道缺陷的方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102460638A (zh) * 2009-06-26 2012-05-16 东京毅力科创株式会社 通过无定形碳(少量添加硅)的含氧掺杂改善氟碳化合物(CFx)膜的粘附性的技术
CA2829351A1 (en) 2011-03-11 2012-09-20 Intercontinental Great Brands Llc System and method of forming multilayer confectionery
BR112014001361A2 (pt) 2011-07-21 2017-02-14 Intercontinental Great Brands Llc formação e resfriamento de goma avançada
US8691709B2 (en) 2011-09-24 2014-04-08 Tokyo Electron Limited Method of forming metal carbide barrier layers for fluorocarbon films
JP5807511B2 (ja) * 2011-10-27 2015-11-10 東京エレクトロン株式会社 成膜装置及びその運用方法
KR101319929B1 (ko) * 2011-11-03 2013-10-18 주식회사 우신산업 차량용 사이드 리피터의 제조방법
US9111939B2 (en) * 2012-07-27 2015-08-18 Intel Corporation Metallization of fluorocarbon-based dielectric for interconnects
JP2014103165A (ja) * 2012-11-16 2014-06-05 Tokyo Electron Ltd 半導体素子の製造方法、および半導体素子の製造装置
US9865501B2 (en) * 2013-03-06 2018-01-09 Lam Research Corporation Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer
RU2657021C2 (ru) 2014-03-03 2018-06-08 Интерконтинентал Грейт Брендс Ллк Способ изготовления пищевого продукта
KR102378538B1 (ko) * 2015-08-11 2022-03-25 삼성디스플레이 주식회사 표시 장치의 제조 방법
WO2017039339A1 (ko) * 2015-09-01 2017-03-09 한국화학연구원 탄화불소 박막의 제조방법
KR102361083B1 (ko) * 2015-09-01 2022-02-11 한국화학연구원 탄화불소 박막의 제조방법 및 이의 제조장치
US10443146B2 (en) 2017-03-30 2019-10-15 Lam Research Corporation Monitoring surface oxide on seed layers during electroplating
US11527413B2 (en) * 2021-01-29 2022-12-13 Tokyo Electron Limited Cyclic plasma etch process

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284358A (ja) * 2000-03-31 2001-10-12 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
CN1624895A (zh) * 2003-09-19 2005-06-08 国际商业机器公司 在互连结构中低电阻通道接触的形成
JP2007067336A (ja) * 2005-09-02 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
CN1943021A (zh) * 2004-05-11 2007-04-04 东京毅力科创株式会社 电子装置用基板及其处理方法
CN101238555A (zh) * 2005-06-20 2008-08-06 国立大学法人东北大学 层间绝缘膜、布线结构以及它们的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1052694A4 (en) * 1998-01-10 2004-11-24 Tokyo Electron Ltd SEMICONDUCTOR DEVICE HAVING AN INSULATING LAYER CONSISTING OF A FLUORINATED CARBON FILM AND METHOD FOR PRODUCING SAID DEVICE
JP3189781B2 (ja) 1998-04-08 2001-07-16 日本電気株式会社 半導体装置の製造方法
US7776736B2 (en) 2004-05-11 2010-08-17 Tokyo Electron Limited Substrate for electronic device capable of suppressing fluorine atoms exposed at the surface of insulating film from reacting with water and method for processing same
US7902641B2 (en) * 2008-07-24 2011-03-08 Tokyo Electron Limited Semiconductor device and manufacturing method therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284358A (ja) * 2000-03-31 2001-10-12 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
CN1624895A (zh) * 2003-09-19 2005-06-08 国际商业机器公司 在互连结构中低电阻通道接触的形成
CN1943021A (zh) * 2004-05-11 2007-04-04 东京毅力科创株式会社 电子装置用基板及其处理方法
CN101238555A (zh) * 2005-06-20 2008-08-06 国立大学法人东北大学 层间绝缘膜、布线结构以及它们的制造方法
JP2007067336A (ja) * 2005-09-02 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078344A (zh) * 2014-07-11 2014-10-01 上海华力微电子有限公司 减少自对准硅化镍尖峰缺陷和管道缺陷的方法

Also Published As

Publication number Publication date
KR20110105847A (ko) 2011-09-27
KR101269925B1 (ko) 2013-05-31
JP5271426B2 (ja) 2013-08-21
WO2010084759A1 (en) 2010-07-29
TW201044462A (en) 2010-12-16
US20110318919A1 (en) 2011-12-29
US8765605B2 (en) 2014-07-01
JP2012516065A (ja) 2012-07-12

Similar Documents

Publication Publication Date Title
CN102292798A (zh) 氟碳化合物膜的表面处理
US7799693B2 (en) Method for manufacturing a semiconductor device
US6764939B1 (en) Semiconductor device and method of manufacturing the same
US8372739B2 (en) Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
US8058728B2 (en) Diffusion barrier and adhesion layer for an interconnect structure
US7727883B2 (en) Method of forming a diffusion barrier and adhesion layer for an interconnect structure
TWI528454B (zh) 半導體裝置及半導體裝置之製造方法
US7981790B2 (en) Semiconductor device and method of fabricating the same
KR101045831B1 (ko) 반도체 장치 및 그 제조 방법
CN102171810A (zh) 用于互连集成的非连续/非均匀金属帽盖结构及方法
JP5194393B2 (ja) 半導体装置の製造方法
TW200834728A (en) Film forming method, film forming apparatus, storage medium and semiconductor device
TWI300596B (en) Semiconductor device
JP3737366B2 (ja) 半導体装置及びその製造方法
JP2004200203A (ja) 半導体装置及びその製造方法
US6423637B2 (en) Method of manufacturing copper wiring in a semiconductor device
US8981563B2 (en) Semiconductor device and method of manufacturing the same
US20060148246A1 (en) Method of forming a diffusion barrier layer using a TaSiN layer and method of forming a metal interconnection line using the same
TWI399811B (zh) 半導體元件及其製造方法
JPWO2007142172A1 (ja) 多層配線製造方法と多層配線構造と多層配線製造装置
US20060017166A1 (en) Robust fluorine containing Silica Glass (FSG) Film with less free fluorine
JP2011124472A (ja) 半導体装置の製造方法
US20090261477A1 (en) Semiconductor device and method of manufacturing the same
KR100778866B1 (ko) 티아이에스아이엔을 이용한 금속 확산 방지막 형성 방법
JP4527393B2 (ja) 半導体装置用Ｃｕ系合金配線及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111221