KR20110105847A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20110105847A
KR20110105847A KR1020117017379A KR20117017379A KR20110105847A KR 20110105847 A KR20110105847 A KR 20110105847A KR 1020117017379 A KR1020117017379 A KR 1020117017379A KR 20117017379 A KR20117017379 A KR 20117017379A KR 20110105847 A KR20110105847 A KR 20110105847A
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
cfx
degrees
barrier layer
Prior art date
Application number
KR1020117017379A
Other languages
English (en)
Other versions
KR101269925B1 (ko
Inventor
마사히로 호리고메
타쿠야 구로토리
야스오 고바야시
타카아키 마츠오카
토시히사 노자와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20110105847A publication Critical patent/KR20110105847A/ko
Application granted granted Critical
Publication of KR101269925B1 publication Critical patent/KR101269925B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Abstract

반도체 장치의 제조 방법은, 절연층을 어닐링하는 단계 및 그 절연층 위에 금속 원소를 포함하는 배리어층을 형성하는 단계를 구비한다. 절연층은 탄화불소(CFx)막을 포함한다. 배리어층은 어닐링 단계 이후에 고온 스퍼터링 공정에 의하여 형성된다.

Description

탄화불소막의 표면처리{SURFACE TREATMENT FOR A FLUOROCARBON FILM}
본 출원은 2009년 1월 22일자로 미국에 가출원된 미국 특허 가출원번호 61/205,752호(발명의 명칭: "Surface Treatment for a Fluorocarbon Film")와 2009년 2월 17일자로 미국에 가출원된 미국 특허 가출원번호 61/207,971호(발명의 명칭: "Method for Metal Formation of CFx Film")에 근거하여 이의 우선권을 주장하며, 상기 두 출원의 전체 내용은 참조로서 본 출원에 인용된다.
본 발명은 반도체 장치 및 그 제조 방법에 관한 것이다. 특히, 불화탄소(CFx)로 이루어진 층간절연층과 금속으로 이루어진 배리어층 사이의 접착성을 개선하기 위한 배리어층 형성 방법과 표면처리 방법에 관한 것이다.
최근, 반도체 장치의 고속 작동과 소형화를 얻기 위하여 다층 배선 구조가 채용되고 있다. 그러나, 이 구조는 전체 배선저항 및 배선층들의 기생용량의 증가에 의하여 배선지연의 문제점을 발생시킨다.
상호배선체(interconnection body)로서, 저저항 배선물질, 예를 들어 구리(Cu)를 사용하여 배선 저항을 감소시킨다. 한편으로는, 저유전율 혹은 low-K 물질이 기생용량을 감소시키기 위하여 사용될 수도 있다. 특히, 탄소가 첨가된 불소(탄화불소: CFx)를 절연층으로 사용하여 기생용량을 감소시키고 반도체 장치의 작동 속도를 개선시킬 수 있다.
구리(Cu)가 절연막으로 확산되는 것을 방지하기 위하여, 배리어층이 상호배선체와 절연층 사이에 형성된다. 반도체 장치의 배리어층은 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 루테늄(Ru) 또는 인(P)으로 이루어진다.
탄화불소(CFx)가 절연층을 위한 재료로서 사용되는 경우, CFx층에 함유된 불소는, CFx층과 배리어층 사이의 계면에서 불소화 작용을 일으킨다. 그 결과로서, CFx층과 배리어층 사이의 접착성이 감소되고, 그것에 의하여 절연층과 상호배선체 사이의 접착성이 결과적으로 열화된다.
한편, 탄화불소(CFx) 물질은, 주로 금속 원소로 형성된 배리어층과 충분한 접착성을 가질 필요가 있다. 예를 들어 화학적 및 기계적 연마(CMP) 공정 또는 배선 접합 공정과 같은, 이후의 공정이 반도체 장치의 제조공정 중에 사용되기 때문에, 기판 상에 더 많은 스트레스가 가해지게 된다. 그러므로, 만일 배리어층과 CFx 절연층 사이의 접착성이 좋지 않다면, 배리어층은 절연층으로부터 박리(peeling-off)될 수도 있다.
본 발명은 전술된 문제점의 관점에서 제안된 것이다. 본 발명은 절연층과 배리어층 사이의 계면에서 불소화 반응을 억제하는 표면처리 방법이 제공된다. 또한, 본 발명은 불소화 반응을 억제하면서 절연층과 배리어층 사이의 접착성을 증가시키는 배리어층 형성 방법을 제공한다.
본 발명의 일 실시형태에 따르면, 반도체 장치의 제조 방법이 제공된다. 이 방법은 탄화불소(CFx)막을 포함하는 절연층을 어닐링하는 단계와 절연층 웨에 금속원자를 포함하는 배리어층을 형성하는 단계를 포함하며, 배리어층은, 상기 어닐링 단계 이후에 고온 스퍼터링 공정에 의하여 형성된다.
본 발명의 제2 실시형태에 따르면, 반도체 장치의 제조 방법이 제공된다. 이 방법은, 불소에 대한 탄소의 조성비(C/F)가 1보다 큰 탄소-풍부(carbon-rich) 표면을 형성하도록 절연층 상에 전처리(pre-treatment) 공정을 수행하는 단계를 포함한다. 절연층은 전처리 공정을 수행하기 전에는 불소에 대한 탄소의 조성비가 임의의 값을 갖는 탄화불소(CFx)를 포함한다.
본 발명의 제3 실시형태에 따르면, 반도체 장치의 제조 방법을 제공한다. 이 방법은 절연층의 표면을 비활성 가스 분위기에 노출하면서 소정의 조건 하에서 절연층을 어닐링하는 단계와, 절연층과 배리어층 사이의 계면에서 금속-C 결합을 형성시키도록 금속 원자를 포함하는 배리어층을 형성하기 위하여 상기 어닐링 단계 이후에 고온 스퍼터링 공정을 행하는 단계를 포함하며, 기판 온도는 상기 고온 스퍼터링 공정시에 약 70 degree/C와 200 degree/C 사이에서 유지된다. 어닐링 단계는 절연층의 표면으로부터 수분을 제거하는 단계를 더 구비한다.
도1은 수소 플라즈마를 사용하는 CFx 전처리 공정의 일 실시예의 모식도를 나타낸다.
도2는 수소 플라즈마를 사용하는 CFx 전처리 공정의 다른 실시예의 모식도를 나타낸다.
도3은 스퍼터링 장치의 일 실시예의 모식도를 나타낸다.
도4는 표면 상에 접착성 테이프를 붙인 후의 실험 샘플들의 평면도 및 그들의 블리스터(blister) 및 테이프 시험의 결과를 나타낸다.
도5는 도4에 도시된 실험 샘플들의 전반부의 단면도 및 표면도를 나타낸다.
도6은 도4에 도시된 실험 샘플들의 후반부의 단면도 및 표면도를 나타낸다.
도7은 듀얼 다마신형 구리 상호배선 구조의 일 실시예의 제조 공정의 모식도를 나타낸다.
도8은 다층 구조를 갖는 CFx 절연층의 단면도를 나타낸다.
도9는 온도 함수로서 불화물의 증기압을 나타낸다.
도10은 다양한 실험 샘플의 타겟 구조와 배리어층의 두께를 측정하기 위하여 사용된 XRF 강도를 나타낸다.
도11은 스퍼터링 시간 함수로서 실험 샘플의 XRF 강도를 보여준다.
도12는 실험 샘플의 예의 단면도 및 표면도와 그의 공정 흐름을 보여준다.
도13은 공정 흐름과 함께 다른 실험 샘플의 단면도 및 표면도, 블리스터 시험 결과 및 테이프 시험 결과를 보여준다.
도14는 공정 흐름과 함께 또 다른 실험 샘플의 예의 단면도 및 표면도, 블리스터 시험 결과 및 테이프 시험 결과를 보여준다.
도15는 실험 샘플의 또 다른 실시형태의 타겟 구조와 공정 흐름을 그들의 블리스터 결과와 테이프 시험 결과를 보여준다.
도16은 도15에 도시된 실험 샘플의 단면도 및 표면도를 나타낸다.
도17은 실험 샘플의 또 다른 실시형태의 타겟 구조 및 공정 흐름과, 접착성 테이프를 붙인 후의 평면도, 그들의 블리스터 시험 결과 및 테이프 시험 결과를 보여준다.
도18은 도17에 도시된 실험 샘플의 단면도 및 평면도를 나타낸다.
도19는 실험 샘플의 실시형태의 단면도 및 표면도와 그 공정 흐름을 나타낸다.
도20은 실험 샘플의 또 다른 실시형태의 단면도 및 표면도와 그 공정 흐름을 나타낸다.
도21은 실험 샘플의 또 다른 실시형태의 단면도 및 표면도와 그 공정 흐름을 나타낸다.
실시형태의 설명
본 발명의 실시형태는, 본 발명의 예시적인 실시형태가 도시되어 있는 첨부도면을 참조하여 이하에서 설명될 것이다. 이하의 설명에 의해 본 개시내용의 범위, 적용성 또는 구성이 한정되지는 않는다. 단지, 이하에 설명되는 예시적인 실시형태는 당업자가 본 개시내용의 예시적인 실시형태를 행할 수 있게 하는 설명을 제공한다. 본 발명은 첨부된 청구항에 따른 본 발명의 본질 및 범위에 벗어나지 않은 다른 형태로 실현될 수 있다.
본 개시내용은 개괄적으로는 반도체 장치 및 그 제조 방법에 관한 것이다. 상세하게는, 절연층과 배리어 금속층 사이의 접착성을 개선시키기 위한 배리어 금속층 형성 방법 및 새로운 표면 처리 방법에 관한 것이다.
본 발명의 실시형태는 절연층으로부터 배리어층이 박리되는 것을 방지하고 또한 상호배선체에서 절연층으로 구리(Cu)가 침투하는 것을 방지하기 위한 공정을 제공한다. 이것은 두개의 분리된 방법을 통하여 얻어지는데, 1) 배리어층을 형성하기 전에 절연층의 표면에 가해진 전처리 공정과, 2) 고온 스퍼터링 공정을 사용하여 배리어층을 형성하는 것이다.
탄화불소(CFx) 절연층의 표면에 전처리 공정을 가함으로써, 절연층의 표면에 불소 농도가 감소된다. 결국 CFx 절연층의 표면 상에 탄소-풍부 표면이 생성되고, 이것은 절연층의 표면 상에 배리어층이 형성될 때 금속-C 결합을 생성하는 것을 돕는다.
주로 금속원소로 이루어진 배리어층을 형성할 때 사용되는 고온은 CFx층과 배리어층의 계면에서 불소화 반응을 발생시킨다. 그것 때문에, 높은 증기압을 갖는 불화물을 CFx 절연층의 표면으로부터 증발시켜서 탄소(C) 농도를 증가시킨다. 결국, 절연층의 탄소-풍부 표면이 배리어층과 절연층의 계면에 금속-C 결합이 형성되는 것을 돕는다.
본 발명에 따른 반도체 장치의 제조 방법은, (1) CFx 절연층을 형성하는 단계; (2) CFx층의 표면에서 불소 농도를 감소시키기 위한 전처리 공정을 수행하는 단계; (3) 기판을 전-열처리(pre-annealing)하는 단계; (4) 고온 스퍼터링 방법을 사용하여 금속 원소를 함유하는 배리어층을 형성하는 단계; (5) 기판을 후-열처리(post-annealing)하는 단계; (6) 구리(Cu) 시드층(seed layer)을 형성하는 단계; 및, (7) 전해도금법을 사용하여 구리(Cu) 상호배선을 형성하는 단계를 구비한다.
본 발명의 일 실시형태에 따르면, CFx층의 표면에서 불소 농도를 감소시키는 단계는, 절연층 표면을 아르곤(Ar)과 같은 불활성 가스 분위기에 노출시키면서 소정 조건하에서 절연층을 가열함으로써 수행된다.
다른 실시형태에 따르면, CFx층의 표면에서 불소 농도를 감소시키는 단계는, 절연층 표면을 수소(H2)와 같은 반응성 가스 분위기에 노출시키면서 소정 조건하에서 절연층을 가열함으로써 수행된다.
또 다른 실시형태에 따르면, CFx층의 표면에서 불소 농도를 감소시키는 단계는, 절연층에 플라즈마 처리를 가함으로써 행해진다. 이 실시형태에서는, 소정의 조건하에서 수소(H2) 원자 또는 탄소(C) 원자를 함유하는 가스를 여기시킴으로써 발생되는 플라즈마에 절연층을 노출시킨다.
또 다른 실시형태에 따르면, CFx층의 표면에서 불소 농도를 감소시키는 단계는, 금속원소의 수산화물을 함유하는 용액에 절연층을 침지(dip)하고, 그런 후 절연층을 순수(pure water)로 세척하고 마지막으로 절연층을 건조시킴으로써 행해진다.
또 다른 실시형태에 따르면, 절연층을 건조시키는 단계는 종래의 건조기를 사용하여 행해지거나 또는 실온에서 절연층을 공기건조시킴으로써 수행된다.
또 다른 실시형태에 따르면, 고온 스퍼터링 방법을 사용하여 금속원소를 함유하는 배리어층을 형성하는 단계는, 전체 스퍼터링 공정에 걸쳐, 약 70 degree/C 내지 200 degree/C 범위의 온도에서 기판 온도를 유지함으로써 수행된다.
이하에서는 본 발명에 따른 반도체 장치를 제조하기 위해 사용된 공정, 즉 탄화불소의 절연층 형성; CFx층 표면에서 불소 농도를 감소시키기 위한 절연층의 표면처리; 기판의 전-열처리; 배리어층의 형성; 기판의 후-열처리; 구리 시드층의 형성; 구리 상호배선층의 형성 공정을 각 부분별로 상세하게 설명할 것이다. 먼저, 탄화불소(CFx) 절연층의 형성 공정이 설명될 것이다.
(탄화불소(CFx) 절연층의 형성 공정)
본 발명에 따른 절연층은 탄소와 불소가 임의의 비율을 갖는 탄화불소(CFx:k~2.2)로 형성된다. 탄화불소(CFx) 절연층은 트랜지스터와 같은 임의의 마이크로 구조가 형성되어 있는 기판의 표면 상에 형성된다. 탄화불소(CFx) 절연층은, 예를 들어 다공질 물질 등의 다른 low-k 물질 절연층과 비교하여 더 조밀하다. 그러므로, 탄화불소(CFx)층은 더 높은 기계적 강도를 갖는 특징을 갖는다. 충분한 상호배선을 제공하기 위한 절연층의 소정 두께는, 예를 들어 약 100~120mm 사이가 바람직하다. 이 실시형태에서는, 약 115nm의 두께를 탄화불소(CFx) 절연층을 형성하기 위한 타겟으로서 설정한다. CFx 절연층은 소정의 설정 조건으로 RLSA(radial line slot antenna) 마이크로파 플라즈마 처리 장치를 사용하여 형성된다. 예를 들어, 약 115nm의 두께를 갖는 탄화불소 절연(CFx)층을 형성하기 위하여, 약 100sccm의 유량 속도를 갖는 아르곤(Ar) 가스를 플라즈마 여기 가스로서 사용한다. 형성 가스로는, 약 200sccm의 유량 속도를 갖는 C5F8 가스를 사용한다. RLSA 마이크로파 플라즈마 처리 장치의 내부는 약 1500W의 입력 전원과 함께 약 25mTorr의 압력으로 조정 및 유지한다. 상대적으로 낮은 온도에서 형성된 CFx층은 쉽게 손상될 수도 있기 때문에, 웨이퍼 온도를 300~400 degree/C의 온도범위에서 유지하는 것이 바람직하다. 이 실시형태에서는, 웨이퍼 상태 온도를 약 350 degree/C로 설정한다. 또한, 처리 시간은 150 초로 설정하며, RLSA 마이크로파 플라즈마 처리 장치에는 바이어스를 인가하지 않는다.
(CFx층의 불소 농도를 감소시키기 위한 전처리 공정)
반도체 장치의 제조를 위하여 사용된 종래의 공정에서는, 어떤 전처리 공정도 행하지 않고 CFx 절연층 상에 배리어층이 형성된다. 그러므로, CFx 절연층에 함유된 불소가 배리어층으로 확산되고, 배리어층과 절연층의 계면에서의 불소화 작용에 의하여 배리어층의 부식이 발생된다. 그것에 의하여, 구리가 상호배선체로부터 절연층으로 확산하여 절연층(CFx)으로부터 배리어층의 박리를 발생시킨다. 배리어층의 금속원소와 절연층의 불소와의 반응, 즉 불소화 반응은 CFx 절연층의 표면에서 불소 농도를 감소시킴으로써 억제될 수 있다. 이 감소는 CFx 절연층 표면에서의 탄소(C) 농도의 증가를 유도하며, 이것은 결과적으로 배리어층과 절연층의 계면에서 금속원소와 탄소원소 사이의 결합(금소원소의 탄화물)의 비율을 증가시킨다. 그러므로, 부식에 의한 배리어층의 박리를 방지하면서 CFx층과 배리어층 사이의 접착성을 개선시킨다. 또한, 배리어층과 절연층의 계면에서 금속원소의 탄화물을 형성함으로써, 구리(Cu)가 CFx 절연층으로 확산하는 것을 방지할 수 있다.
본 발명에 따르면, 탄화불소(CFx) 절연층의 표면에서 불소 농도를 감소시키기 위한 전술된 메카니즘을 사용하는 몇가지 방법이 있다. 이들 방법으로는, 1) 수소(H2) 어닐링; 2) 수소(H2) 플라즈마 처리; 3) 금속원소의 수산화물에 침지한 후 물로 세척; 및 4) 일산화탄소(CO) 플라즈마 처리가 있다. 이하에서, 전술된 공정 각각을 개별적으로 상세하게 설명할 것이다.
1) 수소(H2) 어닐링:
이 실시형태에서는, CFx층의 표면에서 불소 농도를 감소시키는 단계가, 예를 들어, 수소(H2)와 같은 반응성 가스 분위기에 절연층의 표면을 노출시키면서 소정의 조건하에서 절연층을 어닐링함으로써 수행된다. 이 실시형태에서는, 절연층의 어닐링 단계는 약 100 degree/C 이상의 온도에서 수소(H2) 가스를 처리 장치로 도입함으로써 행해진다. 수소(H2)는 CFx층의 표면에서 불소(F)와 반응하여 불화수소(HF)가 된다. 그런 후, 불화수소(HF)는 CFx층의 표면으로부터 떨어지게(desorb) 되고, 탄소-풍부 표면이 생성된다.
2) 수소(H2) 플라즈마 처리:
수소(H2) 플라즈마 처리 공정은 CFx 절연층의 표면에서 불소 농도를 감소시키기 위한 다른 방법이다. 먼저 도1을 참조하면, 수소 플라즈마를 사용하는 CFx 전처리 공정의 실시형태가 도시되어 있다. 공정의 처음부분은 기판(10) 상에 CFx 절연층(20)을 형성하는 것으로 시작한다. CFx층(20)은 RLSA 마이크로파 플라즈마 처리 장치를 사용하는 문단번호[0028]에서 설명된 동일한 공정에 의하여 형성될 수 있다. 다음 단계에서, 수소(H2) 가스가 처리 장치로 도입되고 종래의 방법 및 장치를 사용하여 수소(H2) 원자를 여기시킴으로써 수소 플라즈마를 발생시킨다. 이렇게 하여, 기판(10) 상에 형성된 탄화불소(CFx) 절연층(20)을 수소 플라즈마에 노출시킴으로써 CFx 전처리 공정이 행해진다. 도1(b)에 도시된 바와 같이, CFx 표면층에 함유된 불소(F)가 수소 플라즈마와 반응함으로써 상기 표면에서 분리(detach)된다. 어떤 실시형태에서는 수소(H2) 가스에 더하여 수소원자를 함유하는 다른 가스를 사용할 수도 있다. 수소원자를 함유하는 다른 가스의 예로는 실란가스(SiH4) 또는 메탄가스(CH4)를 포함할 수 있다. 그런 후, 탄소-풍부 표면이 CFx층의 표면에 형성된다(도1(c)).
도1(d)는, 수소 플라즈마를 사용하여 CFx 전처리 공정을 수행한 후의 반도체 장치를 제조하는 방법의 마지막 단계를 나타낸다. 마지막 단계에서는, 배리어층(30)이 절연층(20)의 탄소-풍부 표면 상에 형성된다. 배리어층(30)은 예를 들어 티타늄(Ti)과 같은 금속원소로 본질적으로 이루어져 있다. 탄소-풍부 표면은 금속원소의 탄화물(300)을 생성시킴으로써 배리어층(30)과 절연층(20) 사이의 결합을 증가시키는 것을 돕는다. 이 실시형태에서는, 금속원소의 탄화물(300)은 티타늄의 탄화물(TiC)로 이루어져 있다. 또한, 배리어층(30)이, 예를 들어 스퍼터링 방법 또는 화학적 기상 증착법(CVD)과 같은 종래의 방법을 사용하여 형성된다. 어떤 실시형태에서는 배리어층(30)을 형성하기 위하여 다른 금속원소를 사용할 수도 있다. 다른 금속원소의 예로는 탄탈륨(Ta), 루테늄(Ru) 또는 텅스텐(W)이다.
다음으로 도2를 참조하면, 수소 플라즈마를 사용하는 CFx 전처리 공정의 다른 실시형태가 도시되어 있다. 이 실시형태에서는 단일 다마신(damascene)형 상호배선 구조가 사용된다. 기판(10) 상에 CFx 절연층(20)을 형성한 후, 에칭 공정에 의하여, CFx 절연층(30)에 개구(21)를 형성한다. 다음 단계에서, 처리 장치로 수소(H2) 가스를 도입하고 여기된 수소 플라즈마를 사용하여 CFx 전처리 공정을 행함으로써 수소 플라즈마에 절연층(20)을 노출시킨다. 이 실시형태에서는, 예를 들어 아르곤 가스(Ar)와 같은 불활성 가스가, 수소 가스에 더하여 처리 장치로 첨가된다. 마지막 단계에서, 배리어층(30)이 개구(21)의 내측과 CFx층(20)의 표면 상에 형성된다. 배리어층(30)은 CFx층 상에 형성된 제1층(30a)과 제1층 상에 형성된 제2층(30b)을 갖는 다층 구조를 갖는다. 다층 구조(30)에 사용된 금속원소의 예로는, 티타늄/질화티타늄(Ti/TiN), 티타늄/질화탄탈륨(Ti/TaN), 및 탄탈륨/질화탄탈륨(Ta/TaN)을 포함할 수 있다. 수소 플라즈마 처리를 갖는 제1 실시형태의 경우에서처럼, 수소 플라즈마를 사용하는 CFx 전처리 공정을 수행한 후에 생성되는 탄소-풍부 표면의 존재에 의하여, 금속원소의 탄화물(300)이 CFx 절연층(20)과 배리어층(30) 사이의 계면에 형성된다.
3) 금속원소의 수산화물에 침지한 후 물로 세척:
이 실시형태에서는, CFx 절연층을 금속원소의 수산화물을 함유하는 용액에 단순히 침지한다. 금속원소의 예로는 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 나트륨(Na), 칼륨(K), 또는 마그네슘(Mg)을 포함한다. 예를 들어, 칼슘 수산화물(Ca(OH)2) 등의 금속원소의 수산화물에 절연층을 침지한 후, CFx 절연층을 순수로 세척하고 종래 방법으로 건조시킨다. 한 실시형태에서는, 건조 단계를 종래의 건조기를 사용하여 행할 수 있다. 다른 실시형태에서는, 건조 단계를 실온에서 절연층을 공기 건조시킴으로써 수행할 수 있다.
4) 일산화탄소(CO) 플라즈마 처리:
이 방법에서는, CFx 전처리 공정이 일산화탄소(CO) 플라즈마를 사용하여 행해진다. 일산화탄소(CO) 플라즈마에 포함된 탄소(C)는 CFx 표면층에 포함된 불소(F)와 C-F 결합한다. C-F 결합의 형성은 CFx 표면층으로부터 불소(F)가 떨어지게 한다. 그러므로, 예를 들어 메탄 가스(CH4) 등의 탄소원자를 포함하는 다른 가스도 이 플라즈마 처리를 위하여 일산화탄소(CO) 가스에 첨가하여 사용할 수 있다.
플라즈마 처리(#2 및 #4)에 기초하는 방법에 따르면, CFx 표면층에 포함된 불소(F)는, 수소(H2)원자 또는 탄소(C)원자를 포함하는 가스를 여기시킴으로써 생성된 플라즈마에 CFx 표면층을 노출시켜 상기 표면으로부터 떨어지게 된다. 그러므로, 수소원자 또는 탄소원자를 포함하는 임의의 가스가, 수소(H2)가스 또는 이산화탄소(CO) 가스에 더하여 플라즈마 처리 장치로 첨가될 수도 있다. 이들 가스의 예로는 실란 가스(SiH4), 메탄 가스(CH4) 등을 포함할 수도 있다.
RLSA 마이크로파 플라즈마 처리 장치는 소정의 조건하에서 수소(H2) 플라즈마 또는 일산화탄소(CO) 플라즈마를 생성하기 위하여 사용된다. 예를 들면, RLSA 마이크로파 플라즈마 처리 장치의 내부 압력을 100~2000mTorr 사이의 범위 압력으로 조정한다. 이 실시형태에서는 다음의 조건을 수소(H2) 플라즈마 및 일산화탄소(CO) 플라즈마 모두를 생성하기 위한 소정의 조건으로 사용하게 되는데, 첫째, RLSA 마이크로파 플라즈마 처리 장치의 내부 압력을 약 1200mTorr로 설정하고, 둘째, 약 500W 이상의 마이크로파 전력을 RLSA 마이크로파 플라즈마 처리 장치로 인가하고, 셋째, 처리시간을 약 5초 동안으로 설정한다.
전술한 바와 같이, 위에서 언급된 모든 방법에서 사용된 메카니즘은, 불소 농도를 감소시킴으로써 CFx 절연층의 불소(F)와 배리어층의 금속원소 사이의 불소화 반응을 억제하는 것이다. 불소화 반응을 억제함으로써, CFx층의 표면에서의 불소 농도가 감소되고, 따라서 CFx층 표면상에 탄소-풍부 표면이 생성된다. 결과적으로, 탄소-풍부 표면 상에 배리어층을 형성할 때, 금속원소와 탄소원소 사이의 결합(금속원소의 탄화물)의 비율이 배리어층과 절연층의 계면에서 증가된다.
5) 아르곤(Ar) 어닐링 처리:
다른 실시형태에 있어서는, CFx 절연층의 표면에서 불소 농도를 감소시키기 위한 다른 메카니즘이 사용될 수도 있다. 이 다른 실시형태에서는, 탄화불소(CFx) 절연층 표면 상에 있는 수분을 아르곤(Ar) 어닐링 처리를 사용하여 제거한다. CFx층의 표면 상에 있는 수분은 약한 결합(weak bond)을 갖는 불소를 생성한다. 약한 결합을 갖는 불소원자는, 배리어층과 CFx 절연층 사이의 계면에서, 예를 들어 사불화티타늄(TiF4) 등의 금속원소 사불화물(metal element tetra-fluoride)을 형성한다. 사불화티타늄(TiF4)은 높은 증기압의 특징을 보이며, 이것은 CFx 절연층과 금속원소 사이의 접착성을 열화시킨다. 그러므로, 아르곤(Ar) 어닐링 처리에 의하여 수분을 제거하는 것은 약한 결합을 갖는 불소를 탄화불소(CFx) 절연층의 표면으로부터 감소시키는 것을 도우며, 그것에 의하여 탄소-풍부 표면을 생성하게 된다. 이 다른 실시형태에서는, 불활성 가스 분위기 내의 소정의 조건하에서 행해지는 것이 바람직하다. 불활성 가스 분위기의 예로는 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 크세논(Xe) 등을 포함할 수 있다. 이 실시형태에서는, 경제적 효율성의 관점에서, 아르곤(Ar) 가스를 CFx 절연층을 어닐링하는 어닐링 가스로서 사용한다.
스퍼터링 장치는 본 발명의 아르곤(Ar) 어닐링 처리를 행하기 위하여 사용된다. 그런데, 스퍼터링 장치로부터 분리된 어닐링 장치가 제공될 수도 있다. 전술된 바와 같이, 소정의 조건이 아르곤(Ar) 어닐링 처리를 행하기 위하여 사용된다. 예를 들어, 스퍼터링 장치의 내부 압력은 100mTorr 내지 1Torr 사이의 범위의 압력으로 조절된다. 이 실시형태에서는, 스퍼터링 장치의 내부 압력을 약 10mTorr가 되도록 설정하면서 상태 온도를 약 200 degree/C로 설정한다. 또한 처리 시간은 약 5분(300초) 동안으로 설정한다.
도3을 참조하면, 스퍼터링 장치(100)의 실시형태의 개략도가 도시되어 있다. 도면에 도시된 바와 같이, 스퍼터링 장치의 중앙에는, 진공 반송실(102)이 설치되어 있다. 주변 영역에는, 어닐링실(104), 배리어층 스퍼터링실(106), 및 구리 스퍼터링실(108)이 진공 반송실(102) 주변에 구성 되어 있다. 스퍼터링 장치(100)의 하측에는, 하나 이상의 로드락실(load lock chamber; 110)이 진공 반송실(102)에 연결되어 있으며, 반송실(112)이 로드락실(110)에 연결되어서 카세트(도시되지 않음)로부터 웨이퍼를 로드락실로 반송한다.
실험 샘플:
전처리된 탄화불소(CFx) 절연층 상의 배리어층의 접착성과 배리어 특성을 평가하기 위하여, 몇 개의 실험 샘플을 제조한다. 그런 후, 실험 샘플에 블리스터 시험과 테이프 시험을 행한다. 도4는, 실험 샘플 각각에 있어서, CFx 절연층의 구조와 그의 표면처리에 사용된 공정을 설명한다. 또한, 그 표면에 스카치 테이프를 붙인 후의 실험 샘플의 평면도와 블리스터 시험과 테이프 시험의 결과가 이 도면에 도시되어 있다. 이 평가에 사용된 구조는 벌크 실리콘(Si) 기판에 형성된 탄화불소(CFx) 절연층을 포함한다. 탄화불소(CFx) 절연층은 약 115nm의 두께를 가지며 RLSA 플라즈마 처리 장치에서 문단번호[0028]에 설명된 공정을 사용하여 형성된다. 실험 샘플 각각의 CFx 절연층의 표면에 CFx 전처리 공정을 행한 후, 주로 티타늄(Ti)으로 이루어져 있으며 약 3nm의 두께를 갖는 배리어층을, 티타늄(Ti)을 스퍼터링 타겟으로서 사용하는 스퍼터링 장치(100)를 사용하여 CFx 절연층 상에 형성한다. 마지막 단계에서, 약 150nm의 두께를 갖는 구리(Cu) 상호배선층이 스퍼터링 장치(100)를 사용하여 배리어층 상에 형성된다. 실험 샘플의 배리어층은 종래의 스퍼터링 방법 또는 화학기상증착법(CVD) 또는 전해도금법을 사용하여 형성될 수 있다. 배리어층을 형성하기 전에, 필요하다면, 수분 또는 유기물질을 제거하기 위하여 어닐링 단계가 행해질 수도 있다. 이 어닐링은 스퍼터링 또는 CVD 장치의 배리어층 형성실에서 약 100 degree/C 내지 약 200 degree/C 범위의 온도에서 수행된다.
이 평가를 위하여 9개의 다른 실험 샘플이 제조된다. 각 실험 샘플에 대하여, 상기 표면의 불소 농도를 감소시키고, 동시에 그 결과로 관련되어 있는 탄소 농도를 증가시키기 위하여, 개별적인 CFx 전처리 공정이 CFx 절연층의 표면에 수행된다. 도4에 도시된 바와 같이, 처리 행에는, 각 실험 샘플에서 CFx 절연층의 표면에 가해진 표면 처리 공정을 요약해 놓았다.
(실험 샘플 1): 전처리 공정을 CFx 절연층의 표면에 행하지 않는다. 도4에 도시된 바와 같이, "wo" 기호로 표시되어 있는 이 샘플은 블리스터 시험과 테이프 시험을 통과했다. 이 실시형태에서는 탄소 대 불소 대 산소의 비율을 C:F:O=47:53:0 로 한다.
(실험 샘플 2): 이 실험 샘플의 탄화불소(CFx) 절연층은 일산화탄소(CO) 어닐링 공정에 의하여 처리한다. 이 실시형태에 있어서, 일산화탄소(CO) 가스가 처리 장치로 도입되고 약 200 degree/C의 온도에서 약 60초 동안 어닐링을 행한다. 이전의 경우와 유사하게, 이 샘플(#2)은 블리스터 시험과 테이프 시험을 통과했다.
(실험 샘플 3): 일산화탄소(CO) 플라즈마 처리가 탄화불소(CFx) 절연층의 표면에 가해진다. RLSA 마이크로파 플라즈마 처리 장치가 일산화탄소(CO) 플라즈마 처리를 행하기 위하여 사용된다. 이 실시형태에서, 약 3kW의 마이크로파 전력을 RLSA 마이크로파 플라즈마 처리 장치로 인가하고 처리 시간은 약 10초 동안으로 설정한다. 문단부호 0036에서 설명한 바와 같이, RLSA 마이크로파 플라즈마 처리 장치의 내부 압력은 약 1200mTorr로 설정된다. 이전의 경우와 유사하게, 실험 샘플 #3은 블리스터 시험과 테이프 시험 양자를 통과했다. 이 실시형태에서는, 탄소 대 불소 대 산소의 비율이 C:F:O=48:46:6 이다.
(실험 샘플 4): 이 실험 샘플에 있어서, CFx층의 표면에서 불소 농도를 감소시키는 단계는, 절연층의 표면을 디실란(Si2H6) 가스에 노출시키면서 절연층을 어닐링함으로써 수행된다. 이 실시형태에서는, 디실란(Si2H6) 가스가 처리 장치로 도입되고 어닐링 단계가 약 60초 동안 약 200 degree/C의 온도에서 수행된다. 이 실험 샘플은 블리스터 시험과 테이프 시험을 모두 통과했다.
(실험 샘플 5): CFx 절연층의 표면은 아르곤(Ar) 어닐링 처리를 사용하여 전처리된다. 이전에 언급한 바와 같이, 아르곤(Ar) 어닐링 처리는 어닐링 단계와 스퍼터링 단계가 동일한 처리 장치에서 수행될 수 있는 스퍼터링 장치(100)에서 행해질 수 있다. 그러나, 스퍼터링 장치로부터 분리된 어닐링 장치가 이 실시형태를 위하여 사용될 수도 있다. 스퍼터링 장치의 내부 압력은 약 10 mTorr로 설정되며 기판 온도는 약 200 degree/C의 온도에서 유지된다. 이 실험 샘플의 처리 시간은 약 60초로 설정한다. 이전의 경우와 유사하게, 실험 샘플 #5는 블리스터 시험 및 테이프 시험 양자를 통과했다.
(실험 샘플 6): CFx 절연층의 표면을 수소(H2) 어닐링 공정에 의하여 처리했다. 이 실험 샘플의 어닐링 단계는, 약 900초의 시간동안 약 300 degree의 온도에서 행해진다. 이 실험 샘플 #6은 블리스터 시험과 테이프 시험 모두를 통과했다. 이 실시형태에서 탄소 대 불소 대 산소의 비율은 C:F:O=50:50:0 이다.
(실험 샘플 7): 수소(H2) 플라즈마 처리가 탄화불소(CFx) 절연층의 표면에 가해진다. 실험 샘플 #3의 경우와 유사하게, RLSA 마이크로파 플라즈마 처리 장치가 수소(H2) 플라즈마 처리를 수행하기 위하여 사용된다. 이 실시형태에 있어서, 약 500W 이상의 마이크로파 전력이 사용되며 처리 시간은 약 5초 동안으로 설정한다. 전술된 바와 같이, RLSA 마이크로파 플라즈마 처리 장치의 내부 압력은 약 1200mTorr이 되도록 설정된다. 도4에 도시된 바와 같이, 약간의 스트립핑(stripping)이 이 실험 샘플(#7)에서 발견된다. 이 경우, 다른 조사들에 의하면, 이들 스트립핑은 어떤 환경적 조건에 의한 것임을 보여주었으며, 따라서 이 샘플은, 이전의 경우와 유사하게, 블리스터 시험 및 테이프 시험을 통과한 것으로 판단된다. 이 실시형태에 있어서, 탄소 대 불소 대 산소의 비율은 C:F:O=55:45:0 이다.
(실험 샘플 8): 먼저, CFx 절연층을 칼슘수산화물(Ca(OH)2) 용액에 침지한다. 침지 단계 후에, CFx 절연층을 순수로 세척하고 실온에서 공기 건조시킨다. 실험 샘플 #8은 블리스터 시험과 테이프 시험을 모두 통과했다. 금속원소의 수산화물의 세정 처리에 있어서 탄소 대 불소 대 산소의 비율에 대하여는 사용할 수 있는 데이터가 없다.
(실험 샘플 9): CFx 절연층을 플루오로본더(fluorobonder) 처리에 의하여 전처리한다. 도4에 도시된 바와 같이, 이 실험 샘플은 블리스터 시험을 통과했으나, 배리어층과 CFx 절연층 사이의 낮은 접착결합을 보여주어서 테이프 시험은 통과하지 못했다.
도4에 도시된 전술된 실험 결과에 따르면, 플로오로본더 처리를 행한 샘플을 제외한, 모든 실험 샘플이 배리어층과 CFx 절연층 사이에서 높은 접착결합을 보여주었다. 그러나, 플루오로카본 처리를 갖는 실험 샘플 #9 에서는, 낮은 접착결합에 의하여 배리어층의 박리가 가능하다.
도5~6을 참조하면, 실험 샘플 #1 내지 #9 각각에 대하여, SEM(scanning electron microscope) 화상을 사용한, 단면도 및 상면도가 도시되어 있다. SEM 화상은, 모든 실험 샘플들을 약 360 degree/C의 온도에서 약 1 시간 동안 어닐링한 후에 얻는다. 도5 및 6에 도시된 바와 같이, CFx 절연층에 전처리 공정이 가해지지 않은, 실험 샘플 #1은 CFx층으로부터 배리어층의 박리가 없음을 보여준다. 그러나, 이 샘플은 배리어 특성에 대한 몇 개의 논의점을 보여준다. 단면도에서 볼 수 있는 바와 같이, CFx 절연층과 실리콘(Si) 기판의 계면에서의 밝은색의 알갱이의 존재는, 구리 상호배선체의 구리(Cu)가 배리어층과 CFx 절연층을 각각 통과했음을 보여준다. 그러므로, 구리(Cu)는 실리콘(Si) 기판과 결합하여 SiCu를 생성한다. 실험 샘플 #1의 상면도에 있어서는, 움푹 파인곳과 솟아오른곳이 더 많이 존재하는 것으로부터, 더 많은 구리(Cu)가 구조물의 하층으로 투입했음을 보여준다.
밝은색의 알갱이는, 수소(H2) 어닐링 처리가 CFx 절연층의 표면에 가해진 실험 샘플 #6의 경우를 제외하고는, 거의 모든 실험 샘플에서 나타난다. 더욱이, 움푹 파인곳은 구리(Cu) 표면에는 존재하지도 않는다. 또한 플루오로본더 처리를 행한 실험 샘플 #9의 단면도 및 표면도는, 실리콘(Si) 기판과 CFx 절연층의 계면에서 밝은 색 알갱이의 존재에 대하여도 또한 양호함을 보여주고 있으며, 구리(Cu) 표면 상의 움푹 파인곳에 대하여도 또한 그렇다. 그러나, 블리스터 시험과 테이프 시험에서 보여준 실험 샘플 #9는, CFx/금속 계면의 접착성이 양호하지 못하다.
불소 감소 처리를 갖는 모든 실험 샘플은, 실리콘(Si) 기판층으로의 구리(Cu)의 확산에 대하여 충분한 배리어 특성을 갖는다는 것에 주목해야 한다. 이것은 Si/CFx 계면에 밝은 색의 알갱이가 존재하고 또한 구리(Cu) 표면 상에 움푹 파인곳이 존재함에도 불구하고 그러하다.
(기판의 전-열처리)
다음에는, 본 발명에 따른 반도체 장치를 제조하기 위해 사용되는 공정의 제3 단계가 설명될 것이다. 탄화불소(CFx) 절연층 상에 전처리 공정을 가한 후에, 스퍼터링 장치(100)를 사용하여 기판 상에 예비 가열 단계가 행해진다. 이 가열 처리는 약 50 degree/C 내지 약 200 degrss/C의 범위의 기판 온도로 배리어층 증착실(106)에서 행해진다. 처리 시간은 180초 이하로 설정할 수 있다.
(주로 금속원소로 이루어진 배리어층의 형성 공정)
종래의 배리어층 형성 공정에 있어서는, CFx 절연층과, 예를 들어 티타늄(Ti) 등의 금속원소로 주로 이루어진 배리어층과의 사이의 접착성이 양호하지 않다는 문제점이 있었다. 접착성을 개선하기 위하여, 절연층 상에 질화티타늄(TiN)으로 이루어진 제1층을 형성하고 구리 상호배선과 마주하는 제1층 상에 티타늄(Ti)으로 이루어진 제2층을 형성하는 이중(다층) 배선층 구조가 제안되었다. 그러나, 배리어층에 질화티타늄(TiN)을 사용하게 되면 높은 전기 저항에 의하여 신호지연을 증가시키게 될 것이다.
본 발명에 따른, 주로 금속원소로 이루어진 배리어층은 고온 스퍼터링 방법을 사용하여 형성된다. 이 공정에서는 전체 스퍼터링 공정에 걸쳐서, 기판 온도를 비교적 높은 온도에서 유지시킨다. 이 예시적인 실시형태에서는, 기판 온도를 약 70 degree/C 내지 약 200 degree/C의 범위의 온도로 가열 및 유지한다. 전술된 온도 범위로 기판을 가열하고, 전체 스퍼터링 공정 동안 기판 온도를 동일한 레벨로 유지함으로써, 높은 증기압 때문에, 탄화불소(CFx) 절연층 표면으로부터 불소원자가 예를 들어 TiF4로 제거된다.
70 degree/C를 바람직한 온도범위의 하한으로 선택한 이유는 탄화불소(CFx) 절연층의 표면 상의 수분이 진공상태의 이 온도에서 증발을 시작하기 때문이다. 반면에, 상한 온도 범위를 200 degree/C로 설정한 것은, 하부 도전층의 구리(Cu)가 기판온도가 200 degree/C를 초과할 때 모이기 시작하기 때문이다. 이것은 주로, 비아홀의 바닥에 노출된 구리(Cu)가 기판 온도에 의하여 직접 영향을 받는다는 사실에 의한 것이다. 그러므로, 기판 온도가 상한 범위를 초과할 때, 도전층으로부터 구리(Cu)가 모이기 시작할 것이다. 모여진 구리는 그 특성이 일정하지 않으며, 이것은 반도체 장치에서의 사용을 어렵게 만든다.
다음 도7을 참조하면, 듀얼 다마신형(dual damascene type) 구리 상호배선 구조의 실시형태를 제조하는 공정의 개략도가 도시되어 있다. 듀얼 다마신 기술은 다음의 단계, 즉
1) 절연층을 형성하는 단계
2) 비아/상호배선 패턴을 형성하는 단계
3) 비아/상호배선 홈을 형성하는 단계
4) 배리어금속/시드 구리층을 형성하는 단계
5) 전해도금법으로 구리(Cu)를 묻는 단계
6) Cu/배리어금속층의 화학적 기계적 연마(CMP) 단계를 구비한다.
전-열처리와 후-열처리 단계 뿐만 아니라 전처리 공정이 간략화를 위하여 생략되어 있다.
듀얼 다마신 기술을 사용하는 제조 공정의 전반부가 도8에 묘사되어 있다. 다층 구조와 함께 CFx 절연층의 단면도가 도8(a)에 도시되어 있다. 이 도면에 도시된 바와 같이, 다층 구조는 탄화불소 절연층(82), 소위 하드 마스크층 또는 에치스톱층이라 불리는 캡층(84), 배리어층(86) 및 구리(Cu) 배선층(88)을 포함한다. 이 실시형태에 있어서, 캡층(84)은 비정질 탄소 또는 SiCN(silicon carbide nitride)을 포함한다. 또한 배리어층(86)은 티타늄(Ti)으로 형성된다. CFx 절연층(82)이 형성될 때, 하부의 다층 구조에 의하여 구리(CU) 배선층(86)은 노출되지 않는다. 그러나, 배리어금속/시드 구리층을 형성할 때에는, 비아/상호배선 홈을 에칭한 후, 구리(Cu) 배선층(86)이 대기에 노출되고 기판 온도에 의하여 직접 영향을 받는다(도8(b) 참조).
고온 스퍼터링 공정에서 불소 농도를 감소시키기 위하여 사용된 메카니즘은 다음과 같다. 즉, 스퍼터링 공정의 초기 단계에, 예를 들어 사불화티타늄(TiF4)과 같은 금속불화물 용액이 형성된다. 동일한 소정 레벨로 기판 온도를 유지함으로써, 사불화티타늄(TiF4)은 높은 레벨의 증기압에 의하여 증발된다. 결국, 불소 농도는, CFx 절연층의 표면에서 감소되면서 탄소 농도가 증가하여 탄소-풍부 표면이 CFx층의 표면에 형성된다.
탄소-풍부 표면은, 탄화불소(CFx) 절연층과 티타늄(Ti) 배리어층 사이의 계면에서 예를 들어 Ti-C 결합과 같은, 복수의 금속-탄소 결합을 효과적으로 생성한다. 티타늄(Ti) 배리어층은 Ti-C 결합이 형성된 후에 형성되기 때문에, 배리어층이 안정화되고, 따라서 CFx층과 배리어층 사이의 접착성은 보호된다. 그러므로, 접착성을 보호하기 위하여 티타늄(Ti) 배리어층과 CFx 절연층 사이에 개재된, 높은 전기 저항율을 갖는 질화티타늄(TiN)이 필요하지 않다. 그것에 의하여, 본 발명의 고온 스퍼터링 공정은 종래의 배리어층 형성 공정과 비교하여 낮은 전기 저항율과 손상이 적은 배리어층을 제공한다.
CFx 절연층의 표면에 잉여의 불소(F)가 여전히 존재하는 경우에는, 금속 불소 결합이 금속-탄소 결합에 비하여 낮은 공유 결합 에너지를 가지고 있기 때문에 금속-탄소 결합은 형성되기가 쉽지 않다. 그러므로, 금속-불소 결합이 탄화불소(CFx) 절연층과 배리어금속층 사이의 계면에 형성될 것이다.
금속원소로 주로 이루어진 배리어층은 소정의 설정 조건으로 스퍼터링 장치(100)를 사용하여 형성된다. 배리어층은 약 200 degree/C의 기판 온도로 배리어층 스퍼터링실(106)에서 형성될 수 있다. 18nm의 두께를 갖는 티타늄(Ti) 배리어층을 형성하기 위하여 처리 시간을 50초로 설정할 수 있다. 약 70sccm의 유량속도를 갖는 아르곤(Ar) 가스가 또한 약 300W의 입력전력으로 배리어층 스퍼터링실(106)의 내부에서 사용된다.
이 실시형태에 있어서, 금속원소로 주로 이루어진 배리어층은 티타늄(Ti)으로 형성된다. 이것은 주로 다음의 사실에 의한 것으로, 첫째, 티타늄(Ti)은 사불화티타늄 용액을 형성하기 위하여 불소원자와 결합할 때 높은 증기압을 갖는 물질이며, 둘째, 티타늄(Ti)이 구리(Cu)에 대하여 양호한 배리어 특성을 가지고 있다는 것이다. 고온 스퍼터링 공정을 사용하여 배리어층을 형성하기 위하여, 다른 실시형태에서는 다른 금속원소를 사용할 수 있다. 전술된 동일한 특성을 갖는 다른 금속원소로는 탄탈륨(Ta), 루테늄(Ru), 망간(Mn) 또는 코발트(Co)를 들 수 있다. 도9는 온도의 함수로서 불화물(F)의 증기압 곡선을 나타낸다. 이 도면에 도시된 바와 같이, 탄탄륨(Ta)과 루테늄(Ru)은 모두 높은 증기압을 갖는 물질을 나타낸다. 도9의 탄탄륨의 불화물(TaF5)과 루테늄의 불화물(RuF5) 곡선을 참조한다. 한편, 텅스텐(W)은, 도9에서의 WF6 곡선으로서, 높은 증기압을 갖는 물질이나, 본 발명의 금속배리어층을 위한 물질로서는 선택되지 않았다. 그것은 텅스텐(W)은 구리(Cu)에 대하여 양호한 배리어 특성을 가지고 있지 않기 때문이다.
이 실시형태에 있어서, 주로 금속원소로 이루어진 배리어층은 단일층 구조를 갖는다. 그러므로, 구리(Cu) 상호배선체는 배리어층의 상부, 즉 티타늄 상에 직접 형성될 수 있다. 다른 실시형태에서는 다층구조로 배리어층이 형성될 수도 있다. 다층 구조를 갖는 배리어층은 예를들어 티탄(Ti)과 같은 제1 금속원소로 주로 이루어진 제1층과 제1 금속원소 이외의 금속원소로 주로 이루어진 제2층을 포함할 수도 있다. 티타늄(Ti) 이외의 금속원소의 예로는 탄탈륨(Ta), 루테늄(Ru), 코발트(Co), 니켈(Ni), 및 망간(Mn)을 들 수 있다. 또 다른 실시형태에서는, 다층구조의 제2층을, 제1 금속원소의 질화물, 예를 들어, 질화티타늄(TiN), 또는 제1 금속원소 이외의 금속원소의 질화물, 예를 들어, 질화탄탈륨(TaN) 등으로 형성할 수 있다.
이후에 설명되는 바와 같이, 본 발명은 제1층의 상부, 즉, 구리 상호배선체 바로 아래에 배치되는, 예를 들면 티탄(Ti)층의 상부에, 다층구조의 제2층을 형성할 수 있는 기회를 제공한다. 이렇게 하여, 다층 구조를 갖는 배리어층을 형성함으로써, 공정 선택에 대한 자유도를 증가시킨다. 이것은, 좋지 않은 접착 특성에 의하여 제2층을 Ti 배리어층과 CFx 절연층 사이에 개재하는 종래 공정의 제약과는 관계없이, 임의의 층을 티탄 배리어층의 상부에 형성시킬 수 있다는 사실에 의한 것이다.
다음으로 도10을 참조하면, 티타늄(Ti) 배리어층의 두께를 측정하기 위하여 사용되는 실험 샘플의 타겟 구조가 다양한 스퍼터링 온도와 스퍼터링 시간으로 도시되어 있다. 티타늄(Ti)으로 주로 이루어진 배리어층의 두께를 측정하기 위하여 X-ray 형광(XRF) 분석이 사용된다. 각 실험 샘플에 대한 배리어층의 두께를 나타내는 XRF 강도 곡선이 또한 도10에 도시되어 있다. 이 도에서 볼 수 있는 것과 같이, 동일한 스퍼터링 온도로 형성된 동일한 구조를 갖는 실험 샘플에 대하여는, 스퍼터링 시간이 길면 길수록 티타늄(Ti) 배리어층의 두께는 더 두꺼워진다. 그러나, 동일한 스퍼터링 시간 동안 여러 스퍼터링 온도로 형성된 동일한 구조를 갖는 실험 샘플에 대하여는, 타겟 구조에 따라서 두 개의 다른 경향이 관찰되었다. 티타늄(Ti) 배리어층이 실리콘(Si) 기판에 직접 형성되는 경우에는, 배리어층의 두께는 스퍼터링 온도의 함수로서 변화되지 않는다. XRF 분석은 실험 샘플 #1 및 #3에 대하여는 동일한 두께 값(3nm 및 2.7nm)을 보여준다(XRF 두께 행에서 테이블의 제1 및 제3 열 참조).
티타늄(Ti) 배리어층이 탄화불소(CFx) 배리어층 상에 형성되는 경우는, 배리어층의 두께가 스퍼터링 온도의 함수로 변화된다. 예를 들어, 실험 샘플 #4 및 #6에 대한 XRF 두께는 각각 2.8nm 및1.1nm이다. 두께값에 있어서의 1.7nm 차이는, 사불화티타늄(TiF4) 용액이 처음에 형성되고 난 후 고온 스퍼터링 공정 중에 증발된다는 사실에 따른 것으로 판단된다. 이 실시형태에 있어서, 스퍼터링 시간은 9초로 설정한다. 실험 샘플 #5와 #7에 대한 XRF 두께는 각각 6.0nm와 4.8nm로 측정된다. 유사하게, 두께값에서의 1.2nm 차이는 사불화티타늄(TiF4) 용액의 증발에 의한 것 일 수 있다. 이 실시형태에 있어서 스퍼터링 시간은 18초로 설정한다. 실험 샘플 #8에 대한 XRF 두께는 약 17.7nm로 측정된다. 이 실시형태에서는, 스퍼터링 시간을 50초로 설정하면서 스퍼터링 온도를 200 degree/C로 설정한다. 위의 모든 측정에 있어서, XRF 분석은, 12시간 동안 약 350 degree/C의 온도에서 기판을 어닐링한 후에 실행된다.
이들 결과에 따르면, 예를 들어 200 degree/C와 같이 높은 스퍼터링 온도에서 형성된 티타늄(T) 배리어층의 두께는 약 1.2~1.7nm의 값 만큼 실온에서 형성된 티타늄(Ti) 배리어층의 두께보다 작다. 도11은 두 개의 스퍼터링 온도 즉 200 degree/C 및 실온(R.T)에 대하여 스퍼터링 시간의 함수로서 실험 샘플#4 에서 #8의 XRF 강도를 보여준다.
티타늄(Ti)은, 초기 단계에서, 먼저 사불화티타늄(TiF4)을 형성하고 난 후, 그것을 증발시키는 것에 의하여, 탄화불소(CFx) 절연층의 표면으로부터 불소(F)를 제거하는데 소비되기 때문에, 종래 공정에 의하여 얻어진 배리어층의 두께값과 비교하여 약 1.2~1.7nm 높은 값으로 베리어층의 두께를 설정함으로써 배리어층 두께의 타겟값을 얻을 수 있다.
(기판의 후-열처리)
고온 스퍼터링 고정을 사용하여 배리어층을 형성한 후에, 동일한 스퍼터링 장치(100)를 사용하여 기판에 후-열처리 단계를 행한다. 이 열처리는 약 50 degree/C 내지 약 200 degree/C 범위의 기판 온도로 배리어층 증착실(106)에서 실행될 수 있다. 처리시간은 180초 이하로 설정할 수 있다.
(구리(Cu) 시드층 형성 공정)
이하에서, 본 발명에 따른 반도체 장치의 제조에 사용되는 공정의 제5 단계가 설명될 것이다. 금속원소로 주로 이루어진 배리어층을 형성한 후에, 구리(Cu) 시드층이 동일한 스퍼터링 장치(100)를 사용하여 배리어층 상에 형성된다. 구리(Cu) 시드층은, 배리어층 증착실(106)과는 다른, 구리 스퍼터링실(108)에서 실온에서 형성될 수 있다. 이 실시형태에 있어서, 구리(Cu) 시드층은 물리적 증기증착(PVD) 공정에 의하여 형성된다. 비아홀 또는 상호배선 홈 내에 구리 배선을 묻을 수 있는 충분한 공간만 있다면, 구리 시드층의 두께는 어떤 것도 가능하다. 구리(Cu) 시드층의 바람직한 두께는 약 5nm 이다.
(구리 상호배선의 형성 공정)
제조 공정의 마지막 단계에서, 구리(Cu) 시드층을 약 4-5nm의 두께로 형성한 후에, 약 120-130nm의 두께를 갖는 구리 상호배선을 종래의 전해도금법을 사용하여 형성한다.
실험 샘플:
전처리된 탄화불소(CFx) 절연층 상에 고온 스퍼터링 공정에 의하여 형성된, 배리어층의 배리어 특성과 접착성을 평가하기 위하여, 수개의 실험 샘플을 전술된 제조 공정을 사용하여 제조한다. 실험 샘플을 평가하기 위하여, 약 150nm의 두께를 갖는 구리층을, 이하의 설정 조건으로 구리 스퍼터링실(108)에서 배리어층 상에 형성한다. 설정 조건은 100sccm의 유량속도를 갖는 아르곤(Ar) 가스, 500W의 입력 전력, 및 100초의 처리시간이다. 이하에서 이 평가의 결과가 상세하게 설명될 것이다.
(실험 샘플 10): 이 실험 샘플은 본 발명의 공정을 따라서 제조되어 CFx 절연층에 대한 배리어층의 접착성 및 배리어 특성을 평가한다. 이 실험 샘플에 있어서, 아르곤 어닐링 처리가 CFx 절연층 상에 가해진다. 이 아르콘(Ar) 어닐링 처리는, 본 발명의 공정에 따른 반도체 제조 공정에 있어서 단계(2)의 전처리 공정으로서 사용된다.
다음으로 도12를 참조하면, 아르곤 어닐링 처리가 가해진 후에 실험 샘플을 제조하는 공정의 개략도가 도시되어 있다. 실험 샘플의 단면도 및 평면도가 투사전자현미경(TEM) 화상을 사용하여 또한 도시되어 있다. 이 도면에 도시된 바와 같이, 약 200 degree/C의 온도로 전-열처리가 CFx 절연층의 표면 상에 가해진다. 그런 후, 약 3nm의 두께를 갖는 티타늄(Ti) 배리어층이 고온 스퍼터링 공정을 사용하여 형성된다. 티타늄(Ti) 배리어층은, 약 200 degree/C의 기판 온도로, 스퍼터링 장치(100)의 배리어층 스퍼터링실(106)에서 형성된다. 그런 후, 후-열처리 단계가 200 degree/C에서 티타늄(Ti) 배리어층을 포함하는 기판에 가해진다. 전-열처리 및 후-열처리 단계는 또한 배리어층 증착실(106)에서 행해진다. 마지막 단계에서, 150nm의 두께를 갖는 구리(Cu)가 실온에서 종래의 스퍼터링 공정을 사용하여 구리 스퍼터링실(108)에서 형성된다. 20nm의 두께를 갖는 추가 티타늄(Ti)층을 구리층 상에 형성하여 구리가 산화되는 것을 방지한다. 그런 후, 약 350 degree/C의 온도에서 12시간 동안 평가-전 어닐링(pre-evaluation annealing)을 행한 후에 실험 샘플을 평가한다. 이 평가-전 어닐링은 스퍼터링 장치의 어닐링실(104)에서 행해진다.
도12에 도시된 바와 같이, 테이프 시험이 CFx 절연층에 대한 티타늄 배리어층의 접착성을 평가하기 위하여 행해진다. 결국, 배리어층의 층간분리 또는 박리가 이 샘플에서는 관찰되지 않았다. 또한, 이 실험 샘플의 단면도 및 평면도는 티타늄(Ti)층의 배리어 특성에 대하여 매우 양호하다. 단면도의 확대 부분에서 볼 수 있는 바와 같이, 밝은 색의 알갱이가 CFx층과 실리콘(Si) 기판의 계면에 존재하지 않는다. 이것은 상호배선체의 구리가 탄화불소(CFx) 절연층으로 침투되고 있지 않음을 의미한다. 이것은, 실험 샘플의 표면 상에서 움푹 파인곳과 솟아 오른곳이 관찰되고 있지 않는 실험 샘플 평면도에 의하여 확인된다. 이 실험 샘플은 티타늄(Ti) 배리어층과 CFx 절연층 사이에서 우수한 배리어 특성과 강한 접착결합을 보여준다. 이것은, 탄화불소(CFx) 절연층의 표면에 전처리 공정만이 행해지고 실온에서 종래의 스퍼터링 공정으로 배리어층이 형성되는 실험 샘플에서 얻은 종래의 결과와 대비된다. 도5~6, 특히 실험 샘플#5를 참조한다.
(실험 샘플 11-12): 이하에서는, 실험 샘플의 배리어 특성이 평가되는데, 여기서 티타늄(Ti) 배리어층은 약 18nm의 큰 두께값으로 형성된다. 도13은 실험 샘플 11을 제조하기 위하여 사용된 구조와 공정흐름을 보여준다. 도에서 볼 수 있는 바와 같이, 수소(H2) 어닐링 처리가 CFx 절연층의 표면에 행해져서 CFx 절연층의 표면에서 불소 농도를 감소시킨다. 그런 후, 수소(H2) 분위기로 전-열처리가 180초 동안 수행된다. 전-열처리 단계 이후에, 티타늄(Ti) 배리어층이 고온 스퍼터링 공정을 사용하여 약 200 degree/C의 기판 온도에서 형성된다. 고온 스퍼터링 공정을 위한 스퍼터링 시간을 50초로 설정하고 이것에 의하여 18nm의 두께를 갖는 티타늄 배리어층이 형성된다. 150nm의 두께로 구리(Cu)층이 실온에서 형성되는, 구리(Cu)층 형성 단계 이후에, 180초의 시간 동안 200 degree/C에서 수소(H2)로 후-열처리가 행해진다. 그런 후, 이 실험 샘플(#11)은 블리스터 시험 및 테이프 시험이 행해진다. 그 표면에 스카치 테이프를 부착한 후 그 구조의 평면도가 도13에 또한 도시되어 있다. 웨이퍼 전체를 평가한 후에, 부착된 테이프의 주변에서 층간분리가 관찰되지 않았음이 판명되었다. 또한, 이 실험 샘플은 블리스터 시험과 테이프 시험 모두를 통과했다. 또한, 도13은 실험 샘플 11의 단면도와 상면도를 보여준다. 도시된 바와 같이, 티타늄(Ti) 배리어층의 큰 두께값의 결과로서 구리(Cu) 확산이 관찰되지 않았다.
실험 샘플 12의 타겟 구조와 그를 제조하기 위하여 사용되는 공정 흐름이 도14에 도시되어 있다. 두 개의 실험 샘플이 도14에 도시된 공정 흐름을 사용하여 형성되는데, 제1 샘플에는 불소 농도를 감소시키기 위하여 수소(H2) 어닐링 처리가 CFx 절연층의 표면에 행해지지만, 제2 샘플에는 수소(H2) 어닐링이 CFx 절연층에 가해지지 않는다. 또한, 전-열처리 단계가 이들 실험 샘플에는 모두 수행되지 않았다. 약 200 degree/C의 기판 온도에서 18nm의 두께를 갖는 티타늄(Ti) 배리어층을 형성한 후에, 소프트 에치 처리와 아르곤 냉각 처리가 기판에 각각 행해진다. 소프트 에치 처리는, 아르곤(Ar) 이온을 끌어당기도록 기판에 400kHz의 RF를 인가함으로써 티타늄(Ti) 배리어층 표면에서 산화막을 제거하기 위한 공정이다. 이 소프트 에치 공정은 360초 동안 200 degree/C의 온도에서 아르곤 분위기에서 실행된다. 이 공정이 200 degree의 온도에서 수행되기 때문에, 후-열처리와 산화막 제거 처리로서 고려될 수도 있다. 또한, 아르곤(Ar) 냉각 처리는, 20 degree/C 내지 30 degree/C에서 유지되는 냉각 판 상에 600초 동안 기판을 놓음으로써 기판을 냉각시키는 공정이다. 이 아르콘(Ar) 냉각 처리는 실온에서 구리(Cu)층을 증착하기 위하여 행해진다. 이 공정은 특별히 지시하지 않은 실험 샘풀에서는 행하지 않는다. 다음 단계에서, 150nm의 두께를 갖는 구리(Cu)층이 실온에서 티타늄(Ti) 배리어층 상에 형성된다. 이 두 실험 샘플에는 모두 블리스터 시험과 테이프 시험이 가해진다. 그들 표면에 스카치 테이프를 부착한 후의, 두 구조물의 평면도가 도14에 도시되어 있다. 수소(H2) 어닐링 처리를 갖는 첫번째 실험 샘플에 대하여, 부착된 테이프 주변의 구리(Cu) 표면에 약간의 변색이 관찰되었다. 도14에 도시된 바와 같이, 실험 샘플 #11의 경우와 유사하게, 양 실험 샘플(12)은 블리스터 시험과 테이프 시험을 통과했다. 도14는 또한 두 개의 실험 샘플의 단면도 및 상면도를 보여준다. 이건의 경우(샘플 #11)와 유사하게, 티탄(Ti) 배리어층의 두께에 의하여구리(Cu) 확산은 관찰되지 않았다. 블리스터 시험, 테이프 시험 및 SEM 화상을 12시간 동안 350 degree/C에서 기판을 어닐링한 후에 얻었다. 실험 샘플 11-12는, 두께값이 큰 경우, 예를 들어 18nm인 경우에 티타늄 배리어층의 배리어 특성을 확인하기 위하여 제조되었다. 그러나, 금속 배리어층의 두께는 상호배선 폭이 좁아지는 것을 방지하기 위하여 얇게 할 필요가 있다. 예를 들어, 20nm의 폭을 갖는 비아홀을 통하여 바람직한 구리 배선을 형성하기 위하여는, 약 3nm의 두께로 배리어층이 형성되어야 할 필요가 있다. 이렇게 함으로써 14nm 폭의 바람직한 구리(Cu) 상호배선이 형성된다.
(실험 샘플 13~15):도15는 타겟 구조와 실험 샘플 13~15을 제조하기 위하여 사용된 공정 흐름을 나타낸다. 이 도에서 보여주는 바와 같이, CFx 절연층의 표면에서 불소 온도를 감소시키기 위하여, 3개의 실험 샘플 모두, CFx 절연층의 표면에 수소(H2) 어닐링 처리를 행한다. 이 수소(H2) 어닐링 처리는 900초 동안 약 300 degree/C의 온도에서 행해진다. 그런 후, 수소(H2) 분위기에서 전-열처리가 180초 동안 약 200 degree/C의 온도에서 수행된다. 전-열처리 단계 후에, 티타늄(Ti) 배리어층은, 고온 스퍼터링 공정을 사용하여 약 200 degree/C의 기판 온도에서 형성된다. 실험 샘플 13-15에 대한 스퍼터링 시간을 각각 9, 17 및 25초로 설정한다. 전술된 스퍼터링 시간은 1nm, 4nm 및 7nm의 두께를 갖는 티타늄 배리어층을 각각 형성한다. 200 degree/C에서 180초 동안 행하는 수소(H2) 어닐링인, 후-열처리가 기판에 가해지고 난 후, 구리(Cu)층이 실온에서 150nm의 두께로 형성되는 구리(Cu)층 형성 단계가 수행된다.
그런 후, 12시간 동안 약 350 degree/C의 온도에서 기판을 가열한 후에, 실험 샘플 13~15에 블리스터 시험과 테이프 시험을 행한다. 그들 표면에 스카치 테이프를 부착한 후의 구조의 평면도가 도15에 도시되어 있다. 이 도에 도시된 바와 같이, 7nm의 티타늄(Ti) 배리어층 두께를 갖는 실험 샘플 #15만이 블리스터 시험과 테이프 시험 모두를 통과했다. 다른 두 샘플에 대하여는 4nm의 티타늄(Ti) 배리어층 두께를 갖는 실험 샘플 #14는 블리스터 시험만을 통과한데 반하여, 1nm의 티타늄(Ti) 배리어층 두께를 갖는 실험 샘플 #13은 테이프 시험만을 통과했다.
도16을 참조하면, 실험 샘플 13-15의 단면도 및 상면도가 SEM 화상을 사용하여 도시되어 있다. SEM 화상은, 12시간 동안 약 350 degree/C의 온도에서 기판을 가열한 후에 얻는다. 이 도면에 도시된 바와 같이, 3개의 샘플(#13~#15) 모두에 있어서, 밝은 색의 알갱이가 CFx 절연층과 실리콘(Si) 기판의 계면에 존재한다. 그러나, 더 두꺼운 배리어층 두께를 갖는 실험 샘플이 구리(Cu) 침투가 더 적다는 것을 보여준다. 또한 더 두꺼운 배리어층 두께(7nm)를 갖는 실험 샘플 #15의 경우에는, 움푹 파인 곳이 구리 표면의 표면 상에서 관찰되지 않았다.
이하에서는, 배리어 특성 및 배리어층과의 접착성에 대한 탄화불소(CFx) 절연층의 특성이 조사된다. 이 목적을 위하여 3세트의 실험 샘플이 제조된다. 각 세트에 있어서, 다른 탄화불소(CFx 와 CFx2) 절연층을 갖는 두 개의 실험 샘플이 형성된다. CFx와 CFx2 절연층은 두 개의 다른 설정 조건을 갖는 RLSA 장치를 사용하여 형성되었다. 표I에는 CFx층과 CFx2층 각각에 대한 두 설정조건을 요약해 놓았다.
표I:CFx 절연층과 CFx 절연층을 형성하기 위하여 사용된 설정 조건
CFx CFx2
마이크로파 전력(W) 3000 1500
압력(mTorr) 56 28
C5F8 유량속도(sccm) 250 130
아르곤(Ar) 유량속도(sccm) 200 120
CFx2층은, CFx층의 경우와 비교하여 디개싱(degassing) 양이 작은 조건에서 형성된 탄화불소(CF) 절연층이다. 표I에 도시된 바와 같이, CFx2층을 형성하기 위하여 사용된 설정 조건, 예를 들어 마이크로파 전력, 압력, 가스 유량속도 등은, 종래 CFx층을 형성하기 위하여 사용된 설정 조건의 약 절반이다. 그러나 CFx2층을 형성하기 위한 처리 시간은 CFx층의 경우와 비교하여 약 3배 길다(40초->120초). CFx층의 경우와 유사하게, CFx2 절연층을 형성할 때, 웨이퍼 상태 온도는 약 350 degree/C가 되도록 설정된다. 그러므로, 이 연장된 시간 동안 탈불소 처리에 대하여 동일한 작용을 얻을 수 있다. 현재 CFx층에 대한 개발 방향은 CFx2 개발에 사용된 것에 가깝다.
도17을 참조하면, 실험 샘플의 타겟 구조와 그의 각 세트를 제조하기 위하여 사용된 흐름 공정이 도시되어 있다. 수소(H2) 어닐링, 전-열처리 및 후-열처리가 실험 샘플의 각 세트에서 사용된다. 불소 농도를 감소시키기 위한 수소 어닐링이 200 degree/C의 온도에서 900초 동안 실행된다. 티타늄(Ti) 배리어층이 200 degree/C의 기판 온도에서 고온 스퍼터링 공정을 사용하여 형성된다. 실험 샘플의 제1 세트에 있어서, 후-열처리를 위한 처리시간을 360초로 설정하는 반면, 실험 샘플의 제2 및 제3 세트에 대하여는, 이 처리시간이 180초이다. 제1 세트 실험 샘플의 경우에는 다른 후-처리가 기판에 가해지지 않지만, 제2 및 제3 실험 샘플의 기판 상에는, 300초 동안의 산소(O2) 어닐링과 600초 동안의 아르곤(Ar) 어닐링이 각각 가해진다.
그런 후, 약 350 degree/C의 온도에서 12시간 동안 기판을 어닐링 한 후에, 각 세트의 실험 샘플에 블리스터 시험과 테이프 시험을 수행한다. 그 표면에 스카치 테이프를 부착한 후, 각 세트에 대한 실험 샘플의 평면도가 도17에 또한 도시되어 있다. CFx2 절연층을 갖는 모든 샘플들은 블리스터 시험과 테이프 시험을 통과했다. 이것은, CFx2 절연층이 CFx 절연층에 비하여 배리어층 박리에 대하여 더 높은 저항성을 가지고 있음을 보여준다.
도18을 참조하면, 각 세트의 실험 샘플의 단면도 및 상면도가 SEM 화상을 사용하여 도시되어 있다. SEM 화상은, 약 350 degree/C의 온도에서 12시간 동안 기판을 어닐링한 후에 얻어진다. 이 도면에 도시된 바와 같이, CFx 절연층과 실리콘(Si) 기판의 계면과 비교하여, CFx2 절연층과 실리콘(Si) 기판의 계면에는 밝은 색의 알갱이는 거의 존재하지 않는다. 또한, CFx2 절연층을 갖는 실험 샘플은 구리(Cu) 표면 상에 거의 움푹 파인곳을 갖지 않는다.
이하에서는, 배리어 특성 및 배리어층과 CFx 절연층 사이의 접착성에 대한 각 제조 단계의 효과, 예를 들면, 전-열처리 단계, 후-열처리 단계 및 온도의 함수로서의 배리어층 형성단계의 효과가 상세하게 설명될 것이다. 이 목적을 위하여, 티타늄(TiN) 배리어층이 다른 기판 온도와 다른 공정 단계에서 형성된, 다양한 실험 샘플들을 평가한다.
도19는 실험 샘플의 타겟 구조와 그를 제조하기 위하여 사용된 공정 흐름을 설명한다. 실험 샘플을 제조하기 위하여 사용된 공정은 다음과 같은데, 1) 실리콘(Si) 기판에 CFx2 절연층을 형성하고, 2) 약 200 degree/C의 온도에서 전-열처리를 하고, 3) 실온에서 종래의 스퍼터링법을 사용하여 질화티타늄(TiN)을 형성하고, 4) 실온에서 종래 스퍼터링법을 사용하여 구리(Cu)층을 형성하고, 5) 구리(Cu) 산화를 방지하기 위하여 티타늄 캡층을 형성한다. 질화티타늄(TiN) 배리어층은, 질소(N)원자의 존재에 인하여, 상대적으로 적은 타타늄 양을 함유하고 있기 때문에, 티타늄(Ti) 배리어층과 비교하여 배리어 특성이 상대적으로 낮다. 이하에서 설명되는 바와 같이, 배리어층, 예를 들어 질화티타늄(TiN)층을 형성한 후에, 후-열처리 단계를 추가하는 것은 CFx 절연층(CFx 절연층의 표면 근방 포함)에 있는 불소(F) 농도를 더 감소시키는 것을 돕는 것이며, 이것은 결국 질화티타늄(TiN)층의 배리어 특성을 개선시킨다.
약 350 degree/C의 온도에서 12시간 동안 평가-전 어닐링을 수행한 후, 실험 샘플에 테이프 시험과 SEM 분석을 행한다. 접착 스카치 테이프를 붙인 후의 실험 샘플의 평면도와, 그 실험 샘플에 대한 단면도 및 상면도가 도19에 또한 도시되어 있다. 이 결과에 따르면, 배리어층의 박리는 이 샘플에서는 관찰되지 않았다. 그러나, 구리(Cu) 침투가 CFx2 절연층과 실리콘(Si) 기판 사이의 계면에서 보인다. 배리어층의 박리가 존재하지 않는다는 것은 많은 구리(Cu)의 침투가 이 실험 샘플에 발생된다는 사실과 직접 관계된다는 것으로 여겨진다.
다음 단계에서, 두 실험 샘플이 분리된 제조 공정으로 형성된다. 제1 실험 샘플을 제조하기 위하여 사용된 공정은 다음과 같은데, 1) 실리콘(Si) 기판에 CFx2 절연층을 형성하고, 2) 약 100 degree/C의 기판 온도에서 고온 스퍼터링 공정을 사용하여 질화티타늄(TiN)층을 형성하고, 3) 실온에서 종래의 스퍼터링법을 사용하여 구리(Cu)층을 형성하고, 4) 티타늄 캡층을 형성한다.
제2 실험 샘플을 제조하기 위하여 사용된 공정은 다음과 같은데, 1) 실리콘(Si)기판에 CFx2 절연층을 형성하고, 2) 약 200 degree/C의 온도에서 전-열처리를 하고, 3) 약 200 degree/C의 기판 온도에서 고온 스퍼터링 공정을 사용하여 질화티타늄(TiN)을 형성하고, 4) 실온에서 종래 스퍼터링법을 사용하여 구리(Cu)층을 형성하고, 5) 구리(Cu) 산화를 방지하기 위하여 티타늄 캡층을 형성한다. 이 공정은, 전-열처리 단계가 배리어층을 형성하기 전에 수행되며 배리어층은 고온(200 degree/C)에서 형성된다는 점에서, 제1 실험 샘플의 공정과는 다르다. 전술된 2개의 실험 샘플은 모두, 질화티타늄(TiN) 배리어층을 형성한 후, 후-열처리를 행하지 않는다.
두 실험 샘플의 타겟 구조와 그를 제조하기 위하여 사용된 공정이 도20에 도시되어 있다. 평가-전 어닐링이, 약 350 degree/C의 온도에서 12시간 동안 행해진다. 그런 후, 두 실험 샘플에 테이프 시험과 SEM 분석을 행한다. 접착성 스카치 테이프를 붙인 후의 실험 샘플의 평면도와, 두 실험 샘플의 단면도 및 상면도가 도20에 도시되어 있다. 100 degree/C에서 형성된 배리어층을 갖는 제1 실험 샘플에는 배리어층 박리와 구리 침투가 모두 보이는 것을 판단된다. 고온 배리어층 형성 온도(200 degree/C)를 갖는 제2 실험 샘플에서는 박리가 관찰되지 않는다. 그러나, 작은 구리(Cu)의 침투가 CFx2 절연층과 실리콘(Si) 기판 사이의 계면에 보인다.
도21을 참조하여, 다른 실험 샘플의 타겟 구조와 그를 제조하기 위하여 사용된 공정 흐름이 도시되어 있다. 이 실험 샘플을 제조하기 위하여 사용된 공정은 다음과 같은데, 1) 실리콘(Si) 기판에 CFx2 절연층을 형성하고, 2) 약 200 degree/C의 온도에서 전-열처리를 행하고, 3) 약 200 degree/C의 기판 온도에서 고온 스퍼터링 공정을 사용하여 질화티타늄(TiN)층을 형성하고, 약 200 degree/C의 온도에서 후-열처리를 행하고, 5) 실온에서 종래 스퍼터링법을 사용하여 구리(Cu)층을 형성하고, 6) 구리(Cu) 산화를 방지하기 위하여 티타늄 캡층을 형성한다. 편리를 위하여, 문단번호[0117]에서 설명된 바와 같은, 제2 실험 샘플의 타겟 구조와 그를 제조하기 위하여 사용된 공정을 이 도에도 또한 도시하고 있다. 이 공정은, 후-열처리 단계가, 고온 스퍼터링 공정으로 배리어층을 형성한 후에 행해진다는 점에서 제2 실험 샘플의 공정과 다르다.
이전의 경우와 유사하게, 약 350 degree/C의 온도에서 12 시간동안 평가-전 어닐링을 행한다. 그런 후, 실험 샘플에 테이프 시험과 SEM 분석을 행한다. 접착성 스카치 테이프를 붙인 후의 실험 샘플의 평면도와 실험 샘플의 단면도 및 상면도가 도21에 도시되어 있다. 편리함을 위하여, 제2 실험 샘플로부터의 결과를 또한 이 도에도 도시해 둔다. 이 도에서 볼 수 있는 바와 같이, 부가된 후-열처리 단계를 갖는 실험 샘플에는, CFx2 절연층과 실리콘(Si) 기판 사이의 계면에서 구리(Cu) 침투가 없음을 보여준다. 이것은, 주로, 후-열처리 단계가 CFx 절연층에서 불소(F) 농도를 좀 더 감소시킨다는 사실에 의한 것이다. 이러한 것으로부터, 질화티타늄(TiN)층의 배리어 특성은, 구리 침투가 실리콘(Si) 기판과 CFx2 절연층의 계면에서 관찰되지 않을 정도로 개선된다. 부가하여, 배리어층의 박리 또한 이 샘플에서는 관찰되지 않았다.
결과적으로, 본 발명의 기판 온도는, 전체 제조 공정, 즉 CFx 형성 공정, 전-처리 표면 공정, 전-열처리 공정, 배리어층 형성 공정, 및 후-열처리 공정 동안에, 200 degree/C의 온도로 조절 및 유지시킨다. 다시 말하면, CFx 절연층의 불소 감소를, 전체 제조 공정에 걸쳐 실행한다.
이 개시내용의 본질을 특정한 장치 및 방법과 관련하여 위에서 설명했지만, 이것은 단지 예로서 설명된 것으로, 이것에 의하여 본 발명의 범위가 한정되지 않는 것임은 명확하게 이해될 것이다.

Claims (46)

  1. 탄화불소(CFx)막을 구비하는 절연층을 어닐링하는 단계; 및
    상기 절연층 위에 금속원소를 포함하는 배리어층을 형성하되, 상기 배리어층은 상기 어닐링 단계 후에 고온 스퍼터링 공정에 의하여 형성되는, 단계
    를 구비하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 어닐링 단계는, 상기 절연층의 표면을 불활성 가스에 노출시키면서 소정의 조건 하에서 행해지는 반도체 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 어닐링 단계는, 약한 결합(weak bond)을 갖는 불소 농도를 제거하도록 상기 절연층의 표면으로부터 수분을 제거하는 단계를 더 구비하는 반도체 장치의 제조 방법.
  4. 제2항에 있어서,
    상기 소정의 조건은 180 degree/C 내지 220 degree/C 범위의 온도에서, 3 내지 5분 범위의 시간 동안 가해지는 것을 포함하는 반도체 장치의 제조 방법.
  5. 제2항에 있어서,
    상기 불활성 가스는 아르곤(Ar) 가스를 구비하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 어닐링 단계는, 상기 절연층의 표면을 반응성 가스에 노출시키면서 소정의 조건하에서 행해지는 반도체 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 어닐링 단계는, 상기 절연층의 표면에서 불소 농도를 감소시키면서 그 결과 탄소 농도를 증가시키는 효과를 갖는 반도체 장치의 제조 방법.
  8. 제6항에 있어서,
    상기 반응성 가스는 수소(H2) 가스를 구비하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 불소 농도는 상기 절연층의 표면으로부터 분리되는 불화수소(HF)를 형성함으로써 감소되는 반도체 장치의 제조 방법.
  10. 제8항에 있어서,
    상기 소정의 조건은 적어도 100 degree/C의 온도에서 5분 이상의 시간 동안 가해지는 반도체 장치의 제조 방법.
  11. 제1항에 있어서,
    상기 고온 스퍼터링 공정 중에는, 기판 온도를 약 70 degree/C와 200 degree/C 사이에서 유지시키는 반도체 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 고온 스퍼터링 공정은, 상기 절연층의 표면으로부터 불소를 제거하면서 그 결과 탄소-풍부(carbon-rich) 표면을 형성하는 효과를 갖는 반도체 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 제거 단계는,
    금속불화물 용액을 형성하는 단계; 및
    상기 절연층의 표면으로부터 상기 금속불화물 용액을 증발시키는 단계를 더 구비하는 반도체 장치의 제조 방법.
  14. 제1항에 있어서,
    상기 금속원소는 티타늄(Ti), 탄탈륨(Ta), 루테늄(Ru), 망간(Mn), 또는 코발트(Co)를 구비하는 반도체 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 배리어층은, 약 70sccm의 유량 속도를 갖는 아르곤(Ar) 분위기에서, 약 200 degree/C의 기판 온도, 약 300W의 전력레벨, 및 약 50초의 처리시간으로 형성되는 반도체 장치의 제조 방법.
  16. 제1항에 있어서,
    상기 배리어층은 다층구조를 갖는 반도체 장치의 제조 방법.
  17. 제1항에 있어서,
    상기 형성하는 단계 후에 후-열처리(post-annealing treatment)를 행하는 단계를 더 구비하며,
    상기 후-열처리는 약 50 degree/C 내지 200 degree/C 범위의 온도에서 180초 이하의 시간 동안 행해지는 반도체 장치의 제조 방법.
  18. 제1항에 있어서,
    상기 절연층은 소정의 설정 조건으로 RLSA(radial line slot antenna) 마이크로파 플라즈마 처리 장치를 사용하여 형성되는 반도체 장치의 제조 방법.
  19. 제18항에 있어서,
    상기 소정의 설정 조건은 1500W 내지 2000W 범위의 마이크로파 전력과 함께 25mTorr 내지 30mTorr의 범위의 압력을 포함하는 반도체 장치의 제조 방법.
  20. 1보다 큰 불소에 대한 탄소의 조성비(C/F)를 갖는 탄소-풍부 표면을 형성하도록 절연층 상에 전처리(pre-treatment) 공정을 수행하는 단계를 구비하며,
    상기 절연층은 전처리 공정을 수행하기 전에 불소에 대한 탄소의 임의의 조성비(CFx)를 갖는 탄화불소를 구비하는 반도체 장치의 제조 방법.
  21. 제20항에 있어서,
    상기 전처리 공정을 수행하는 단계는, 불활성 가스 분위기에 상기 절연층의 표면을 노출시키면서 소정의 조건하에서 상기 절연층을 어닐링하는 단계를 구비하는 반도체 장치의 제조 방법.
  22. 제21항에 있어서,
    상기 어닐링 단계는, 약한 결합을 갖는 불소 농도를 제거하도록 상기 절연층의 표면으로부터 수분을 증발시키는 효과를 갖는 반도체 장치의 제조 방법.
  23. 제21항에 있어서,
    상기 소정의 조건은 180 degree/C 내지 220 degree/C 범위의 온도에서 3 내지 5분 범위의 시간 동안 가해지는 것을 포함하는 반도체 장치의 제조 방법.
  24. 제21항에 있어서,
    상기 불활성 가스 분위기는 아르곤(Ar) 가스를 구비하는 반도체 장치의 제조 방법.
  25. 제20항에 있어서,
    상기 전처리 공정을 수행하는 단계는 반응성 가스 분위기에 상기 절연층의 표면을 노출시키면서 소정의 조건하에서 상기 절연층을 어닐링하는 단계를 구비하는 반도체 장치의 제조 방법.
  26. 제25항에 있어서,
    상기 어닐링 단계는, 상기 절연층의 표면에서 불소 농도를 감소시키면서 그 결과 탄소 농도를 증가시키는 효과를 갖는 반도체 장치의 제조 방법.
  27. 제25항에 있어서,
    상기 반응성 가스 분위기는 수소(H2) 가스를 구비하는 반도체 장치의 제조 방법.
  28. 제27항에 있어서,
    상기 불소 농도는, 상기 절연층의 표면으로부터 분리되는 불화수소(HF)를 형성함으로써 감소되는 반도체 장치의 제조 방법.
  29. 제27항에 있어서,
    상기 소정의 조건은 적어도 100 degree/C의 온도에서 5분 이상의 시간 동안 가해지는 반도체 장치의 제조 방법.
  30. 제20항에 있어서,
    상기 전처리 공정을 수행하는 단계는, 소정의 조건하에서 수소 원자 또는 탄소 원자를 포함하는 가스를 여기시킴으로써 생성되는 플라즈마에 상기 절연층의 표면을 노출시킴으로써 상기 절연층에 플라즈마 처리를 가하는 단계를 구비하는 반도체 장치의 제조 방법.
  31. 제30항에 있어서,
    상기 플라즈마 처리 단계는 상기 절연층의 표면에서 불소 농도를 감소시키면서 그 결과 탄소 농도를 증가시키는 효과를 갖는 반도체 장치의 제조 방법.
  32. 제30항에 있어서,
    수소 원자를 포함하는 상기 가스는 수소 가스(H2), 메탄 가스(CH4), 또는 실란 가스(SiH4)를 포함하며,
    상기 불소 농도는 상기 절연층의 표면으로부터 분리(desorb)되는 불화수소(HF)를 형성함으로써 감소되는 반도체 장치의 제조 방법.
  33. 제30항에 있어서,
    탄소 원자를 포함하는 상기 가스는 일산화탄소 가스(CO) 또는 메탄 가스(CH4)를 포함하며,
    상기 불소 농도는, 상기 절연층의 표면으로부터 불소(F)를 분리하는 C-F 결합을 형성함으로써 감소되는 반도체 장치의 제조 방법.
  34. 제30항에 있어서,
    상기 플라즈마는 RLSA(radial line slot antenna) 마이크로파 플라즈마 처리 장치를 사용하여 생성되는 반도체 장치의 제조 방법.
  35. 제30항에 있어서,
    상기 전처리 공정을 수행하는 단계는,
    금속 원소의 수산화물을 포함하는 용액에 상기 절연층을 침지(dip)하는 단계;
    상기 침지 단계 후에 순수(pure water)로 상기 절연층을 세척(wash)하는 단계; 및
    상기 세척하는 단계 후에 상기 절연층을 건조하는 단계를 구비하는 반도체 장치의 제조 방법.
  36. 제35항에 있어서,
    상기 금속 원소는 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 나트륨(Na), 칼륨(K), 및 마그네슘(Mg)으로 이루어진 그룹으로부터 선택되는 반도체 장치의 제조 방법.
  37. 불활성 가스 분위기에 절연층의 표면을 노출시키면서 소정의 조건하에서 상기 절연층을 어닐링하는 단계; 및
    상기 절연층과 배리어층 사이의 계면에 금속-C 결합이 형성되도록 금속 원소를 포함하는 배리어층을 형성하기 위하여 상기 어닐링하는 단계 이후에 고온 스퍼터링 공정을 행하되, 상기 고온 스퍼터링 공정 중에는 기판 온도를 약 70 degree/C와 200 degree/C 사이에서 유지하는, 단계
    를 구비하며,
    상기 어닐링 단계는 상기 절연층의 표면으로부터 수분을 제거하는 단계를 더 구비하고,
    상기 절연층은 탄화불소(CFx)막을 구비하는 반도체 장치의 제조 방법.
  38. 제37항에 있어서,
    상기 소정의 조건은 180 degree/C 내지 220 degree/C의 범위의 온도에서, 3 내지 5분 범위의 시간 동안 가해지는 것을 포함하는 반도체 장치의 제조 방법.
  39. 제37항에 있어서,
    상기 불활성 가스 분위기는 아르곤(Ar) 가스를 구비하는 반도체 장치의 제조 방법.
  40. 제37항에 있어서,
    상기 배리어층은 약 70sccm의 유량 속도를 갖는 아르곤(Ar) 분위기에서, 약 200 degree/C의 기판 온도, 약 300W의 전력레벨 및 약 50초의 처리 시간으로 형성되는 반도체 장치의 제조 방법.
  41. 제37항에 있어서,
    상기 금속 원소는 티타늄(Ti), 탄탈륨(Ta), 루테늄(Ru), 망간(Mn) 또는 코발트(Co)를 구비하는 반도체 장치의 제조 방법.
  42. 제37항에 있어서,
    상기 고온 스퍼터링 공정은, 상기 절연층의 표면으로부터 불소를 제거하면서 그 결과로 탄소-풍부 표면을 형성하는 효과를 갖는 반도체 장치의 제조 방법.
  43. 제42항에 있어서,
    상기 제거하는 단계는
    상기 고온 스퍼터링 공정의 초기 단계에서 금속불화물 용액을 형성하는 단계; 및
    상기 초기 단계 이후에 상기 절연층의 표면으로부터 금속불화물 용액을 증발시키는 단계를 더 구비하는 반도체 장치의 제조 방법.
  44. 제37항에 있어서,
    상기 형성 단계 이후에 후-열처리를 행하는 단계를 더 구비하며
    상기 후-열처리는 약 50 degree/C 내지 200 degree/C의 온도 범위에서 180초 이하의 시간 동안 행해지는 반도체 장치의 제조 방법.
  45. 제37항에 있어서,
    상기 절연층은 소정의 설정 조건으로 RLSA(radial line slot antenna) 마이크로파 플라즈마 처리 장치를 사용하여 형성되는 반도체 장치의 제조 방법.
  46. 제45항에 있어서,
    상기 소정의 설정 조건은 1500W 내지 2000W 범위의 마이크로파 전력과 함께 25mTorr 내지 30mTorr 범위의 압력을 포함하는 반도체 장치의 제조 방법.
KR1020117017379A 2009-01-22 2010-01-22 반도체 장치의 제조 방법 KR101269925B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US20575209P 2009-01-22 2009-01-22
US61/205,752 2009-01-22
US20797109P 2009-02-17 2009-02-17
US61/207,971 2009-02-17
PCT/JP2010/000347 WO2010084759A1 (en) 2009-01-22 2010-01-22 Surface treatment for a fluorocarbon film

Publications (2)

Publication Number Publication Date
KR20110105847A true KR20110105847A (ko) 2011-09-27
KR101269925B1 KR101269925B1 (ko) 2013-05-31

Family

ID=42355815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117017379A KR101269925B1 (ko) 2009-01-22 2010-01-22 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US8765605B2 (ko)
JP (1) JP5271426B2 (ko)
KR (1) KR101269925B1 (ko)
CN (1) CN102292798A (ko)
TW (1) TW201044462A (ko)
WO (1) WO2010084759A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101319929B1 (ko) * 2011-11-03 2013-10-18 주식회사 우신산업 차량용 사이드 리피터의 제조방법
WO2017039339A1 (ko) * 2015-09-01 2017-03-09 한국화학연구원 탄화불소 박막의 제조방법
KR20180088777A (ko) * 2015-09-01 2018-08-07 한국화학연구원 탄화불소 박막의 제조방법 및 이의 제조장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120092545A (ko) * 2009-06-26 2012-08-21 도쿄엘렉트론가부시키가이샤 비정질 탄소의 도핑에 의해 불화탄소（ｃｆｘ） 막의 접착성을 향상시키는 방법
US10973238B2 (en) 2011-03-11 2021-04-13 Intercontinental Great Brands Llc System and method of forming multilayer confectionery
EP2734054A2 (en) 2011-07-21 2014-05-28 Intercontinental Great Brands LLC Advanced gum forming and cooling
US8691709B2 (en) * 2011-09-24 2014-04-08 Tokyo Electron Limited Method of forming metal carbide barrier layers for fluorocarbon films
JP5807511B2 (ja) * 2011-10-27 2015-11-10 東京エレクトロン株式会社 成膜装置及びその運用方法
US9111939B2 (en) * 2012-07-27 2015-08-18 Intel Corporation Metallization of fluorocarbon-based dielectric for interconnects
JP2014103165A (ja) * 2012-11-16 2014-06-05 Tokyo Electron Ltd 半導体素子の製造方法、および半導体素子の製造装置
US9865501B2 (en) * 2013-03-06 2018-01-09 Lam Research Corporation Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer
BR112016016620A2 (pt) 2014-03-03 2017-10-03 Intercontinental Great Brands Llc Método para fabricação de um produto comestível
CN104078344B (zh) * 2014-07-11 2017-04-05 上海华力微电子有限公司 减少自对准硅化镍尖峰缺陷和管道缺陷的方法
KR102378538B1 (ko) * 2015-08-11 2022-03-25 삼성디스플레이 주식회사 표시 장치의 제조 방법
US10443146B2 (en) 2017-03-30 2019-10-15 Lam Research Corporation Monitoring surface oxide on seed layers during electroplating
US11527413B2 (en) * 2021-01-29 2022-12-13 Tokyo Electron Limited Cyclic plasma etch process

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL137212A (en) * 1998-01-10 2003-09-17 Tokyo Electron Ltd Semiconductor device having insulating film of fluorine-added carbon film and method of producing the same
JP3189781B2 (ja) * 1998-04-08 2001-07-16 日本電気株式会社 半導体装置の製造方法
JP4005295B2 (ja) * 2000-03-31 2007-11-07 富士通株式会社 半導体装置の製造方法
US20050064701A1 (en) * 2003-09-19 2005-03-24 International Business Machines Corporation Formation of low resistance via contacts in interconnect structures
US7776736B2 (en) 2004-05-11 2010-08-17 Tokyo Electron Limited Substrate for electronic device capable of suppressing fluorine atoms exposed at the surface of insulating film from reacting with water and method for processing same
JP4555143B2 (ja) 2004-05-11 2010-09-29 東京エレクトロン株式会社 基板の処理方法
US8193642B2 (en) 2005-06-20 2012-06-05 Tohoku University Interlayer insulating film, interconnection structure, and methods of manufacturing the same
JP2007067336A (ja) * 2005-09-02 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
US7902641B2 (en) * 2008-07-24 2011-03-08 Tokyo Electron Limited Semiconductor device and manufacturing method therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101319929B1 (ko) * 2011-11-03 2013-10-18 주식회사 우신산업 차량용 사이드 리피터의 제조방법
WO2017039339A1 (ko) * 2015-09-01 2017-03-09 한국화학연구원 탄화불소 박막의 제조방법
KR20180088777A (ko) * 2015-09-01 2018-08-07 한국화학연구원 탄화불소 박막의 제조방법 및 이의 제조장치

Also Published As

Publication number Publication date
CN102292798A (zh) 2011-12-21
KR101269925B1 (ko) 2013-05-31
JP2012516065A (ja) 2012-07-12
US20110318919A1 (en) 2011-12-29
TW201044462A (en) 2010-12-16
WO2010084759A1 (en) 2010-07-29
JP5271426B2 (ja) 2013-08-21
US8765605B2 (en) 2014-07-01

Similar Documents

Publication Publication Date Title
KR101269925B1 (ko) 반도체 장치의 제조 방법
KR100516337B1 (ko) 반도체 디바이스 및 그 제조 방법
US7799693B2 (en) Method for manufacturing a semiconductor device
JP5267130B2 (ja) 半導体装置およびその製造方法
US7129175B2 (en) Method of manufacturing semiconductor device
US6974768B1 (en) Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
US8916232B2 (en) Method for barrier interface preparation of copper interconnect
EP1670054A1 (en) A method for deposition of a thin selfassembled mono-layer (SAM)
TWI309443B (en) Method of manufacturing semiconductor device
TWI392056B (zh) 半導體裝置及其製造方法
KR20070045986A (ko) 낮은 Ｋ 금속간 유전체 및 에칭 스톱과의 통합을 위한무전해 Ｃｏ 합금막 상에서의 산화를 환원시키고 접착력을강화시키는 방법
US20030001278A1 (en) Method for manufacturing a semiconductor device and a semiconductor device
KR100332937B1 (ko) 반도체 장치 및 그 제조 방법
JPH10125782A (ja) 半導体装置の製造方法
KR101247871B1 (ko) 반도체 장치 및 그 제조 방법
KR20090003368A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP3768480B2 (ja) 半導体装置及びその製造方法
TWI399811B (zh) 半導體元件及其製造方法
US6878617B2 (en) Method of forming copper wire on semiconductor device
JP2011124472A (ja) 半導体装置の製造方法
US20060017166A1 (en) Robust fluorine containing Silica Glass (FSG) Film with less free fluorine
JP2009117673A (ja) 半導体装置およびその製造方法
KR100567539B1 (ko) 반도체 소자의 금속배선 형성방법
US20070269977A1 (en) Method of forming a multilayer wiring by the use of copper damascene technique
JP2006147895A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee