JP4608530B2 - バリア膜製造方法 - Google Patents

バリア膜製造方法 Download PDF

Info

Publication number
JP4608530B2
JP4608530B2 JP2007232375A JP2007232375A JP4608530B2 JP 4608530 B2 JP4608530 B2 JP 4608530B2 JP 2007232375 A JP2007232375 A JP 2007232375A JP 2007232375 A JP2007232375 A JP 2007232375A JP 4608530 B2 JP4608530 B2 JP 4608530B2
Authority
JP
Japan
Prior art keywords
gas
thin film
barrier film
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007232375A
Other languages
English (en)
Other versions
JP2008047929A (ja
Inventor
雅通 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2007232375A priority Critical patent/JP4608530B2/ja
Publication of JP2008047929A publication Critical patent/JP2008047929A/ja
Application granted granted Critical
Publication of JP4608530B2 publication Critical patent/JP4608530B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は半導体デバイス用の銅配線の技術分野にかかり、特に、銅配線膜と絶縁膜の間に設けられるバリア膜の製造方法に関する。
近年では、半導体デバイスには増々高速動作が要求されており、そのため、低抵抗の銅配線が研究されている。
しかし、銅は半導体結晶中では不純物であり、しかもシリコン結晶中やシリコン酸化物中での拡散係数が大きいという問題がある。そのため、シリコン基板やシリコン酸化物薄膜表面に窒化タングステン薄膜から成るバリア膜を形成した後、その表面に銅配線膜を形成している。
上記のようなバリア膜は、比抵抗は200〜300μΩcmの低抵抗であることが求められる。バリア膜の抵抗を低くするためには、高温で成膜すればよいが、プロセスの制約上、400℃〜450℃が上限となっている。
しかし、従来技術の熱CVD法では、六フッ化タングステンガス(WF6ガス)とアンモニアガス(NH3ガス)との還元反応を450℃以下で行った場合、形成された窒化タングステン薄膜の比抵抗は数千μΩcm程度になってしまう。
成膜温度を上げずに比抵抗を下げるためには、CVD反応中に原料ガスのプラズマを形成し、膜を緻密化する方法(いわゆるPECVD法)があるが、微細なホール内でのステップカバレッジが悪化してしまうという問題がある。
また、六フッ化タングステンガスを原料ガス、アンモニアガス(及びアルゴンガスや窒素ガス等の希釈ガス)を還元性ガスとし、450℃以下の成膜温度で、熱CVD法によって窒化タングステン薄膜を形成する場合、原料ガス及び還元性ガスの導入初期には窒化タングステン薄膜が成長しない時間が発生してしまう。
図6のグラフの横軸は原料ガス導入後の経過時間を示しており、縦軸は窒化タングステン薄膜の膜厚を示している。導入開始後、時間T0が経過するまでは窒化タングステン薄膜の成長が認められない。
この時間T0はインダクションタイムと呼ばれており、それが発生すると、窒化タングステン薄膜の表面モホロジーが劣化し、膜厚、比抵抗のバラツキが大きくなるという問題がある。
特開平05−129231号公報 特開平09−186102号公報 国際公開第99/00830号パンフレット
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、低比抵抗でバラツキの小さい窒化タングステン薄膜を提供することにある。
上記課題を解決するために、請求項1記載の発明は、高融点金属の窒化物薄膜を有するバリア膜を基板の表面に形成するバリア膜製造方法であって、電離状態の窒素と電離状態の水素とを含む還元性ガス混合プラズマに前記基板表面を曝した後、前記混合プラズマを消滅させ、構造中に前記高融点金属を有する原料ガスを導入し、前記還元性ガスの還元反応の開始により、前記窒化物薄膜の成長を開始させ、前記窒化物薄膜を所望膜厚形成した後、窒素成分が存在しない他の還元性ガスを導入し、前記原料ガスに対する前記他の還元性ガスの還元反応により前記窒化物薄膜表面に前記高融点金属の金属薄膜を形成し、積層のバリア膜を形成することを特徴とするバリア膜製造方法である。
請求項2記載の発明は、請求項記載のバリア膜製造方法であって、前記基板表面を前記混合プラズマに曝す際、前記基板を300℃以上450℃以下に加熱することを特徴とするバリア膜製造方法である。
請求項3記載の発明は、請求項又は請求項のいずれか1項記載のバリア膜製造方法であって、前記還元性ガスとして、窒素原子を有するガスと水素原子を有するガスの両方のガス、又は窒素原子と水素原子の両方を有するガスのいずれか一方又は両方を導入することを特徴とするバリア膜製造方法である。
請求項4記載の発明は、請求項記載のバリア膜製造方法であって、前記窒素原子と水素原子の両方を有するガスにアンモニアガスを用いることを特徴とするバリア膜製造方法である。
請求項5記載の発明は、請求項乃至請求項のいずれか1項記載のバリア膜製造方法であって、前記他の還元性ガスがシランであることを特徴とするバリア膜製造方法である。
本発明は上記のように構成されており、真空雰囲気中に置かれた基板表面に高融点金属の窒化物薄膜を形成する前に、電離した窒素と電離した水素とを含む混合プラズマを生成し、基板表面をその混合プラズマに曝すと、基板表面に吸着している有機物が除去される。
基板表面が清浄になった後、高融点金属を有する原料ガス、及び窒素成分を有する還元性ガスの導入を開始すると、高融点金属の窒化物薄膜が直ちに成長し始める。
混合プラズマを生成する場合、真空雰囲気中に希釈ガスに加え、窒素原子を有するガスと水素原子を有するガスの両方のガス、又は窒素原子と水素原子の両方を有するガスのいずれか一方又は両方を導入し、放電させるとよい。
窒素原子を有するガスと水素原子を有するガスの両方を導入する場合は、例えば窒素ガスと水素ガスを導入すればよい。窒素原子と水素原子の両方を有するガスを導入する場合は、例えばアンモニアガスを導入すればよい。
アンモニアガスは還元性ガスであるから、混合プラズマによるクリーニング後、アンモニアガスの導入を停止せず、高融点金属原子を含む原料ガスを導入すると、クリーニングされた基板表面に高融点金属の窒化物が直ちに析出し始める。また、アンモニアガスをシランガス等の窒素成分を含まない還元性ガスに切り替えると、高融点金属が析出し始める。
アンモニアガスによって高融点金属の窒化物薄膜を形成する際、シランガス等の窒素成分を含まない還元性ガスを少量添加してもよい。
450℃以下のプロセス温度でバリア膜を形成することができる。
また、バリア膜の比抵抗を300μΩcm以下にすることができる。
ステップカバレッジや均一性が良好なバリア膜が得られる。
本発明の実施形態を図面を用いて説明する。
図1(a)〜(d)は、本発明の一実施形態を示す工程図である。
同図(a)の符号20は、処理対象物の基板を示しており、該基板20は、シリコン単結晶から成る半導体基板21を有している。該半導体基板21上には、下地膜22がスパッタリング法によって形成されており、更に、該下地膜22上にはシリコン酸化物から成る絶縁膜23が形成されている。下地膜22と絶縁膜23には孔31が形成されており、その孔31の底面32には半導体基板21表面が露出している。
この基板20表面に、バリア膜を形成する。
図2を参照し、符号50は、本発明を実施できるCVD装置を示している。このCVD装置50には、図示しない搬出入室が接続されており、その搬出入室内に基板20を搬入する。
CVD装置50は真空槽51を有しており、搬出入室及び真空槽51内を真空雰囲気にした後、真空槽51と搬出入室の間のゲートバルブ52を開け、基板20をCVD装置50内に搬入する。次いで、基板昇降機構54を動作させ、基板ホルダ53上に基板20を載置する。図2の符号20はその状態の基板を示している。
真空槽51の天井には、シャワーノズル57が設けられており、基板ホルダ53内のヒータに通電し、基板20を300℃以上450℃以下の温度に昇温させる。
次いで、シャワーノズル57からアルゴンガスとアンモニアガスとを導入し、基板ホルダ53とシャワーノズル57の間に高周波電圧を印加すると、電離状態の窒素、水素、及びアルゴンが生成され、それらが混合されたプラズマ(混合プラズマ)が発生する。
基板20の絶縁膜23はシャワーノズル57と近接して対向配置されており、混合プラズマが発生すると、絶縁膜23表面及び孔31の底面32に露出する半導体基板21表面がその混合プラズマに曝され、表面に付着していた有機物が分解され、クリーニングが行われる。
ここでのクリーニング条件は、アンモニアガス流量100sccm、アルゴンガス流量300sccm、圧力40Pa、高周波電力100Wとした。
15秒間のクリーニングを行った後、高周波電圧の印加を停止し、混合プラズマを消滅させると共に、上記アンモニアガス及びアルゴンガスに加え、六フッ化タングステンガス(WF6ガス)を原料ガスとしてシャワーノズル57から導入する。
絶縁膜23表面及び孔31の底面32に露出する半導体基板21表面は、混合プラズマによってクリーニングされており、原料ガスが導入されるとアンモニアガスが還元性ガスとなり、還元反応が開始され、窒化タングステンの結晶核が直ちに発生する。
窒化タングステン薄膜の成長は、基板温度380℃、原料ガス(六フッ化タングステンガス)流量10sccm、還元性ガス(アンモニアガス)流量75sccm、希釈ガス(アルゴンガス)流量240sccm、圧力40Paの条件で行った。成長時間は約25秒間である。
図4は窒化タングステン薄膜の成長時間と膜厚の関係を模式的に示したグラフである。原料ガスを導入したときには、基板20表面のクリーニングが終了しており、予め還元性ガスが導入された状態になっているので、図4のグラフに示すように、窒化タングステン薄膜は原料ガスの導入と同時に成長し始め、従来技術のようなインダクションタイムが発生することがない。
図1(b)の符号24は、所定膜厚に形成された窒化タングステン薄膜から成る窒化物薄膜を示している。この窒化物薄膜24が、絶縁膜23表面及び孔31の底面32に形成されている。
窒化物薄膜24の形成後、アンモニアガスの導入を停止すると共に、アンモニアガスに替え、シランガス(SiH4)を還元性ガスとして導入する。
アンモニアガスがシランガスに切り替わると、基板20周囲の雰囲気中には窒素成分が存在しなくなるため、原料ガスの還元反応によって金属タングステンが析出する。図1(c)の符号25は、窒化物薄膜24表面に成長したタングステンから成る高融点金属薄膜を示している。
このときの高融点金属薄膜25の形成条件は、基板温度380℃、原料ガス(WF6ガス)導入量20sccm、還元性ガス(SiH4ガス)導入量5sccm、希釈ガス(Arガス)導入量240sccm、圧力40Paである。
窒化物薄膜24は銅に対する高いバリア性を有しているが、比抵抗が高い。高融点金属薄膜25の銅に対するバリア性は、窒化物薄膜24よりは低いものの、比抵抗は窒化物薄膜24よりも非常に小さい。
従って、上記のように窒化物薄膜24と高融点金属薄膜25とを積層させてバリア膜33を構成した場合、銅に対する高いバリア性を維持したまま、比抵抗を小さくすることができる。
上記の条件で高融点金属薄膜25の成長を20〜30秒間行い、二層構造のバリア膜33を形成した後、基板20をCVD装置50の外部に搬出し、メッキ法やスパッタリング法等により、高融点金属薄膜25表面に銅薄膜を成長させる。図1(d)の符号26は、その銅薄膜を示している。
最後に、CMP法によって表面研磨し、孔31外の銅薄膜26及びバリア膜33を研磨除去すると、孔31内に銅配線27が形成される。その銅配線27と半導体基板21の間、及び絶縁膜23の間にはバリア膜33が存しており、銅が拡散しないようになっている。
図3は、銅薄膜形成前のバリア膜33のオージェ電子分光法の分析結果である。横軸のスパッタリング時間は表面からの深さを示している。SiO2が検出される深さの近傍では、タングステン原子と窒素原子が検出され、シリコン酸化膜表面には窒化タングステン薄膜が存在することが分かる。他方、表面近傍では窒素が検出されずタングステン薄膜が存在することが分かる。
上記実施例のバリア膜は、窒化タングステン薄膜とタングステン薄膜の二層構造であったが、タングステン薄膜の形成後、還元性ガスをシランガスからアンモニアガスに切り替え、タングステン薄膜表面に窒化タングステン薄膜を形成してもよい。
図5は、四層構造のバリア膜を形成する場合の、原料ガス及び還元性ガスの切り替え方法を示すタイミングチャートである。図中の“ON”はガスを導入する状態を示しており、“OFF”はガスを導入しない状態を示している。
このタイミングチャートから分かるように、導入するガスを切り換えることにより、基板表面のクリーニングと、薄膜の形成を切り替えながら行うことができる。また、形成する薄膜も、導入ガスを切り替えることにより、窒化物薄膜と金属薄膜とを変更し、積層構造のバリア膜を形成することができる。
以上は高融点金属にタングステンを用い、その窒化物薄膜と金属薄膜とを積層させた場合を示したが、高融点金属にタンタル(Ta)やチタン(Ti)を用い、タンタルやチタンの窒化物薄膜と金属薄膜とを積層させる場合も本発明に含まれる。
高融点金属の窒化物薄膜及び金属薄膜を形成するための原料ガスには、WF6ガスの他、TiF4やTiCl4等のチタンハライドガス、TaCl5等のタンタルハライドガス、又はW(CO)6ガス等を用いることができる。
また、窒素原子を含まない還元性ガスとしては、SiH4ガスの他、H2ガス、Si26ガス、PH3ガス、B26ガス等を用いることができる。
窒素原子を含む還元性ガスには、N2ガス、NF3ガス、N2Oガス等を用いることができる。窒素原子と水素原子の両方を含む還元性ガスとしては、NH3ガスの他、N24ガス等を用いることができる。
(a)〜(e):本発明方法を説明するための工程図 本発明方法を実施できるCVD装置の一例 本発明方法により形成したバリア膜の深さ方向の分析結果 本発明方法を用い、基板表面に窒化タングステン薄膜を形成する場合の成膜時間と窒化タングステン薄膜の膜厚を示すグラフ 本発明により、四層構造のバリア膜を形成する場合のタイミングチャート 従来技術を用い、基板表面に窒化タングステン薄膜を形成する場合の成膜時間と窒化タングステン薄膜の膜厚を示すグラフ
符号の説明
20……基板 24……窒化物薄膜 25……金属薄膜 33……バリア膜

Claims (5)

  1. 高融点金属の窒化物薄膜を有するバリア膜を基板の表面に形成するバリア膜製造方法であって、
    電離状態の窒素と電離状態の水素とを含む還元性ガス混合プラズマに前記基板表面を曝した後、前記混合プラズマを消滅させ、構造中に前記高融点金属を有する原料ガスを導入し、前記還元性ガスの還元反応の開始により、前記窒化物薄膜の成長を開始させ、前記窒化物薄膜を所望膜厚形成した後、窒素成分が存在しない他の還元性ガスを導入し、前記原料ガスに対する前記他の還元性ガスの還元反応により前記窒化物薄膜表面に前記高融点金属の金属薄膜を形成し、積層のバリア膜を形成することを特徴とするバリア膜製造方法。
  2. 前記基板表面を前記混合プラズマに曝す際、前記基板を300℃以上450℃以下に加熱することを特徴とする請求項記載のバリア膜製造方法。
  3. 前記還元性ガスとして、窒素原子を有するガスと水素原子を有するガスの両方のガス、又は窒素原子と水素原子の両方を有するガスのいずれか一方又は両方を導入することを特徴とする請求項又は請求項のいずれか1項記載のバリア膜製造方法。
  4. 前記窒素原子と水素原子の両方を有するガスにアンモニアガスを用いることを特徴とする請求項記載のバリア膜製造方法。
  5. 前記他の還元性ガスがシランであることを特徴とする請求項乃至請求項のいずれか1項記載のバリア膜製造方法。
JP2007232375A 2007-09-07 2007-09-07 バリア膜製造方法 Expired - Fee Related JP4608530B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007232375A JP4608530B2 (ja) 2007-09-07 2007-09-07 バリア膜製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007232375A JP4608530B2 (ja) 2007-09-07 2007-09-07 バリア膜製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP03804599A Division JP4570704B2 (ja) 1999-02-17 1999-02-17 バリア膜製造方法

Publications (2)

Publication Number Publication Date
JP2008047929A JP2008047929A (ja) 2008-02-28
JP4608530B2 true JP4608530B2 (ja) 2011-01-12

Family

ID=39181290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007232375A Expired - Fee Related JP4608530B2 (ja) 2007-09-07 2007-09-07 バリア膜製造方法

Country Status (1)

Country Link
JP (1) JP4608530B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680581B2 (en) * 2008-12-26 2014-03-25 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor and template substrate

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129231A (ja) * 1991-11-01 1993-05-25 Hitachi Ltd 電極配線
JPH0745554A (ja) * 1993-07-30 1995-02-14 Sony Corp 配線形成方法
JPH09186102A (ja) * 1995-12-11 1997-07-15 Samsung Electron Co Ltd 半導体装置の製造方法
WO1999000830A1 (en) * 1997-06-30 1999-01-07 Applied Materials, Inc. Improved deposition of tungsten nitride using plasma pretreatment in a chemical vapor deposition chamber
JPH118360A (ja) * 1997-06-18 1999-01-12 Nec Corp 半導体装置の構造およびその製造方法
JPH1116912A (ja) * 1997-06-25 1999-01-22 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置の製造装置
JPH1187353A (ja) * 1997-07-08 1999-03-30 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129231A (ja) * 1991-11-01 1993-05-25 Hitachi Ltd 電極配線
JPH0745554A (ja) * 1993-07-30 1995-02-14 Sony Corp 配線形成方法
JPH09186102A (ja) * 1995-12-11 1997-07-15 Samsung Electron Co Ltd 半導体装置の製造方法
JPH118360A (ja) * 1997-06-18 1999-01-12 Nec Corp 半導体装置の構造およびその製造方法
JPH1116912A (ja) * 1997-06-25 1999-01-22 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置の製造装置
WO1999000830A1 (en) * 1997-06-30 1999-01-07 Applied Materials, Inc. Improved deposition of tungsten nitride using plasma pretreatment in a chemical vapor deposition chamber
JPH1187353A (ja) * 1997-07-08 1999-03-30 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2008047929A (ja) 2008-02-28

Similar Documents

Publication Publication Date Title
JP4570704B2 (ja) バリア膜製造方法
TWI394858B (zh) 用於沉積具有降低電阻率及改良表面形態之鎢膜的方法
KR101850201B1 (ko) 텅스텐막의 성막 방법
TWI683022B (zh) 成膜方法、鎢膜之成膜方法及記憶媒體
KR102173770B1 (ko) 작은 임계 치수의 피쳐에서 텅스텐 컨택 저항을 개선하는 방법
TW200837813A (en) Method of film deposition and apparatus for treating substrate
US20050221000A1 (en) Method of forming a metal layer
JP4889227B2 (ja) 基板処理方法および成膜方法
JPH11238698A (ja) 原子層蒸着工程を用いた金属層形成方法
WO2007111779A2 (en) Method of integrating peald ta-containing films into cu metallization
TW201131653A (en) Dielectric film growth with radicals produced using flexible nitrogen/hydrogen ratio
WO2007111780A2 (en) METHOD OF PLASMA ENHANCED ATOMIC LAYER DEPOSITION OF TaC AND TaCN FILMS HAVING GOOD ADHESION TO COPPER
US20120237693A1 (en) In-situ clean process for metal deposition chambers
WO2010077728A2 (en) Densification process for titanium nitride layer for submicron applications
US7344754B2 (en) Film formation method
TW201810379A (zh) 鎢膜之成膜方法
JP2016037656A (ja) タングステン膜の成膜方法
CN115769365A (zh) 改良阻挡性质的钛材料的氮化物覆盖
JP2010016136A (ja) 薄膜の成膜方法及び成膜装置
JP4608530B2 (ja) バリア膜製造方法
JP2006294861A (ja) 成膜方法、前処理方法および成膜システム
TW451357B (en) Manufacturing method of barrier film and the barrier film
TWI515326B (zh) Film forming method and plasma film forming device
KR20140038328A (ko) 금속막의 성막 방법
JP4451097B2 (ja) 成膜方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101008

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees