JPH0156539B2 - - Google Patents
Info
- Publication number
- JPH0156539B2 JPH0156539B2 JP60167304A JP16730485A JPH0156539B2 JP H0156539 B2 JPH0156539 B2 JP H0156539B2 JP 60167304 A JP60167304 A JP 60167304A JP 16730485 A JP16730485 A JP 16730485A JP H0156539 B2 JPH0156539 B2 JP H0156539B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- insulating film
- layer metal
- layer
- upper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052751 metal Inorganic materials 0.000 claims description 73
- 239000002184 metal Substances 0.000 claims description 73
- 238000005530 etching Methods 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 description 62
- 229910004298 SiO 2 Inorganic materials 0.000 description 17
- 238000001020 plasma etching Methods 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 239000012535 impurity Substances 0.000 description 5
- 238000010884 ion-beam technique Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000003801 milling Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005275 alloying Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
- H01L29/66871—Processes wherein the final gate is made after the formation of the source and drain regions in the active layer, e.g. dummy-gate processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/139—Schottky barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
〔概要〕
自己整合的なゲート電極の形成法において、ゲ
ート形成部に能動層を表出する開口を持つ絶縁膜
による凹凸がある半導体基板上に、ゲート金属と
して、該能動層の半導体とシヨツトキ接合を形成
し且つ異方性エツチングし得る金属を下層金属と
し、該下層金属のエツチングに対してマスクとな
り得る少なくとも一層の金属を上層金属として堆
積し、開口部を埋め込み、上層金属表面を平坦化
し或いは平坦化後更にオーバエツチングすること
により、前記能動領域が前記半導体基板主面に臨
む界面位置の垂直方向延長位置まで前記上層金属
を除去して該上層金属上面端部を退行せしめ、該
残された上層金属をマスクに用いて前記下層金属
を異方性エツチングして表出した能動層上のみに
ゲート電極を形成し、電界効果型トランジスタの
寄生容量の低減を図る。
ート形成部に能動層を表出する開口を持つ絶縁膜
による凹凸がある半導体基板上に、ゲート金属と
して、該能動層の半導体とシヨツトキ接合を形成
し且つ異方性エツチングし得る金属を下層金属と
し、該下層金属のエツチングに対してマスクとな
り得る少なくとも一層の金属を上層金属として堆
積し、開口部を埋め込み、上層金属表面を平坦化
し或いは平坦化後更にオーバエツチングすること
により、前記能動領域が前記半導体基板主面に臨
む界面位置の垂直方向延長位置まで前記上層金属
を除去して該上層金属上面端部を退行せしめ、該
残された上層金属をマスクに用いて前記下層金属
を異方性エツチングして表出した能動層上のみに
ゲート電極を形成し、電界効果型トランジスタの
寄生容量の低減を図る。
本発明は、半導体基板の主表面にゲート領域の
能動層ならびにソース及びドレインイオン注入領
域を配設してなる電界効果トランジスタの製造方
法に関するものである。
能動層ならびにソース及びドレインイオン注入領
域を配設してなる電界効果トランジスタの製造方
法に関するものである。
例えば、GaAs等の化合物半導体を用いたシヨ
ツトキー接合ゲート型電界効果トランジスタ(以
下MESFETと称す)は、高周波増幅器や発振器
などを構造する個別半導体素子として広く使わ
れ、また最近では高周波ならびに高速集積回路の
基本素子としても重要な役割を果しつつある。と
ころで、このようなMESFETの高周波指数は良
く知られているように、伝達コンダクタンスGm
とゲート容量Cgを用いてGm/Cgで記述される。
すなわちGmを大きくし、Cgを減らすことによ
り、高周波性能指数は改善される。この場合Gm
に着目すると、MESFETの実効的なGmは、チ
ヤンネル部の特性から決まる真性伝達コンダクタ
ンスGm0とソース・ゲート間の直列付加抵抗Rs
とによりGm=Gm0/(1+Gm0Rs)で表わされ
ることが知られている。すなわち、Rsがあるた
め実効的なGmは真性Gm0より小さくなつてしま
う。したがつて、このRsをいかに小さくするか
が大きな伝達コンダクタンスを得てMESFETの
高周波特性を改善するための1つの鍵である。
ツトキー接合ゲート型電界効果トランジスタ(以
下MESFETと称す)は、高周波増幅器や発振器
などを構造する個別半導体素子として広く使わ
れ、また最近では高周波ならびに高速集積回路の
基本素子としても重要な役割を果しつつある。と
ころで、このようなMESFETの高周波指数は良
く知られているように、伝達コンダクタンスGm
とゲート容量Cgを用いてGm/Cgで記述される。
すなわちGmを大きくし、Cgを減らすことによ
り、高周波性能指数は改善される。この場合Gm
に着目すると、MESFETの実効的なGmは、チ
ヤンネル部の特性から決まる真性伝達コンダクタ
ンスGm0とソース・ゲート間の直列付加抵抗Rs
とによりGm=Gm0/(1+Gm0Rs)で表わされ
ることが知られている。すなわち、Rsがあるた
め実効的なGmは真性Gm0より小さくなつてしま
う。したがつて、このRsをいかに小さくするか
が大きな伝達コンダクタンスを得てMESFETの
高周波特性を改善するための1つの鍵である。
Rsを低減させる方法として、ゲート・シヨツ
トキ接合と、ソースおよびドレイン領域との自己
整合法が知られている。これには、具体的にはい
くつかの方法があるが、代表的なのは、第9図に
示すようなものである。(K.Yamasaki et al、
Electron.Lett.18(3)、(1982)、pp119−121.)つま
り、GaAs等の高抵抗化合物半導体基板11の主
表面にN型不純物として例えばSiを選択イオン注
入し、能動層となる一次イオン注入層12を形成
する(第9図A)。上記主表面上に例えばプラズ
マCVD法によつて厚さ0.15μmの窒化シリコン膜
13を堆積させる。さらにこの上に例えば、レジ
スト141、SiO2などの絶縁膜142およびレジス
ト143の三層構造を有する三層レジストを形成
する。
トキ接合と、ソースおよびドレイン領域との自己
整合法が知られている。これには、具体的にはい
くつかの方法があるが、代表的なのは、第9図に
示すようなものである。(K.Yamasaki et al、
Electron.Lett.18(3)、(1982)、pp119−121.)つま
り、GaAs等の高抵抗化合物半導体基板11の主
表面にN型不純物として例えばSiを選択イオン注
入し、能動層となる一次イオン注入層12を形成
する(第9図A)。上記主表面上に例えばプラズ
マCVD法によつて厚さ0.15μmの窒化シリコン膜
13を堆積させる。さらにこの上に例えば、レジ
スト141、SiO2などの絶縁膜142およびレジス
ト143の三層構造を有する三層レジストを形成
する。
次に三層レジスト14のうち、最上層のレジス
ト143を光露光法によりパタニングし、これを
マスクとして、中間層の絶縁膜142を、さらに
最下層レジスト141を順次反応性イオンエツチ
ング(RIEE)等で加工し、ソース・ドレイン形
成領域に開口をあけて、窒化シリコン膜13を選
択的に露出させる。続いて、三層レジスト14を
マスクにして、N形不純物として例えばSiを選択
イオン注入し、前記の一次イオン注入層12に対
して10倍前後の不純物密度を有する高密度イオン
層15を形成する(第9図B参照)。このように
して形成した基板主面上に絶縁膜、例えば、0.3μ
m厚のSiO2膜16を堆積かける。引続き、三層
レジスト14上に堆積した上記SiO2膜を、三層
レジスト14とともにリフト・オフによつて除去
することにより、三層レジストの最下層レジスト
141部分をのぞいたSiO2膜を窒化シリコン膜1
3の上に形成する(第9図C参照)。このリフ
ト・オフ加工により、SiO2膜16は、高密度イ
オン注入層15のほぼ真上に形成される。この場
合、三層レジストは、最下層レジスト141を中
間層142に対してサイドエツチされた形状、す
なわち、第9図Bに示したようにT型形状にして
おくと、上記SiO2膜16は高密度イオン注入層
15の注入端より上記サイドエツチ分だけ余分に
高密度イオン注入層15を被うことになる。次い
でイオン注入層を活性化させるため、例えば窒素
雰囲気中で800゜、20分間の熱処理を行なう。つぎ
に、窒化シリコン膜13およびSiO2膜16を搭
載した基板主表面上に、ソース電極およびドレイ
ン電極に対応する部分のみに開口をもつレジスト
パタンを形成し、これをマスクとして前記SiO2
膜16および窒化シリコン膜13をそれぞれ例え
ば反応性イオンエツチング及びプラズマエツチン
グによつて除去する。次いで、上記レジストパタ
ンを利用して、オーミツク電極として例えば
AuGe/Niを蒸着後、リフト・オフし、残留部を
合金化することによつて、ソース電極17、ドレ
イン電極18を形成する。次に、基板主表面上に
ゲート電極金属に対応する部分のみに開口をもつ
レジストパタンを形成し、SiO2膜に比べて窒化
シリコン膜のエツチング速度の方が大きいエツチ
ング方法、例えばプラズマエツチングや反応性イ
オンエツチングを用いて、窒化シリコン膜13を
エツチングし、イオン注入層12の表面を露出さ
せる。次いで、GaAsとシヨツトキ接合を形成す
る金属を堆積させた後不要部分をレジストととも
にリフト・オフすることによつてゲート電極19
を形成する(第9図D)。
ト143を光露光法によりパタニングし、これを
マスクとして、中間層の絶縁膜142を、さらに
最下層レジスト141を順次反応性イオンエツチ
ング(RIEE)等で加工し、ソース・ドレイン形
成領域に開口をあけて、窒化シリコン膜13を選
択的に露出させる。続いて、三層レジスト14を
マスクにして、N形不純物として例えばSiを選択
イオン注入し、前記の一次イオン注入層12に対
して10倍前後の不純物密度を有する高密度イオン
層15を形成する(第9図B参照)。このように
して形成した基板主面上に絶縁膜、例えば、0.3μ
m厚のSiO2膜16を堆積かける。引続き、三層
レジスト14上に堆積した上記SiO2膜を、三層
レジスト14とともにリフト・オフによつて除去
することにより、三層レジストの最下層レジスト
141部分をのぞいたSiO2膜を窒化シリコン膜1
3の上に形成する(第9図C参照)。このリフ
ト・オフ加工により、SiO2膜16は、高密度イ
オン注入層15のほぼ真上に形成される。この場
合、三層レジストは、最下層レジスト141を中
間層142に対してサイドエツチされた形状、す
なわち、第9図Bに示したようにT型形状にして
おくと、上記SiO2膜16は高密度イオン注入層
15の注入端より上記サイドエツチ分だけ余分に
高密度イオン注入層15を被うことになる。次い
でイオン注入層を活性化させるため、例えば窒素
雰囲気中で800゜、20分間の熱処理を行なう。つぎ
に、窒化シリコン膜13およびSiO2膜16を搭
載した基板主表面上に、ソース電極およびドレイ
ン電極に対応する部分のみに開口をもつレジスト
パタンを形成し、これをマスクとして前記SiO2
膜16および窒化シリコン膜13をそれぞれ例え
ば反応性イオンエツチング及びプラズマエツチン
グによつて除去する。次いで、上記レジストパタ
ンを利用して、オーミツク電極として例えば
AuGe/Niを蒸着後、リフト・オフし、残留部を
合金化することによつて、ソース電極17、ドレ
イン電極18を形成する。次に、基板主表面上に
ゲート電極金属に対応する部分のみに開口をもつ
レジストパタンを形成し、SiO2膜に比べて窒化
シリコン膜のエツチング速度の方が大きいエツチ
ング方法、例えばプラズマエツチングや反応性イ
オンエツチングを用いて、窒化シリコン膜13を
エツチングし、イオン注入層12の表面を露出さ
せる。次いで、GaAsとシヨツトキ接合を形成す
る金属を堆積させた後不要部分をレジストととも
にリフト・オフすることによつてゲート電極19
を形成する(第9図D)。
〔発明が解決しようとする問題点〕
しかしながら、この製造方法により得られる自
己整合形MESFETには、ゲート電極19が絶縁
膜16の上にのり上げてしまうという欠点があ
る。すなわち、この構造によれば、ゲート電極1
9とチヤネル層との間の容量Cgは、第10図に
模式的に示すように、接合容量Cjの他に、絶縁膜
上にのり上げた電極部分とチヤネル間の浮遊容量
Cpが加わつてCg=Cj+2Cpとなる。Cgの値が大
きくなると、前述したように、素子の高周波、高
速特性は悪くなり、GaAsICの性能を減じること
になる。
己整合形MESFETには、ゲート電極19が絶縁
膜16の上にのり上げてしまうという欠点があ
る。すなわち、この構造によれば、ゲート電極1
9とチヤネル層との間の容量Cgは、第10図に
模式的に示すように、接合容量Cjの他に、絶縁膜
上にのり上げた電極部分とチヤネル間の浮遊容量
Cpが加わつてCg=Cj+2Cpとなる。Cgの値が大
きくなると、前述したように、素子の高周波、高
速特性は悪くなり、GaAsICの性能を減じること
になる。
本発明の目的は、MESFETのゲート電極を自
己整合法により半導体能動層上のみに形成するこ
とにより、ゲート電極と、絶縁膜の重なりによる
浮遊容量を除去し、化合物半導体のもつ高速性を
最大限に引き出すMESFETの形成方法を提供す
ることにある。
己整合法により半導体能動層上のみに形成するこ
とにより、ゲート電極と、絶縁膜の重なりによる
浮遊容量を除去し、化合物半導体のもつ高速性を
最大限に引き出すMESFETの形成方法を提供す
ることにある。
本発明においては、自己整合的なゲート電極の
形成法において、ゲート金属として、半導体とシ
ヨツトキ接合を形成し且つ異方性エツチングし得
る金属を下層金属とし、該下層金属のエツチング
に対してマスクとなる少なくとも一層の金属を上
層金属とし、これらをゲート形成部に能動層を表
出する開口を持つ絶縁膜による凹凸がある半導体
基板上に堆積し、開口を埋め込み、その後該上層
金属表面を平坦化し或いは平坦化後更にオーバエ
ツチングすることにより、能動層が半導体基板表
面に臨む界面位置の垂直方向延長位置まで上記上
層金属を除去してその端部を退行せしめ、該残さ
れた上層金属をマスクに用いて前記下層金属を異
方性エツチングして前記表出した能動層上のみに
ゲート電極を形成するようにする。
形成法において、ゲート金属として、半導体とシ
ヨツトキ接合を形成し且つ異方性エツチングし得
る金属を下層金属とし、該下層金属のエツチング
に対してマスクとなる少なくとも一層の金属を上
層金属とし、これらをゲート形成部に能動層を表
出する開口を持つ絶縁膜による凹凸がある半導体
基板上に堆積し、開口を埋め込み、その後該上層
金属表面を平坦化し或いは平坦化後更にオーバエ
ツチングすることにより、能動層が半導体基板表
面に臨む界面位置の垂直方向延長位置まで上記上
層金属を除去してその端部を退行せしめ、該残さ
れた上層金属をマスクに用いて前記下層金属を異
方性エツチングして前記表出した能動層上のみに
ゲート電極を形成するようにする。
本発明によるゲート電極の自己整合的形成法を
第1図を用いて説明する。なお、第1図におい
て、半導体基板1の内部構造は省略している。第
1図において、ソース・ドレイン領域を覆い、か
つ能動層の一部を活性領域として選択的に除去し
た態様をもつて、絶縁膜2,3を形成した半導体
1の主表面全面に、半導体1とシヨツトキ接合を
形成し、かつRIE等の異方性エツチングのし得る
金属4を堆積し、さらに前記異方性エツチング時
マスクとなり得る一層以上からなる上層金属5を
堆積する。その後、この上層金属5を平坦化し、
絶縁膜2,3から成る凹領域のみに残し(第1図
A)、この凹領域に残された上層金属5をマスク
としてRIE等の異方性エツチングにより下層金属
4をエツチングする。以上の形成方法により絶縁
膜2,3の凹領域の界面寸法bで示す領域にのみ
ゲート電極を形成することができる。この時、電
極を上層、下層の二層構造とすることにより、絶
縁膜の膜端形状が急峻でない場合でも第1図Bに
示すように電極と絶縁膜の重なりが全くない構造
とすることができる。即ち絶縁膜による凹領域開
口寸法cは、絶縁膜側壁に堆積した下層金属4の
膜厚分だけ小さくなる。したがつて、さらに上層
金属5を堆積後、上層金属5を平坦化し、凹領域
のみに上層金属5を残したとき、上層金属5の寸
法aは前述のcより小さくなる。また、開口した
能動層の界面寸法をbとしたとき、a=bとなる
ような下層金属膜厚が存在する。この条件の時、
凹領域に残つた上層金属をマスクとして下層金属
を異方性エツチングにより、エツチングすると、
第1図Bのように、ゲート電極と絶縁膜との重な
りの全くない構造を得ることができる。また、本
製造方法では、平坦化材料も金属であるため、平
坦化材料としてレジストや窒化膜等の絶縁膜を用
いた場合に比べ(例:特願昭59−247019)凹領域
に残つたゲート金属の断面積が大きくなり、ゲー
ト抵抗を下げることができるという利点もある。
第1図Cは、本発明により得られた第1図Bの構
造の絶縁膜を部分的に除き、ソース電極、ドレイ
ン電極6,7を設けた平面図である。ゲート電極
5は引出されてパツド8がSI−GaAs上に形成さ
ている。
第1図を用いて説明する。なお、第1図におい
て、半導体基板1の内部構造は省略している。第
1図において、ソース・ドレイン領域を覆い、か
つ能動層の一部を活性領域として選択的に除去し
た態様をもつて、絶縁膜2,3を形成した半導体
1の主表面全面に、半導体1とシヨツトキ接合を
形成し、かつRIE等の異方性エツチングのし得る
金属4を堆積し、さらに前記異方性エツチング時
マスクとなり得る一層以上からなる上層金属5を
堆積する。その後、この上層金属5を平坦化し、
絶縁膜2,3から成る凹領域のみに残し(第1図
A)、この凹領域に残された上層金属5をマスク
としてRIE等の異方性エツチングにより下層金属
4をエツチングする。以上の形成方法により絶縁
膜2,3の凹領域の界面寸法bで示す領域にのみ
ゲート電極を形成することができる。この時、電
極を上層、下層の二層構造とすることにより、絶
縁膜の膜端形状が急峻でない場合でも第1図Bに
示すように電極と絶縁膜の重なりが全くない構造
とすることができる。即ち絶縁膜による凹領域開
口寸法cは、絶縁膜側壁に堆積した下層金属4の
膜厚分だけ小さくなる。したがつて、さらに上層
金属5を堆積後、上層金属5を平坦化し、凹領域
のみに上層金属5を残したとき、上層金属5の寸
法aは前述のcより小さくなる。また、開口した
能動層の界面寸法をbとしたとき、a=bとなる
ような下層金属膜厚が存在する。この条件の時、
凹領域に残つた上層金属をマスクとして下層金属
を異方性エツチングにより、エツチングすると、
第1図Bのように、ゲート電極と絶縁膜との重な
りの全くない構造を得ることができる。また、本
製造方法では、平坦化材料も金属であるため、平
坦化材料としてレジストや窒化膜等の絶縁膜を用
いた場合に比べ(例:特願昭59−247019)凹領域
に残つたゲート金属の断面積が大きくなり、ゲー
ト抵抗を下げることができるという利点もある。
第1図Cは、本発明により得られた第1図Bの構
造の絶縁膜を部分的に除き、ソース電極、ドレイ
ン電極6,7を設けた平面図である。ゲート電極
5は引出されてパツド8がSI−GaAs上に形成さ
ている。
第2図に、以上のように上層金属5にRIE等の
マスクとなる金属を設け平坦化した断面を拡大し
て示している。図Aに図示のように下層金属4の
膜厚をdとするとき絶縁膜20(ここでは、第1
図の2,3を合せて20とする。)の凹部側面傾斜
角と膜厚の関係を最適化し、又は、予備実験によ
り条件を決定することにより、abとなすこと
ができる。そして、図Bに示すように金属5をマ
スクとしてRIE等で異方性エツチングで金属4を
除去することにより絶縁膜20の界面寸法bで示
す領域上のみにゲート電極をその端部を絶縁膜2
0の端部と一致させて形成することができる。
マスクとなる金属を設け平坦化した断面を拡大し
て示している。図Aに図示のように下層金属4の
膜厚をdとするとき絶縁膜20(ここでは、第1
図の2,3を合せて20とする。)の凹部側面傾斜
角と膜厚の関係を最適化し、又は、予備実験によ
り条件を決定することにより、abとなすこと
ができる。そして、図Bに示すように金属5をマ
スクとしてRIE等で異方性エツチングで金属4を
除去することにより絶縁膜20の界面寸法bで示
す領域上のみにゲート電極をその端部を絶縁膜2
0の端部と一致させて形成することができる。
ところが、第3図に示すように絶縁膜20の開
口断面がシヤープでない場合、下層金属4を堆積
するとマスクとなる上層金属5は、平坦化した場
合図Aのa′のごとく、絶縁膜20にかかつてしま
う。この場合これをマスクに異方性エツチングを
行なうと、図Bのごとく、金属4,5のパターン
が、絶縁膜20上にかかり、寄生容量が生ずる。
そこで、その場合には、金属5をオーバエツチン
グして、ちようど絶縁膜20凹部の界面寸法bに
なるようにすれば良い。その後、金属5(実線斜
線部)をマスクにして異方性エツチングすれば図
Cのパターンを得、凹部界面b上のみに金属4,
5を形成できる。即ち、本発明においては、上層
金属の平坦化は絶縁層の端部とゲート金属の端部
をほぼ一致させるための手段であり、平坦化工程
のみで上記位置合せが可能な場合もあるが、第3
図のように平坦化工程のみでは不十分な場合に
は、引き続くオーバエツチング工程により、完全
な位置合せを行なうのである。
口断面がシヤープでない場合、下層金属4を堆積
するとマスクとなる上層金属5は、平坦化した場
合図Aのa′のごとく、絶縁膜20にかかつてしま
う。この場合これをマスクに異方性エツチングを
行なうと、図Bのごとく、金属4,5のパターン
が、絶縁膜20上にかかり、寄生容量が生ずる。
そこで、その場合には、金属5をオーバエツチン
グして、ちようど絶縁膜20凹部の界面寸法bに
なるようにすれば良い。その後、金属5(実線斜
線部)をマスクにして異方性エツチングすれば図
Cのパターンを得、凹部界面b上のみに金属4,
5を形成できる。即ち、本発明においては、上層
金属の平坦化は絶縁層の端部とゲート金属の端部
をほぼ一致させるための手段であり、平坦化工程
のみで上記位置合せが可能な場合もあるが、第3
図のように平坦化工程のみでは不十分な場合に
は、引き続くオーバエツチング工程により、完全
な位置合せを行なうのである。
ところで、ここで、第2図Aと第3図Cを比較
すれば明らかなように、所定の厚さの金属4+5
の厚みを得ることを考えるとき、5の金属の厚み
が第3図Cの場合より相対的に薄くなる。これ
は、5の金属にAu等の低抵抗金属を用いるとき、
抵抗の低減効果がそれだけ少なくなることを意味
する。
すれば明らかなように、所定の厚さの金属4+5
の厚みを得ることを考えるとき、5の金属の厚み
が第3図Cの場合より相対的に薄くなる。これ
は、5の金属にAu等の低抵抗金属を用いるとき、
抵抗の低減効果がそれだけ少なくなることを意味
する。
したがつて、絶縁膜20の開口断面をできるだ
けシヤープに得ることが望ましい。
けシヤープに得ることが望ましい。
実際上、発明の実施の上では、第2図の下層金
属4の膜厚dによる制御を行ない、開口部断面を
シヤープ化するとともに、更に第3図のオーバエ
ツチングによる制御とを併せて行ない、絶縁膜2
0の開口界面寸法bとマスクの上層金属5の寸法
aを合わせることも行なわれる。
属4の膜厚dによる制御を行ない、開口部断面を
シヤープ化するとともに、更に第3図のオーバエ
ツチングによる制御とを併せて行ない、絶縁膜2
0の開口界面寸法bとマスクの上層金属5の寸法
aを合わせることも行なわれる。
第4図は本発明の一実施例を示す工程断面図で
ある。半導体基板として、GaAsを用いる例につ
いて説明する。
ある。半導体基板として、GaAsを用いる例につ
いて説明する。
まず、高抵抗GaAs基板41の主表面に、図上
省略したが1.2μm厚のフオトレジストをマスクと
してn形不純物となる例えばSiを60keVの加速電
圧でドーズ量1×1012cm2でイオン注入し、1次注
入層42を形成する(第4図A)。続いて厚さ
0.15μmの窒化シリコン膜43をプラズマCVD法
で全面に堆積させた後、ソース・ドレイン領域と
なる部分のみ開口した3層レジスト44(第9図
Bと同様)をRIE等を用いて形成する。この多層
レジスト44をマスクにして、n形不純物とな
る。例えばSiを加速電圧200KeV、ドーズ量4×
1013cm2で高密度イオン注入し、高密度注入層45
を形成する(第4図B)。次いで、多層レジスト
44を搭載した基板主表面に例えばスパツタ堆積
法により、例えば厚さ3000ÅのSiO2を堆積した
後、当該多層レジスト44上のSiO2膜を多層レ
ジスト44とともにリフト・オフにより除去する
ことによつて多層レジスト44の最下層レジスト
のパターンを反転させたパターンを有するSiO2
膜46を窒化シリコン膜43上に形成する(第4
図C)。ここで、イオン注入層42,45を活性
化させるために、例えば窒素雰囲気中で800℃、
20分間の熱処理を行なう。
省略したが1.2μm厚のフオトレジストをマスクと
してn形不純物となる例えばSiを60keVの加速電
圧でドーズ量1×1012cm2でイオン注入し、1次注
入層42を形成する(第4図A)。続いて厚さ
0.15μmの窒化シリコン膜43をプラズマCVD法
で全面に堆積させた後、ソース・ドレイン領域と
なる部分のみ開口した3層レジスト44(第9図
Bと同様)をRIE等を用いて形成する。この多層
レジスト44をマスクにして、n形不純物とな
る。例えばSiを加速電圧200KeV、ドーズ量4×
1013cm2で高密度イオン注入し、高密度注入層45
を形成する(第4図B)。次いで、多層レジスト
44を搭載した基板主表面に例えばスパツタ堆積
法により、例えば厚さ3000ÅのSiO2を堆積した
後、当該多層レジスト44上のSiO2膜を多層レ
ジスト44とともにリフト・オフにより除去する
ことによつて多層レジスト44の最下層レジスト
のパターンを反転させたパターンを有するSiO2
膜46を窒化シリコン膜43上に形成する(第4
図C)。ここで、イオン注入層42,45を活性
化させるために、例えば窒素雰囲気中で800℃、
20分間の熱処理を行なう。
次に、SiO2膜46をマスクとして、窒化シリ
コン膜43をプラズマエツチングあるいは、反応
性イオンエツチング等によつて除去し、1次注入
層42を露出させる。その後GaAsとシヨツトキ
接合を形成し、かつ、異方性エツチングの可能な
金属例えば、M047を1500Åスパツタ堆積した
後、当該下層金属47のエツチングに対し、マス
クとなり得る金属、例えばAu48をスパツタ堆
積により4000Å堆積する(第4図D)。引き続い
て、Au表面を平坦化する。平坦化方法としては、
いくつかあるが、一例として、ビーム入射角度を
例えば60゜以上にとつたイオンビームミリングを
用いて、Au48をエツチバツクすることにより、
Au表面を平坦化し、SiO2膜46により形成され
た凹領域のみにAu481を残す(第4図E参照)。
コン膜43をプラズマエツチングあるいは、反応
性イオンエツチング等によつて除去し、1次注入
層42を露出させる。その後GaAsとシヨツトキ
接合を形成し、かつ、異方性エツチングの可能な
金属例えば、M047を1500Åスパツタ堆積した
後、当該下層金属47のエツチングに対し、マス
クとなり得る金属、例えばAu48をスパツタ堆
積により4000Å堆積する(第4図D)。引き続い
て、Au表面を平坦化する。平坦化方法としては、
いくつかあるが、一例として、ビーム入射角度を
例えば60゜以上にとつたイオンビームミリングを
用いて、Au48をエツチバツクすることにより、
Au表面を平坦化し、SiO2膜46により形成され
た凹領域のみにAu481を残す(第4図E参照)。
上記によれば、エツチング速度のイオンビーム
入射角度依存性を利用し、表面の凸部を選択的に
エツチングし、表面を平坦化することができる。
入射角度依存性を利用し、表面の凸部を選択的に
エツチングし、表面を平坦化することができる。
イオン入射角度を第6図aのように、基板法線
に対する角度θで定義すると、一般にイオンビー
ムミリングのエツチング速度のビーム入射角度依
存性は、例えばAuのように垂直入射(θ=0)
で最大になるもの(第6図b−31)と、例えば
Siのようにθ=40〜60゜で最大となるもの(第6
図b−32)とに大別される。いずれの場合でも
イオン入射角度θが60゜以上ではエツチング速度
は入射角度の増大と共に減少し90゜で0となる。
したがつて、第7図に示すように段差を持つ表面
をイオン入射角度θでエツチバツクする場合、段
差斜面へのイオン入射角度ΘはΘ<θであり、エ
ツチング速度のイオンビーム入射角度依存性と段
差形状により段差斜面のエツチング速度RΘが平
坦部でのエツチング速度Rθに比べ大きくなるθ
が存在する。この入射角度でのエツチバツクより
凸部の薄膜を選択的にエツチングすることができ
る(斜めイオンビームミリングと呼ぶ)。
に対する角度θで定義すると、一般にイオンビー
ムミリングのエツチング速度のビーム入射角度依
存性は、例えばAuのように垂直入射(θ=0)
で最大になるもの(第6図b−31)と、例えば
Siのようにθ=40〜60゜で最大となるもの(第6
図b−32)とに大別される。いずれの場合でも
イオン入射角度θが60゜以上ではエツチング速度
は入射角度の増大と共に減少し90゜で0となる。
したがつて、第7図に示すように段差を持つ表面
をイオン入射角度θでエツチバツクする場合、段
差斜面へのイオン入射角度ΘはΘ<θであり、エ
ツチング速度のイオンビーム入射角度依存性と段
差形状により段差斜面のエツチング速度RΘが平
坦部でのエツチング速度Rθに比べ大きくなるθ
が存在する。この入射角度でのエツチバツクより
凸部の薄膜を選択的にエツチングすることができ
る(斜めイオンビームミリングと呼ぶ)。
第8図に本発明の実施例における斜めイオンビ
ームミリングの様子を示し、イ、ロ、ハの如く平
坦化されていく。
ームミリングの様子を示し、イ、ロ、ハの如く平
坦化されていく。
再び第4図にもどつて説明する。前述のAu4
81をマスクとして、CF4又はSF6等のガスを用い
たRIEにより下層金属M047をエツチングし、
ゲート電極を形成する(第4図F)。
81をマスクとして、CF4又はSF6等のガスを用い
たRIEにより下層金属M047をエツチングし、
ゲート電極を形成する(第4図F)。
次に、基板主表面上に、図の上では省略したが
ソース電極及びドレイン電極に対応する部分のみ
に開口を持つレジストパターンを形成し、これを
マスクとしてSiO2膜46及び窒化シリコン膜4
3をそれぞれRIE及びプラズマエツチングによつ
て除去する。続いて、当該レジストパターンを利
用して、オーミツク金属として0.13μmの膜厚の
AuGe/Niを蒸着した後、リフトオフし、残留部
を合金化することにより、ソース電極491及び
ドレイン電極492を形成する第4図G)。
ソース電極及びドレイン電極に対応する部分のみ
に開口を持つレジストパターンを形成し、これを
マスクとしてSiO2膜46及び窒化シリコン膜4
3をそれぞれRIE及びプラズマエツチングによつ
て除去する。続いて、当該レジストパターンを利
用して、オーミツク金属として0.13μmの膜厚の
AuGe/Niを蒸着した後、リフトオフし、残留部
を合金化することにより、ソース電極491及び
ドレイン電極492を形成する第4図G)。
以上の結果得られる構造ではゲート電極がゲー
ト周辺の絶縁膜上にのり上げておらず、絶縁膜の
開口部端部とゲート電極部端部が一致しているた
め、電極部分とチヤネル間の浮遊容量を持たな
い。従つて前述したように、素子の高周波、高速
特性が改善される。
ト周辺の絶縁膜上にのり上げておらず、絶縁膜の
開口部端部とゲート電極部端部が一致しているた
め、電極部分とチヤネル間の浮遊容量を持たな
い。従つて前述したように、素子の高周波、高速
特性が改善される。
第5図に本発明の他の実施例を示している。第
5図A,Bは第4図と同様であり符号も統一して
いる。第5図Cにおいて、多層レジスト層44の
T字型のキヤツプ部分(張出し部分)を除去し、
その後第5図DでSiO2膜46をスパツタで堆積
している。その際、多層レジスト層44の張出し
がないから第4図の場合よりシヤープな断面の
SiO2膜46のパターンが第5図Dのように得ら
れる利点があり、これは先に第2図に関して説明
したように後工程(第4図D〜Gと同じ)で厚い
低抵抗なAu層を形成する点で有利である。
5図A,Bは第4図と同様であり符号も統一して
いる。第5図Cにおいて、多層レジスト層44の
T字型のキヤツプ部分(張出し部分)を除去し、
その後第5図DでSiO2膜46をスパツタで堆積
している。その際、多層レジスト層44の張出し
がないから第4図の場合よりシヤープな断面の
SiO2膜46のパターンが第5図Dのように得ら
れる利点があり、これは先に第2図に関して説明
したように後工程(第4図D〜Gと同じ)で厚い
低抵抗なAu層を形成する点で有利である。
なお、以上において、半導体とシヨツトキ接合
を形成し、且つ異方性エツチングし得る下層金属
としてM0を用いた例を示したが、WSi(タングス
テンシリサイド)も同様に用いることができる。
を形成し、且つ異方性エツチングし得る下層金属
としてM0を用いた例を示したが、WSi(タングス
テンシリサイド)も同様に用いることができる。
以上発明したように、本発明によれば
MESFETにおいて、ゲート電極を自己整合的に
形成することにより、ゲート電極金属の絶縁膜上
へののり上げ部分をなくして、ゲート浮遊容量を
除去することができるので、従来法によるものに
比べて高周波・高速動作の優れたMESFETが得
られる。
MESFETにおいて、ゲート電極を自己整合的に
形成することにより、ゲート電極金属の絶縁膜上
へののり上げ部分をなくして、ゲート浮遊容量を
除去することができるので、従来法によるものに
比べて高周波・高速動作の優れたMESFETが得
られる。
第1図A,B及びCは本発明の概念を説明する
ための断面図及び平面図、第2図A,Bは本発明
の原理を説明する断面図、第3図A,B,Cは本
発明の原理を説明する他の断面図、第4図A〜G
は本発明の実施例の工程断面図、第5図A〜Dは
本発明の他の実施例の工程断面図、第6図a,b
はイオン入射角度の定義を説明する図、及びイオ
ン入射角度とエツチング速度の関係を示す図、第
7図は平坦化原理の説明図、第8図は本発明に於
ける実施例の平坦化の様子を示す図、第9図A〜
Dは従来の工程断面図、第10図は従来の素子の
模式的断面図である。 主な符号、1……半導体、2……絶縁膜、3…
…絶縁膜、4……(異方性エツチングし得る)下
層金属、5……(マスクとなり得る)上層金属。
ための断面図及び平面図、第2図A,Bは本発明
の原理を説明する断面図、第3図A,B,Cは本
発明の原理を説明する他の断面図、第4図A〜G
は本発明の実施例の工程断面図、第5図A〜Dは
本発明の他の実施例の工程断面図、第6図a,b
はイオン入射角度の定義を説明する図、及びイオ
ン入射角度とエツチング速度の関係を示す図、第
7図は平坦化原理の説明図、第8図は本発明に於
ける実施例の平坦化の様子を示す図、第9図A〜
Dは従来の工程断面図、第10図は従来の素子の
模式的断面図である。 主な符号、1……半導体、2……絶縁膜、3…
…絶縁膜、4……(異方性エツチングし得る)下
層金属、5……(マスクとなり得る)上層金属。
Claims (1)
- 【特許請求の範囲】 1 半導体基板の一主面に面した内部にソース領
域、ドレイン領域及び当該2領域に挾まれた能動
領域が形成されると共に、該主面を覆う少なくと
も一層の絶縁膜が形成された半導体基板の、該能
動領域の一部を該絶縁膜を選択的に開口せしめて
表出する工程と、 該能動領域の半導体とシヨツトキ接合を形成し
且つ異方性エツチングし得る下層金属と、該下層
金属のエツチングに対してマスクとなり得る少な
くとも一層の上層金属を、前記絶縁膜の開口部に
基づく凹凸を持つ半導体基板上に堆積し、前記絶
縁膜開口部を埋め込む工程と、 該上層金属表面を平坦化し或いは平坦化後更に
オーバエツチングすることにより、前記能動領域
が前記半導体基板主面に臨む界面位置の垂直方向
延長位置まで前記上層金属を除去して該上層金属
上面端部を退行せしめる工程と、 残存する上層金属をマスクとして、前記下層金
属を異方性エツチングし、前記絶縁膜から表出し
た能動領域上のみに前記上層金属と下層金属の二
層からなり、且つ断面形状が直立したゲート電極
を形成する工程と、 前記絶縁膜の一部を除去し、ソース電極及びド
レイン電極を形成する工程の各工程を有すること
を特徴とする電界効果型トランジスタの製造方
法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60167304A JPS6229175A (ja) | 1985-07-29 | 1985-07-29 | 電界効果型トランジスタの製造方法 |
US06/887,211 US4694564A (en) | 1985-07-29 | 1986-07-21 | Method for the manufacture of a Schottky gate field effect transistor |
EP86110293A EP0211353B1 (en) | 1985-07-29 | 1986-07-25 | Method for the manufacture of a field effect transistor |
DE8686110293T DE3679868D1 (de) | 1985-07-29 | 1986-07-25 | Verfahren zur herstellung eines feldeffekttransistors. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60167304A JPS6229175A (ja) | 1985-07-29 | 1985-07-29 | 電界効果型トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6229175A JPS6229175A (ja) | 1987-02-07 |
JPH0156539B2 true JPH0156539B2 (ja) | 1989-11-30 |
Family
ID=15847266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60167304A Granted JPS6229175A (ja) | 1985-07-29 | 1985-07-29 | 電界効果型トランジスタの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4694564A (ja) |
EP (1) | EP0211353B1 (ja) |
JP (1) | JPS6229175A (ja) |
DE (1) | DE3679868D1 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NZ218499A (en) * | 1985-12-10 | 1990-04-26 | Genetic Systems Corp | Monoclonal antibodies against pseudomonas aeruginosa, pharmaceutical compositions and detection methods |
DE3609274A1 (de) * | 1986-03-19 | 1987-09-24 | Siemens Ag | Verfahren zur herstellung eines selbstjustiert positionierten metallkontaktes |
JPS63155671A (ja) * | 1986-12-18 | 1988-06-28 | Nec Corp | 半導体装置の製造方法 |
JPS63229720A (ja) * | 1987-03-18 | 1988-09-26 | Nec Corp | 化合物半導体装置 |
FR2613134B1 (fr) * | 1987-03-24 | 1990-03-09 | Labo Electronique Physique | Dispositif semiconducteur du type transistor a effet de champ |
JPH0722448B2 (ja) * | 1987-03-31 | 1995-03-15 | 株式会社クボタ | 水田用作業車 |
US4808545A (en) * | 1987-04-20 | 1989-02-28 | International Business Machines Corporation | High speed GaAs MESFET having refractory contacts and a self-aligned cold gate fabrication process |
US5229323A (en) * | 1987-08-21 | 1993-07-20 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device with Schottky electrodes |
US4792531A (en) * | 1987-10-05 | 1988-12-20 | Menlo Industries, Inc. | Self-aligned gate process |
JPH021136A (ja) * | 1987-10-23 | 1990-01-05 | Vitesse Semiconductor Corp | 3−v族デバイス用の誘電キャップ |
JP2685149B2 (ja) * | 1988-04-11 | 1997-12-03 | 住友電気工業株式会社 | 電界効果トランジスタの製造方法 |
GB2237929A (en) * | 1989-10-23 | 1991-05-15 | Philips Electronic Associated | A method of manufacturing a semiconductor device |
US5212117A (en) * | 1989-10-24 | 1993-05-18 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device contact structure using lift |
JPH03138938A (ja) * | 1989-10-24 | 1991-06-13 | Toshiba Corp | 半導体装置の製造方法 |
KR940007666B1 (ko) * | 1990-12-26 | 1994-08-22 | 재단법인 한국전자통신연구소 | 이중층의 내열성 게이트를 사용한 자기정렬형 GaAs 전계효과 트랜지스터의 제조방법 |
US5888890A (en) * | 1994-08-12 | 1999-03-30 | Lg Semicon Co., Ltd. | Method of manufacturing field effect transistor |
KR100211070B1 (ko) * | 1994-08-19 | 1999-07-15 | 아끼구사 나오유끼 | 반도체 장치 및 그 제조방법 |
US5824575A (en) * | 1994-08-22 | 1998-10-20 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
US5744400A (en) * | 1996-05-06 | 1998-04-28 | Accord Semiconductor Equipment Group | Apparatus and method for dry milling of non-planar features on a semiconductor surface |
US6087208A (en) * | 1998-03-31 | 2000-07-11 | Advanced Micro Devices, Inc. | Method for increasing gate capacitance by using both high and low dielectric gate material |
TW400612B (en) * | 1998-10-19 | 2000-08-01 | United Microelectronics Corp | The manufacturing method of a transistor |
US6673714B2 (en) * | 2002-04-25 | 2004-01-06 | Hewlett-Packard Development Company, L.P. | Method of fabricating a sub-lithographic sized via |
US7045404B2 (en) * | 2004-01-16 | 2006-05-16 | Cree, Inc. | Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof |
KR20100073247A (ko) * | 2008-12-23 | 2010-07-01 | 한국전자통신연구원 | 자기정렬 전계 효과 트랜지스터 구조체 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4213840A (en) * | 1978-11-13 | 1980-07-22 | Avantek, Inc. | Low-resistance, fine-line semiconductor device and the method for its manufacture |
US4214966A (en) * | 1979-03-20 | 1980-07-29 | Bell Telephone Laboratories, Incorporated | Process useful in the fabrication of articles with metallized surfaces |
US4325181A (en) * | 1980-12-17 | 1982-04-20 | The United States Of America As Represented By The Secretary Of The Navy | Simplified fabrication method for high-performance FET |
JPS57103364A (en) * | 1980-12-18 | 1982-06-26 | Nippon Telegr & Teleph Corp <Ntt> | Preparation of field-effect trasistor |
JPS58143577A (ja) * | 1982-02-22 | 1983-08-26 | Toshiba Corp | 埋め込みゲ−ト電界効果トランジスタの製造方法 |
US4561169A (en) * | 1982-07-30 | 1985-12-31 | Hitachi, Ltd. | Method of manufacturing semiconductor device utilizing multilayer mask |
DE3230945A1 (de) * | 1982-08-20 | 1984-02-23 | Telefunken electronic GmbH, 7100 Heilbronn | Verfahren zum herstellen eines feldeffekttransistors |
JPS59103355A (ja) * | 1982-12-06 | 1984-06-14 | Nec Corp | 半導体装置 |
JPS616871A (ja) * | 1984-06-21 | 1986-01-13 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタの製造方法 |
-
1985
- 1985-07-29 JP JP60167304A patent/JPS6229175A/ja active Granted
-
1986
- 1986-07-21 US US06/887,211 patent/US4694564A/en not_active Expired - Lifetime
- 1986-07-25 DE DE8686110293T patent/DE3679868D1/de not_active Expired - Lifetime
- 1986-07-25 EP EP86110293A patent/EP0211353B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE3679868D1 (de) | 1991-07-25 |
EP0211353A2 (en) | 1987-02-25 |
EP0211353B1 (en) | 1991-06-19 |
US4694564A (en) | 1987-09-22 |
EP0211353A3 (en) | 1987-11-19 |
JPS6229175A (ja) | 1987-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0156539B2 (ja) | ||
US5858843A (en) | Low temperature method of forming gate electrode and gate dielectric | |
US5288654A (en) | Method of making a mushroom-shaped gate electrode of semiconductor device | |
JP2780986B2 (ja) | 集積回路の製造方法 | |
US4892835A (en) | Method of manufacturing a field effect transistor | |
JP3229665B2 (ja) | Mosfetの製造方法 | |
US4977100A (en) | Method of fabricating a MESFET | |
US4939154A (en) | Method of fabricating an insulated gate semiconductor device having a self-aligned gate | |
JP2677401B2 (ja) | 自己整列ゲートfetの製造方法 | |
US4933297A (en) | Method for etching windows having different depths | |
JP2780162B2 (ja) | 半導体デバイスの製造方法 | |
US20010019866A1 (en) | Method of forming a contact hole in a semiconductor substrate using oxide spacers on the sidewalls of the contact hole | |
US5334545A (en) | Process for forming self-aligning cobalt silicide T-gates of silicon MOS devices | |
US5410174A (en) | Contact structure for integrated circuits | |
US5589418A (en) | Method of forming a polysilicon buried contact | |
JPH02138750A (ja) | 半導体装置の製造方法 | |
JPH02183534A (ja) | 集積デバイス中に接点を形成するために絶縁層を通してテーパー状のホールを形成する方法 | |
JPH0536624A (ja) | 半導体装置の製造方法及び半導体装置 | |
US5237192A (en) | MESFET semiconductor device having a T-shaped gate electrode | |
JP3027236B2 (ja) | 半導体素子およびその製造方法 | |
EP0379925B1 (en) | Process of fabricating dynamic random access memory cell | |
JP3611925B2 (ja) | 電界効果トランジスタ,及びその製造方法 | |
JP3383244B2 (ja) | 半導体トランジスタ及びその製造方法 | |
JP2605647B2 (ja) | 半導体装置の製造方法 | |
JP3471884B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |