JP2677401B2 - 自己整列ゲートｆｅｔの製造方法 - Google Patents
自己整列ゲートｆｅｔの製造方法Info
- Publication number
- JP2677401B2 JP2677401B2 JP63324763A JP32476388A JP2677401B2 JP 2677401 B2 JP2677401 B2 JP 2677401B2 JP 63324763 A JP63324763 A JP 63324763A JP 32476388 A JP32476388 A JP 32476388A JP 2677401 B2 JP2677401 B2 JP 2677401B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- layer
- mask
- metal
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000000034 method Methods 0.000 claims description 96
- 238000005530 etching Methods 0.000 claims description 64
- 239000000463 material Substances 0.000 claims description 52
- 239000007943 implant Substances 0.000 claims description 48
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 35
- 150000002500 ions Chemical class 0.000 claims description 26
- 238000005468 ion implantation Methods 0.000 claims description 23
- 239000003989 dielectric material Substances 0.000 claims description 22
- 230000008859 change Effects 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 153
- 229910052751 metal Inorganic materials 0.000 description 114
- 239000002184 metal Substances 0.000 description 114
- 229920002120 photoresistant polymer Polymers 0.000 description 72
- 230000008569 process Effects 0.000 description 48
- 235000012431 wafers Nutrition 0.000 description 47
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 43
- 238000000137 annealing Methods 0.000 description 42
- 108091006146 Channels Proteins 0.000 description 37
- 239000010931 gold Substances 0.000 description 25
- 229910052737 gold Inorganic materials 0.000 description 23
- 238000012545 processing Methods 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 22
- 229910052710 silicon Inorganic materials 0.000 description 21
- 239000010703 silicon Substances 0.000 description 21
- 239000010936 titanium Substances 0.000 description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 20
- 239000002019 doping agent Substances 0.000 description 20
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 19
- 238000001994 activation Methods 0.000 description 18
- 230000004913 activation Effects 0.000 description 17
- 238000005538 encapsulation Methods 0.000 description 17
- 230000004888 barrier function Effects 0.000 description 16
- 238000001020 plasma etching Methods 0.000 description 15
- 239000008393 encapsulating agent Substances 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 14
- 238000000151 deposition Methods 0.000 description 13
- 239000003870 refractory metal Substances 0.000 description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 12
- 229910052757 nitrogen Inorganic materials 0.000 description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 11
- 230000008901 benefit Effects 0.000 description 11
- 239000000203 mixture Substances 0.000 description 11
- 238000000059 patterning Methods 0.000 description 11
- 229910052719 titanium Inorganic materials 0.000 description 11
- 230000008021 deposition Effects 0.000 description 9
- 230000005669 field effect Effects 0.000 description 9
- 229910052759 nickel Inorganic materials 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 238000002513 implantation Methods 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000013459 approach Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 230000000873 masking effect Effects 0.000 description 7
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 238000007740 vapor deposition Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000004151 rapid thermal annealing Methods 0.000 description 5
- 238000005306 renormalization group theory Methods 0.000 description 5
- -1 titanium-tungsten nitride Chemical class 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000001627 detrimental effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- FHUGMWWUMCDXBC-UHFFFAOYSA-N gold platinum titanium Chemical compound [Ti][Pt][Au] FHUGMWWUMCDXBC-UHFFFAOYSA-N 0.000 description 1
- ZNKMCMOJCDFGFT-UHFFFAOYSA-N gold titanium Chemical compound [Ti].[Au] ZNKMCMOJCDFGFT-UHFFFAOYSA-N 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001258 titanium gold Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
- H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28581—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/105—Masks, metal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/131—Reactive ion etching rie
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/143—Shadow masking
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は砒化ガリウム（GaAs）電界効果トランジスタ
（FET）に関するものであり、またこのようなトランジ
スタの製造方法に関するものである。特に、本発明は集
積回路分野において使用するための自己整列ゲート（SA
G）を製造するための方法に関するものである。
（FET）に関するものであり、またこのようなトランジ
スタの製造方法に関するものである。特に、本発明は集
積回路分野において使用するための自己整列ゲート（SA
G）を製造するための方法に関するものである。
［従来の技術］ この方法は現在以下の２つのカテゴリに属して使用さ
れている。即ち（１）熱安定耐火ゲート（RG）、および
（２）代用ゲート（SG）である。処理の観点から、RG方
法はSG方法より製造が簡単で容易であるが、それはショ
ッツキ（Schottky）ゲート金属の熱安定性について厳し
い要求がある。SGアプローチはゲート金属における異常
な熱安定性を必要としないが、慎重に制御されたＴ形プ
ロファイルを具備する３層ゲート代用マスクの困難な形
成を必要とする。
れている。即ち（１）熱安定耐火ゲート（RG）、および
（２）代用ゲート（SG）である。処理の観点から、RG方
法はSG方法より製造が簡単で容易であるが、それはショ
ッツキ（Schottky）ゲート金属の熱安定性について厳し
い要求がある。SGアプローチはゲート金属における異常
な熱安定性を必要としないが、慎重に制御されたＴ形プ
ロファイルを具備する３層ゲート代用マスクの困難な形
成を必要とする。
RGアプローチはSGアプローチよりも全体的に優れてい
るけれども、RGアプローチの先の実施例は不十分な技術
のためこの方法のいくつかの様相を妥協する必要があっ
た。過去における１つの大きな問題はゲート金属の熱安
定性が750-800℃以上の温度で自己整列されたｎ＋注入
の焼きなましを許容するには不十分であるが、しかるに
装置のチャンネル注入の最適な活性化は800℃以上で発
生し、一般に炉アニールについては約810℃−850℃の範
囲であり、一般にRTA（迅速熱アニール）については900
℃以上であるということであった。これは２つの可能な
妥協の１つを必要とする。即ち、ｎ＋注入領域と一致す
るアニーリング温度で初期チャンネル注入およびそれに
続く装置領域の両方をアニールするか、あるいは２つの
別々のアニールをする、すなわち適切な時間−温度積で
のゲート形成以前のチャンネルアニールと、その後の最
適温度以下でソース／ドレインアニールの２回のアニー
ルをするかのいずれかである。いずれかの場合において
も、ソースおよびドレイン注入領域における注入活性化
および電子可動性は悪化し、そのためFET特性は最適条
件より低い。
るけれども、RGアプローチの先の実施例は不十分な技術
のためこの方法のいくつかの様相を妥協する必要があっ
た。過去における１つの大きな問題はゲート金属の熱安
定性が750-800℃以上の温度で自己整列されたｎ＋注入
の焼きなましを許容するには不十分であるが、しかるに
装置のチャンネル注入の最適な活性化は800℃以上で発
生し、一般に炉アニールについては約810℃−850℃の範
囲であり、一般にRTA（迅速熱アニール）については900
℃以上であるということであった。これは２つの可能な
妥協の１つを必要とする。即ち、ｎ＋注入領域と一致す
るアニーリング温度で初期チャンネル注入およびそれに
続く装置領域の両方をアニールするか、あるいは２つの
別々のアニールをする、すなわち適切な時間−温度積で
のゲート形成以前のチャンネルアニールと、その後の最
適温度以下でソース／ドレインアニールの２回のアニー
ルをするかのいずれかである。いずれかの場合において
も、ソースおよびドレイン注入領域における注入活性化
および電子可動性は悪化し、そのためFET特性は最適条
件より低い。
RGアプローチのいくつかの実施例のもう１つの欠点は
耐火性ゲート金属をプラズマエッチングするためのフォ
トレジストマスクの使用である。すなわち、このアプロ
ーチはオーバーハングしている“Ｔゲート”構造を伴わ
ずにFETを生じるので、それは自己整列されたｎ＋領域
の縁部からゲートの位置を離して置くための手段がなく
ても良く、それ故キャパシタンス（Ｃgd）および直列抵
抗の両方に関して同時にゲート構造を最適化する手段は
ない。
耐火性ゲート金属をプラズマエッチングするためのフォ
トレジストマスクの使用である。すなわち、このアプロ
ーチはオーバーハングしている“Ｔゲート”構造を伴わ
ずにFETを生じるので、それは自己整列されたｎ＋領域
の縁部からゲートの位置を離して置くための手段がなく
ても良く、それ故キャパシタンス（Ｃgd）および直列抵
抗の両方に関して同時にゲート構造を最適化する手段は
ない。
SG方法において、金が耐火性金属として使用される
が、それは金が低比抵抗であり、その熱安定性がこの方
法にとって充分であるからである。しかしながら、RG方
法において、使用された耐火性金属は、それらがゲート
ショッツキ接触の必要な熱安定性を達成できるものでな
ければならない。金はこの方法のためには適切である金
属ではない。過去におけるもう１つの問題は金に比較し
てRG方法のため適切な耐火性金属が高比抵抗であること
であった。耐火性ゲート金属の高比抵抗は、RGアプロー
チでは耐火性金属に伴う可能なより低い比抵抗を有して
いなければならない第１のレベルの相互接続金属がSG方
法におけるゲートマスクレベルよりむしろ付加的なマス
クレベルによって定められるためにRGアプローチでは複
雑である。また高いゲート抵抗はRG処理されたFETの性
能を低下させ、高周波アナログ回路を構成するためこの
非常に製造可能な方法を使用することができない。
が、それは金が低比抵抗であり、その熱安定性がこの方
法にとって充分であるからである。しかしながら、RG方
法において、使用された耐火性金属は、それらがゲート
ショッツキ接触の必要な熱安定性を達成できるものでな
ければならない。金はこの方法のためには適切である金
属ではない。過去におけるもう１つの問題は金に比較し
てRG方法のため適切な耐火性金属が高比抵抗であること
であった。耐火性ゲート金属の高比抵抗は、RGアプロー
チでは耐火性金属に伴う可能なより低い比抵抗を有して
いなければならない第１のレベルの相互接続金属がSG方
法におけるゲートマスクレベルよりむしろ付加的なマス
クレベルによって定められるためにRGアプローチでは複
雑である。また高いゲート抵抗はRG処理されたFETの性
能を低下させ、高周波アナログ回路を構成するためこの
非常に製造可能な方法を使用することができない。
従来のSAG FETは対称構造を用いられ、自己整列ゲー
ト電極のいずれかの側のｎ＋領域も高くドープした。こ
の構造は、構成は比較的製造が容易であるけれどもいく
つかの欠点を有する。第１に、ゲートのドレイン側に対
する注入されたｎ＋ドレイン領域の接近はゲート−ドレ
イン破壊電圧をかなり減少し、FETの最大電力処理能力
を厳しく制限する。更に注入されたｎ＋ドレインの高ド
ーピングおよびそのゲート金属化部分への接近はゲート
−ドレインキャパシタンスを増加する。最後に、ソース
およびドレインｎ＋領域間の接近した間隔は寄生基体電
流を増加し、それによってFETの出力抵抗を減少させ
る。これらの全てはアナログまたはデジタル回路のいず
れで使用されるときにも自己整列FETの性能に悪影響を
及ぼすが、特に高周波数アナログ信号を処理するための
自己整列FETの使用は対称的な装置の構造の上記欠点に
よって損われる。
ト電極のいずれかの側のｎ＋領域も高くドープした。こ
の構造は、構成は比較的製造が容易であるけれどもいく
つかの欠点を有する。第１に、ゲートのドレイン側に対
する注入されたｎ＋ドレイン領域の接近はゲート−ドレ
イン破壊電圧をかなり減少し、FETの最大電力処理能力
を厳しく制限する。更に注入されたｎ＋ドレインの高ド
ーピングおよびそのゲート金属化部分への接近はゲート
−ドレインキャパシタンスを増加する。最後に、ソース
およびドレインｎ＋領域間の接近した間隔は寄生基体電
流を増加し、それによってFETの出力抵抗を減少させ
る。これらの全てはアナログまたはデジタル回路のいず
れで使用されるときにも自己整列FETの性能に悪影響を
及ぼすが、特に高周波数アナログ信号を処理するための
自己整列FETの使用は対称的な装置の構造の上記欠点に
よって損われる。
［発明が解決すべき課題］ それ故、本発明の目的は上記のような従来技術の欠点
のないGaAs電界効果トランジスタを製造する容易で簡単
な製造方法を提供することである。
のないGaAs電界効果トランジスタを製造する容易で簡単
な製造方法を提供することである。
本発明の付加的目的は、出力抵抗及びゲート・ドレイ
ン破壊電圧が増加され、ゲート・ドレインキャパシタン
スが減少されるような自己整列ゲート電界効果トランジ
スタの製造方法を提供することである。
ン破壊電圧が増加され、ゲート・ドレインキャパシタン
スが減少されるような自己整列ゲート電界効果トランジ
スタの製造方法を提供することである。
本発明の目的はまた改良されたソース・ドレイン破壊
電圧を有するFETの製造方法を提供することである。
電圧を有するFETの製造方法を提供することである。
本発明のもう１つの目的は１ミクロン以下のゲートラ
イン幅を１ミクロンマスクを使用して容易に光学的に定
めるFETを提供することである。
イン幅を１ミクロンマスクを使用して容易に光学的に定
めるFETを提供することである。
［課題解決のための手段および作用］ この目的は本発明の方法によって達成される。本発明
のGaAs FETの製造方法は基板上に第１のドーピングレベ
ルを有するGaAsチャンネル領域を形成し、前記チャンネ
ル領域上にゲート材料の層を形成し、前記チャンネル上
および前記ゲート材料の前記層上にゲートを定めるエッ
チングマスクを設け、このエッチングマスクを使用して
前記ゲート材料層の露出部分をエッチングしてＴ構造を
形成するように前記エッチングマスクの下のゲート材料
を第１の寸法までアンダーカットするようにエッチング
してゲートを作成し、前記チャンネル内へ第２のドーピ
ングレベルで不純物を注入して前記エッチングマスクと
自己整列されたソースおよびドレイン領域を形成し、前
記エッチングマスクを除去するGaAs FETの製造方法にお
いて、前記エッチングマスクの除去後、前記ソース、前
記ドレインおよび前記ゲートを覆うように前記第１の寸
法以下より小さい厚さを有する誘電体材料層を形成して
この誘電体材料層による実質的に垂直な壁をゲートの側
面に形成し、この誘電体材料層を通してイオン注入を行
いその注入エネルギおよび濃度は前記ソースおよびドレ
イン領域の表面水平な誘電体材料層はマスクとして作用
せずイオンが貫通してチャンネル領域に注入されるが、
前記ゲート側面に形成された垂直な壁の誘電体材料層で
は透過が部分的に制限されるように選定され、この垂直
な壁の部分を通って注入されたイオンにより前記第１の
ドーピングレベルと第２のドーピングレベルとの間のド
ーピングレベルを有する変化領域が形成されることを特
徴とする。
のGaAs FETの製造方法は基板上に第１のドーピングレベ
ルを有するGaAsチャンネル領域を形成し、前記チャンネ
ル領域上にゲート材料の層を形成し、前記チャンネル上
および前記ゲート材料の前記層上にゲートを定めるエッ
チングマスクを設け、このエッチングマスクを使用して
前記ゲート材料層の露出部分をエッチングしてＴ構造を
形成するように前記エッチングマスクの下のゲート材料
を第１の寸法までアンダーカットするようにエッチング
してゲートを作成し、前記チャンネル内へ第２のドーピ
ングレベルで不純物を注入して前記エッチングマスクと
自己整列されたソースおよびドレイン領域を形成し、前
記エッチングマスクを除去するGaAs FETの製造方法にお
いて、前記エッチングマスクの除去後、前記ソース、前
記ドレインおよび前記ゲートを覆うように前記第１の寸
法以下より小さい厚さを有する誘電体材料層を形成して
この誘電体材料層による実質的に垂直な壁をゲートの側
面に形成し、この誘電体材料層を通してイオン注入を行
いその注入エネルギおよび濃度は前記ソースおよびドレ
イン領域の表面水平な誘電体材料層はマスクとして作用
せずイオンが貫通してチャンネル領域に注入されるが、
前記ゲート側面に形成された垂直な壁の誘電体材料層で
は透過が部分的に制限されるように選定され、この垂直
な壁の部分を通って注入されたイオンにより前記第１の
ドーピングレベルと第２のドーピングレベルとの間のド
ーピングレベルを有する変化領域が形成されることを特
徴とする。
［実施例］ 第１図は自己整列ゲート電界効果トランジスタの構造
を示し、トランジスタ全体を符号10で示す。
を示し、トランジスタ全体を符号10で示す。
半導体ウェハ11の処理が説明され、第２図において始
まり、ここで砒化ガリウム（GaAs）基板12は溶媒中で初
めに洗浄され、それから機械的スラリ研磨処理の使用に
よってダメージを受けた基板12の部分を除去するためエ
ッチングされる。基板表面のエッチングで少なくとも約
５μｍ除去することによって、ダメージを受けた部分が
除去され、改良された電気特性が生じる。基板からの物
質の除去における問題は、ピット、またはきめの粗い表
面がある種のエッチング液によって生じることである。
この問題を避ける好ましいエッチング液は5:1:1の比率
の硫酸と過酸化水素と水（H2SO4：H2O2：H2O）の混合物
であり、約30°−40℃の範囲の温度で使用される。この
エッチング液はウェハ11にダメージを与えずにウェハ11
の表面を滑らかなままにし、それはウェハの別の処理に
おいて、特にフォトリソグラフィの実施時に好ましい。
まり、ここで砒化ガリウム（GaAs）基板12は溶媒中で初
めに洗浄され、それから機械的スラリ研磨処理の使用に
よってダメージを受けた基板12の部分を除去するためエ
ッチングされる。基板表面のエッチングで少なくとも約
５μｍ除去することによって、ダメージを受けた部分が
除去され、改良された電気特性が生じる。基板からの物
質の除去における問題は、ピット、またはきめの粗い表
面がある種のエッチング液によって生じることである。
この問題を避ける好ましいエッチング液は5:1:1の比率
の硫酸と過酸化水素と水（H2SO4：H2O2：H2O）の混合物
であり、約30°−40℃の範囲の温度で使用される。この
エッチング液はウェハ11にダメージを与えずにウェハ11
の表面を滑らかなままにし、それはウェハの別の処理に
おいて、特にフォトリソグラフィの実施時に好ましい。
GaAsのための保護（パッシベイション）層として機能
する誘電体層14は900Å以下の適切な誘電体材料によっ
て基板12の１表面上に形成される。誘電体層14のための
好ましい材料は窒化シリコン（SiN）、酸化窒化シリコ
ン（SiON）および二酸化シリコン（SiO2）である。誘電
体層14の形成は、例えば次の処理中にフォトレジスト残
余物からそれを絶縁することによって基板表面を保護す
る。しかしながら、誘電体層14は除去され、そのためイ
オン注入は、直接、露出したGaAs表面、あるいはその上
に形成された薄い天然酸化物のみを有するGaAs表面へな
されることもできる。
する誘電体層14は900Å以下の適切な誘電体材料によっ
て基板12の１表面上に形成される。誘電体層14のための
好ましい材料は窒化シリコン（SiN）、酸化窒化シリコ
ン（SiON）および二酸化シリコン（SiO2）である。誘電
体層14の形成は、例えば次の処理中にフォトレジスト残
余物からそれを絶縁することによって基板表面を保護す
る。しかしながら、誘電体層14は除去され、そのためイ
オン注入は、直接、露出したGaAs表面、あるいはその上
に形成された薄い天然酸化物のみを有するGaAs表面へな
されることもできる。
フォトレジスト層16は誘電体層14の表面15上に形成さ
れる。フォトレジスト層16は整合用マーク13のためパタ
ーン化され、それはマスクの整列、例えばこの処理の終
わりに注入領域をパターン化するためウェハ11上の整列
マークと整列させる。整合用マーク13のパターンは誘電
体層14内へエッチングされ、それから下にあるGaAs基板
12内へエッチングされる。整合用マークのエッチング
後、フォトレジスト層16が、好ましくは酸素プラズマに
よって除去される。
れる。フォトレジスト層16は整合用マーク13のためパタ
ーン化され、それはマスクの整列、例えばこの処理の終
わりに注入領域をパターン化するためウェハ11上の整列
マークと整列させる。整合用マーク13のパターンは誘電
体層14内へエッチングされ、それから下にあるGaAs基板
12内へエッチングされる。整合用マークのエッチング
後、フォトレジスト層16が、好ましくは酸素プラズマに
よって除去される。
別のフォトレジスト層18が第3a図において示されるよ
うに表面15上に形成される。フォトレジスト層18は誘電
体層14を経て下にあるGaAs基板12内への選択的なイオン
注入のため１以上のウィンド17を形成するようにパター
ン化される。パターン化は任意の既知の方法で実施され
る。一般的に、所望されたパターンを有するフォトレジ
ストマスクがフォトレジスト層18上に配置され、マスク
上の整合用マークを基板12上の整合用マークと整列させ
る。フォトレジスト18はマスクを経て光にさらされ、そ
れからマスクが除去される。溶媒が加えられ、そのため
レジストの露光部分は溶解されて洗浄され、露光してい
ないレジストは注入マスクとして機能するように残る。
このフォトリソグラフィックパターン化は別のフォトレ
ジスト技術を使用して同様に実施され得る。
うに表面15上に形成される。フォトレジスト層18は誘電
体層14を経て下にあるGaAs基板12内への選択的なイオン
注入のため１以上のウィンド17を形成するようにパター
ン化される。パターン化は任意の既知の方法で実施され
る。一般的に、所望されたパターンを有するフォトレジ
ストマスクがフォトレジスト層18上に配置され、マスク
上の整合用マークを基板12上の整合用マークと整列させ
る。フォトレジスト18はマスクを経て光にさらされ、そ
れからマスクが除去される。溶媒が加えられ、そのため
レジストの露光部分は溶解されて洗浄され、露光してい
ないレジストは注入マスクとして機能するように残る。
このフォトリソグラフィックパターン化は別のフォトレ
ジスト技術を使用して同様に実施され得る。
イオン注入過程は任意の既知の方法で実施される。１
つの方法において、ウェハ11は真空室において支持さ
れ、イオンのビームは一様にその上を通過し、ウィンド
17を経てGaAs基板12中へ注入される。注入された領域は
19で示される。誘電体層14の材料は好ましくは無定形構
造を有し、従って層14を経て到達するイオンの平面チャ
ンネル効果を最小にする。もしもっと急峻な注入プロフ
ァイルが所望されるなら、誘電体層14は除去されるかあ
るいは厚さ約300Åへ減少されても良いが、それは誘電
体被覆がフォトレジスト剥離中GaAsを保護するのに非常
に有効であり、この注入がGaAs基板12中へ直接（あるい
は間接的な程度が少ない状態で）なされるからである。
注入が実施された後で、フォトレジスト層18は例えば酸
素プラズマ中で除去される。
つの方法において、ウェハ11は真空室において支持さ
れ、イオンのビームは一様にその上を通過し、ウィンド
17を経てGaAs基板12中へ注入される。注入された領域は
19で示される。誘電体層14の材料は好ましくは無定形構
造を有し、従って層14を経て到達するイオンの平面チャ
ンネル効果を最小にする。もしもっと急峻な注入プロフ
ァイルが所望されるなら、誘電体層14は除去されるかあ
るいは厚さ約300Åへ減少されても良いが、それは誘電
体被覆がフォトレジスト剥離中GaAsを保護するのに非常
に有効であり、この注入がGaAs基板12中へ直接（あるい
は間接的な程度が少ない状態で）なされるからである。
注入が実施された後で、フォトレジスト層18は例えば酸
素プラズマ中で除去される。
付加的選択的注入過程は誘電体層14の頂部で別のフォ
トレジスト層（図示されていない）の形成によって実施
され、新しいウィンド領域を形成するためフォトレジス
ト層をパターン化し、新しいウィンド領域を経て所望さ
れたドーパント材料を誘電体層14へおよびGaAs基板12へ
注入する。付加的フォトレジストはその後除去される。
従って、多数の異なるタイプの能動および受動装置は、
例えばエンファンスメントモードおよびデフレションモ
ードFET、ダイオードおよび抵抗器は同じウェハ上に構
成される。これは、GaAs基板において、異なる不純物お
よび／または不純物濃度を有する多重イオン注入領域の
形成によって可能にされる。
トレジスト層（図示されていない）の形成によって実施
され、新しいウィンド領域を形成するためフォトレジス
ト層をパターン化し、新しいウィンド領域を経て所望さ
れたドーパント材料を誘電体層14へおよびGaAs基板12へ
注入する。付加的フォトレジストはその後除去される。
従って、多数の異なるタイプの能動および受動装置は、
例えばエンファンスメントモードおよびデフレションモ
ードFET、ダイオードおよび抵抗器は同じウェハ上に構
成される。これは、GaAs基板において、異なる不純物お
よび／または不純物濃度を有する多重イオン注入領域の
形成によって可能にされる。
所望された選択注入過程の終了後、誘電体層14は使用
された誘電体に対して適切な方法で除去される。SiO2に
対しては、フッ化水素（HF）エッチングが適切である。
金属層20はウェハ11の注入表面を含む表面26上で形成さ
れる。金属層20はチタニウム−タングステン（TiW）か
ら形成される。層20の形成の１方法は2000Åの深さまで
のチタニウム−タングステンをスパッタ付着させること
によって達成される。既知の金属層は原子比30:70でチ
タニウムとタングステンを含む。これは10重量パーセン
トのチタニウムおよび90重量パーセントのタングステン
に等しい。この組成物のスパッタターゲットは元来シリ
コン半導体工業の分野において、例えばアルミニウムと
ポリシリコンとの間のチタニウム−タングステン拡散バ
リア層をスパッタ付着するため使用されている。これら
のスパッタターゲットが砒化ガリウム分野において温度
安定ショッツキ接触を形成するためチタニウム−タング
ステンを付着するように使用されたとき、800℃以上の
温度でのアニーリングがTiW:GaAsショッツキバリアの電
気的特性の低下を引起こすことが見出だされた。しかし
ながら、ｎ型ドーパントとしてのシリコンの活性効率は
一般に800℃以上の温度でのアニーリングを必要とす
る。それ故２つのアニーリング過程を実施することが必
要とされ、一方は、ゲート形成の前に、830-850℃の温
度でチャンネル注入の最適な活性化を達成することであ
り、第２はソースおよびドレイン最適化のため必要とさ
れる多量のイオン注入後に、このショッツキゲートの機
能的低下を阻止するために750-800℃の低温で行われ
る。第２の低温アニーリングは以下の理由のためソース
およびドレイン領域において注入活性化および電子移動
度の最適なレベルを低下させた。典型的に、シリコンは
GaAsのためのイオン注入ドーパントとして使用される。
シリコンは両性であり、従ってそれがガリウム側に接着
するかそれとも砒素側に接着するかによってｎ型および
ｐ型ドーパントとして機能する。アニーリング時間およ
び温度はシリコンが主としてガリウム側に接着して電子
ドナー（ｎ型）として機能するかそれとも砒素側に接着
し電子アクセプタ（ｐ型）として機能するかを決定す
る。あるアニーリング時間および温度積で、電子ドナー
となるシリコン原子の割合いが最大にされる。これは、
ｎ型GaAs材料がより高い電子移動度を有するのて所望さ
れる状態である。約800℃と950℃の間の温度で約10分乃
至30分の時間であるような半導体分野において既知の最
適なアニールスケジュールはn/p型活性化を増加する。
迅速な熱アニーリングはまたRTAアニールのための既知
のスケジュールに従って使用され、1050℃の温度および
10秒の時間を含む。第１の適切なアニールに後続して、
第２のアニールは最初に得られるn/p活性化比を低下す
る。従って、第２のアニールは低温、即ち800℃で10分
間行われ、それは最適条件（即ち810℃で20分間）以下
である。従って、ソースおよびドレインｎ＋活性化は最
適化されない。チャンネルのため、90％の効率（n/p）
が所望される。従って、必要とされる低温でのアニーリ
ングはｎ＋領域において注入活性化効率および電子移動
度を最適な値より小さくする。
された誘電体に対して適切な方法で除去される。SiO2に
対しては、フッ化水素（HF）エッチングが適切である。
金属層20はウェハ11の注入表面を含む表面26上で形成さ
れる。金属層20はチタニウム−タングステン（TiW）か
ら形成される。層20の形成の１方法は2000Åの深さまで
のチタニウム−タングステンをスパッタ付着させること
によって達成される。既知の金属層は原子比30:70でチ
タニウムとタングステンを含む。これは10重量パーセン
トのチタニウムおよび90重量パーセントのタングステン
に等しい。この組成物のスパッタターゲットは元来シリ
コン半導体工業の分野において、例えばアルミニウムと
ポリシリコンとの間のチタニウム−タングステン拡散バ
リア層をスパッタ付着するため使用されている。これら
のスパッタターゲットが砒化ガリウム分野において温度
安定ショッツキ接触を形成するためチタニウム−タング
ステンを付着するように使用されたとき、800℃以上の
温度でのアニーリングがTiW:GaAsショッツキバリアの電
気的特性の低下を引起こすことが見出だされた。しかし
ながら、ｎ型ドーパントとしてのシリコンの活性効率は
一般に800℃以上の温度でのアニーリングを必要とす
る。それ故２つのアニーリング過程を実施することが必
要とされ、一方は、ゲート形成の前に、830-850℃の温
度でチャンネル注入の最適な活性化を達成することであ
り、第２はソースおよびドレイン最適化のため必要とさ
れる多量のイオン注入後に、このショッツキゲートの機
能的低下を阻止するために750-800℃の低温で行われ
る。第２の低温アニーリングは以下の理由のためソース
およびドレイン領域において注入活性化および電子移動
度の最適なレベルを低下させた。典型的に、シリコンは
GaAsのためのイオン注入ドーパントとして使用される。
シリコンは両性であり、従ってそれがガリウム側に接着
するかそれとも砒素側に接着するかによってｎ型および
ｐ型ドーパントとして機能する。アニーリング時間およ
び温度はシリコンが主としてガリウム側に接着して電子
ドナー（ｎ型）として機能するかそれとも砒素側に接着
し電子アクセプタ（ｐ型）として機能するかを決定す
る。あるアニーリング時間および温度積で、電子ドナー
となるシリコン原子の割合いが最大にされる。これは、
ｎ型GaAs材料がより高い電子移動度を有するのて所望さ
れる状態である。約800℃と950℃の間の温度で約10分乃
至30分の時間であるような半導体分野において既知の最
適なアニールスケジュールはn/p型活性化を増加する。
迅速な熱アニーリングはまたRTAアニールのための既知
のスケジュールに従って使用され、1050℃の温度および
10秒の時間を含む。第１の適切なアニールに後続して、
第２のアニールは最初に得られるn/p活性化比を低下す
る。従って、第２のアニールは低温、即ち800℃で10分
間行われ、それは最適条件（即ち810℃で20分間）以下
である。従って、ソースおよびドレインｎ＋活性化は最
適化されない。チャンネルのため、90％の効率（n/p）
が所望される。従って、必要とされる低温でのアニーリ
ングはｎ＋領域において注入活性化効率および電子移動
度を最適な値より小さくする。
予期しないことであったが、付着層20中の１乃至20原
子パーセントのチタニウムと99乃至80原子パーセントの
タングステンの比率の混合物が熱安定性をこの層へ与
え、そのためそれがチタニウム−タングステン：砒化ガ
リウムショッツキバリアの電気特性の低下を伴わずに80
0-950℃の間の温度での炉アニーリングに耐えられるこ
とがわかった。好ましくは、アニーリングは約810-850
℃の範囲の温度で最適イオン注入活性化を達成するため
実施される。高温での金属層20の熱安定性のため、それ
はより高温での１回のアニーリング過程のみを行うこと
を可能にし、両注入の最適活性化を生じ、電子移動度を
増加し、それ故寄生抵抗を減少し、高い相互コンダクタ
ンスを与える。単独の高温アニーリング過程から生じる
他の改良されたFET特性は低いドレイン・ソースバイア
ス電圧での装置の動作を含み、それは同じ電力消費およ
びバイアスレベルに伴ってより高いバイアス状態下で、
あるいはより速い切換え時間での動作に関して低い電力
消費を生じる。混合物中のチタニウムのパーセンテージ
における増加に伴って、熱安定性は金属半導体インター
フェースでのTiAs組成物形成のため低下し始める。従っ
て、減少されたチタニウムレベルに伴って、高温処理中
のTiWの安定性は達成される。
子パーセントのチタニウムと99乃至80原子パーセントの
タングステンの比率の混合物が熱安定性をこの層へ与
え、そのためそれがチタニウム−タングステン：砒化ガ
リウムショッツキバリアの電気特性の低下を伴わずに80
0-950℃の間の温度での炉アニーリングに耐えられるこ
とがわかった。好ましくは、アニーリングは約810-850
℃の範囲の温度で最適イオン注入活性化を達成するため
実施される。高温での金属層20の熱安定性のため、それ
はより高温での１回のアニーリング過程のみを行うこと
を可能にし、両注入の最適活性化を生じ、電子移動度を
増加し、それ故寄生抵抗を減少し、高い相互コンダクタ
ンスを与える。単独の高温アニーリング過程から生じる
他の改良されたFET特性は低いドレイン・ソースバイア
ス電圧での装置の動作を含み、それは同じ電力消費およ
びバイアスレベルに伴ってより高いバイアス状態下で、
あるいはより速い切換え時間での動作に関して低い電力
消費を生じる。混合物中のチタニウムのパーセンテージ
における増加に伴って、熱安定性は金属半導体インター
フェースでのTiAs組成物形成のため低下し始める。従っ
て、減少されたチタニウムレベルに伴って、高温処理中
のTiWの安定性は達成される。
金属層中の減少された原子パーセントのチタニウムを
経る１方法はスパッタ条件を変えることである。典型的
なスパッタリング処理において、ウェハ11は真空室中に
配置され、30:70（原子比）のTiWターゲット電極がDCま
たはRF回路においてカソードとして使用される。アルゴ
ン気体は低圧で室中へ通され、TiWカソードは電子衝撃
を受け、ウェハ11上にTiWを放出する。ウェハ11の室内
部の圧力状態およびバイアスを含むあるスパッタ状態を
変えることによって、チタニウムの原子の比率は付着さ
れた層の改善された熱安定性を生じる30パーセントから
減少される。10mトルの圧力およびターゲット電極より
高い約220Vのウェハバイアスにおいて、５−10原子パー
セントのTiがスパッタされた金属において得られる。基
板バイアスがなくてさえ、低圧、即ち10mトルが維持さ
れ約2KWのターゲット供給および０−１基板供給が行わ
れるときターゲット中におけるより低いTi含有物によっ
てゲートを形成することができることがわかった。
経る１方法はスパッタ条件を変えることである。典型的
なスパッタリング処理において、ウェハ11は真空室中に
配置され、30:70（原子比）のTiWターゲット電極がDCま
たはRF回路においてカソードとして使用される。アルゴ
ン気体は低圧で室中へ通され、TiWカソードは電子衝撃
を受け、ウェハ11上にTiWを放出する。ウェハ11の室内
部の圧力状態およびバイアスを含むあるスパッタ状態を
変えることによって、チタニウムの原子の比率は付着さ
れた層の改善された熱安定性を生じる30パーセントから
減少される。10mトルの圧力およびターゲット電極より
高い約220Vのウェハバイアスにおいて、５−10原子パー
セントのTiがスパッタされた金属において得られる。基
板バイアスがなくてさえ、低圧、即ち10mトルが維持さ
れ約2KWのターゲット供給および０−１基板供給が行わ
れるときターゲット中におけるより低いTi含有物によっ
てゲートを形成することができることがわかった。
第3b図および第４図を参照すると、ウェハ処理におけ
る次の過程はTiW層20上のもう１つのマスキングレベル
の形成に伴って始まるゲート構造24のパターン化であ
る。このマスキングレベルは以下の方法におけるリフト
オフによって形成されパターン化された金属エッチング
マスク22である。高解像度のポジチブのフォトレジスト
または代わりに画像反転フォトレジストマスク21はTiW
層20の頂部に直接配置される。フォトレジストは、マス
ク21が領域を定める開口を有するようにパターン化さ
れ、この領域では金属はエッチングマスク22を形成する
ように維持される。エッチングマスク22のための金属
は、フォトレジストの頂部表面が被覆され、フォトレジ
ストマスク中の開口が満たされるような方法でポジチブ
のフォトレジストマスク上で蒸着される。蒸着後に、フ
ォトレジストマスクは化学的にエッチングして除去さ
れ、フォトレジスト上の金属22′がリフトオフされる。
TiW層20上に残っている金属22は金属エッチングマスク2
2である。エッチングマスク22のための好ましい材料は
ニッケルおよびアルミニウムであるが、しかしここに説
明されるように金もまた使用されても良い。
る次の過程はTiW層20上のもう１つのマスキングレベル
の形成に伴って始まるゲート構造24のパターン化であ
る。このマスキングレベルは以下の方法におけるリフト
オフによって形成されパターン化された金属エッチング
マスク22である。高解像度のポジチブのフォトレジスト
または代わりに画像反転フォトレジストマスク21はTiW
層20の頂部に直接配置される。フォトレジストは、マス
ク21が領域を定める開口を有するようにパターン化さ
れ、この領域では金属はエッチングマスク22を形成する
ように維持される。エッチングマスク22のための金属
は、フォトレジストの頂部表面が被覆され、フォトレジ
ストマスク中の開口が満たされるような方法でポジチブ
のフォトレジストマスク上で蒸着される。蒸着後に、フ
ォトレジストマスクは化学的にエッチングして除去さ
れ、フォトレジスト上の金属22′がリフトオフされる。
TiW層20上に残っている金属22は金属エッチングマスク2
2である。エッチングマスク22のための好ましい材料は
ニッケルおよびアルミニウムであるが、しかしここに説
明されるように金もまた使用されても良い。
蒸着およびリフトオフによって金属エッチングマスク
を定めるための高解像度のポジチブのフォトレジストま
たは画像反転レジスト（IRレジスト）の使用は現在使用
されているフォトレジストによるフォトレジストエッチ
ングマスクの使用より１μｍ以下のゲート幅がかなり容
易に定められることを可能にする。IRレジストは標準の
ポジチブのレジストよりかなり良くRIEに抵抗するが、
金属エッチングマスクは更に良い。加えて、金属エッチ
ングマスク22は以下に論議されるように優秀な注入マス
クとして機能する。フォトレジストが充分な解像度およ
びマスキング特性を有することが認められるという事象
において、このようなフォトレジストは上述された金属
エッチングマスクに代わって都合良く使用されることが
できる。
を定めるための高解像度のポジチブのフォトレジストま
たは画像反転レジスト（IRレジスト）の使用は現在使用
されているフォトレジストによるフォトレジストエッチ
ングマスクの使用より１μｍ以下のゲート幅がかなり容
易に定められることを可能にする。IRレジストは標準の
ポジチブのレジストよりかなり良くRIEに抵抗するが、
金属エッチングマスクは更に良い。加えて、金属エッチ
ングマスク22は以下に論議されるように優秀な注入マス
クとして機能する。フォトレジストが充分な解像度およ
びマスキング特性を有することが認められるという事象
において、このようなフォトレジストは上述された金属
エッチングマスクに代わって都合良く使用されることが
できる。
TiW層20はそれからフッ素ベースのプラズマ中でエッ
チングマスクとして金属マスク22を使用して反応性イオ
ンエッチングされる。プラズマは金属エッチングマスク
22によって被覆されていない領域においてTiW層20をエ
ッチングし、第４図に示されるようにＴ形構造24を形成
するためマスクされた領域をアンダーカットするように
調節されることが望ましい。プラズマアンダーカット量
はプラズマエッチングパラメータを変えることによって
制御される。これは異方性プロファイルを設定するため
低圧で最初にエッチングし、それから等方性エッチング
を引起こしプラズマアンダーカットを達成するように圧
力を増加することによって達成される。その代わり、RI
Eの単独過程は異方性モードにおいて開始するようにさ
れ、表面が清浄にされるときアンダーカットのその速度
を増加しデプレション空間がもはや存在しないようにす
る。エッチングの終了は従来の光学端部点検出装置にお
ける窒素原子吸収ラインの消失によって検出される。
チングマスクとして金属マスク22を使用して反応性イオ
ンエッチングされる。プラズマは金属エッチングマスク
22によって被覆されていない領域においてTiW層20をエ
ッチングし、第４図に示されるようにＴ形構造24を形成
するためマスクされた領域をアンダーカットするように
調節されることが望ましい。プラズマアンダーカット量
はプラズマエッチングパラメータを変えることによって
制御される。これは異方性プロファイルを設定するため
低圧で最初にエッチングし、それから等方性エッチング
を引起こしプラズマアンダーカットを達成するように圧
力を増加することによって達成される。その代わり、RI
Eの単独過程は異方性モードにおいて開始するようにさ
れ、表面が清浄にされるときアンダーカットのその速度
を増加しデプレション空間がもはや存在しないようにす
る。エッチングの終了は従来の光学端部点検出装置にお
ける窒素原子吸収ラインの消失によって検出される。
ゲートパターン化に続いて、フォトレジストマスク28
は第５図において示されるように自己整列イオン注入の
ための領域29を定めるように表面26上に形成される。用
語“自己整列”は、マスク22がイオン注入に対するバリ
アとして機能し、基板において形成される強くドープさ
れた領域の限界を定めるので使用される。ｎ型ドーピン
グが適切なショッツキ接触を形成するレベルでチャンネ
ルのため使用されるけれども、もっと高いレベルのｎ型
ドーピング（ｎ＋）がもっと高い導電性のソースおよび
ドレイン領域を形成しオーム接触を構成するためのこの
第２の過程から所望される。ｐおよびｐ＋注入が各々シ
ョッツキ接触およびオーム接触のため使用されることも
できるけれども、ｎ型ドーピングが先に説明されたよう
にGaAsにおいてかなり迅速なキャリア伝送を許容し、従
って好ましい。
は第５図において示されるように自己整列イオン注入の
ための領域29を定めるように表面26上に形成される。用
語“自己整列”は、マスク22がイオン注入に対するバリ
アとして機能し、基板において形成される強くドープさ
れた領域の限界を定めるので使用される。ｎ型ドーピン
グが適切なショッツキ接触を形成するレベルでチャンネ
ルのため使用されるけれども、もっと高いレベルのｎ型
ドーピング（ｎ＋）がもっと高い導電性のソースおよび
ドレイン領域を形成しオーム接触を構成するためのこの
第２の過程から所望される。ｐおよびｐ＋注入が各々シ
ョッツキ接触およびオーム接触のため使用されることも
できるけれども、ｎ型ドーピングが先に説明されたよう
にGaAsにおいてかなり迅速なキャリア伝送を許容し、従
って好ましい。
フォトレジストマスク28はウェハ11上にポジチブフォ
トレジストの層を付着し、ｎ＋注入が所望される領域に
おいてマスク（図示されていない）を経てフォトレジス
ト28を露光することによって形成される。マスクおよび
フォトレジストの露光された部分は除去される。それに
よって高濃度のイオン注入のためのウィンド27がウェハ
11の表面26上に形成される。金属エッチングマスク22は
ウィンド領域へ向けられるイオンのための自己整列マス
ク構造として機能する。このイオンはＴ形構造24の両側
で領域中に注入され、ゲート縁部と隣接するｎ＋領域と
の間の小さい横方向の分離によってマスク22によるエッ
チング中アンダーカットの結果としてゲート20より広く
される。金属エッチングマスク22はゲートの幅より長い
ｎ＋注入部と注入部との間隔の生成を許容する。これは
最適化されたGaAs SAG処理の望ましい特徴であり、それ
はこれら２つの寸法の差の制御によってのみゲートキャ
パシタンスと破壊電圧対寄生直列抵抗との間の妥協にお
いてこの装置が最適化されるからである。
トレジストの層を付着し、ｎ＋注入が所望される領域に
おいてマスク（図示されていない）を経てフォトレジス
ト28を露光することによって形成される。マスクおよび
フォトレジストの露光された部分は除去される。それに
よって高濃度のイオン注入のためのウィンド27がウェハ
11の表面26上に形成される。金属エッチングマスク22は
ウィンド領域へ向けられるイオンのための自己整列マス
ク構造として機能する。このイオンはＴ形構造24の両側
で領域中に注入され、ゲート縁部と隣接するｎ＋領域と
の間の小さい横方向の分離によってマスク22によるエッ
チング中アンダーカットの結果としてゲート20より広く
される。金属エッチングマスク22はゲートの幅より長い
ｎ＋注入部と注入部との間隔の生成を許容する。これは
最適化されたGaAs SAG処理の望ましい特徴であり、それ
はこれら２つの寸法の差の制御によってのみゲートキャ
パシタンスと破壊電圧対寄生直列抵抗との間の妥協にお
いてこの装置が最適化されるからである。
ｎ＋注入はエッチングマスク22によってＴ形構造24の
領域からマスクされ、隣接するｎ＋領域からの各ゲート
縁部の分離がゲート金属のプラズマアンダーカットによ
って決定される。プラズマアンダーカットはエッチング
中ゲートキャパシタンスおよび直列抵抗の両方に関して
ゲート構造の最適化を許容するのに充分正確に制御され
る。フォトレジストマスク28はＯ2プラズマにおいて除
去され、エッチングマスク22は55℃の塩酸中で溶解さ
れ、それはまた残っているフォトレジスト残余物を除去
する。
領域からマスクされ、隣接するｎ＋領域からの各ゲート
縁部の分離がゲート金属のプラズマアンダーカットによ
って決定される。プラズマアンダーカットはエッチング
中ゲートキャパシタンスおよび直列抵抗の両方に関して
ゲート構造の最適化を許容するのに充分正確に制御され
る。フォトレジストマスク28はＯ2プラズマにおいて除
去され、エッチングマスク22は55℃の塩酸中で溶解さ
れ、それはまた残っているフォトレジスト残余物を除去
する。
ウェハはそれから約5000Å以下の誘電体封入材料30に
よって被覆され、約810℃で約20分間アニールされる。
封入材料30はGaAsウェハ11が分解しないように保護する
が、それは砒素が高いアニーリング温度で蒸発するから
である。TiW素子の原子比によって層20が非常に高い熱
安定性を有することが可能になるので、チャンネルおよ
びソース・ドレインｎ＋注入の両方のためただ１回のア
ニーリング過程のみが必要とされる。上述されたよう
に、これは、各注入の最適なn/p活性化、従って高い電
気移動度、減少された寄生抵抗、および特定の装置特性
が得られることを許容する。それはまた１個のアニーリ
ング炉および２つの別々のアニーリング処理の必要性を
排除し、それによって製造時間および費用を減少する。
誘電体封入材料30は二酸化シリコン（SiO2）、窒化シリ
コン（SiN）、ポリイミドまたは酸化窒化シリコン（SiO
N）であって良い。これらの誘電体のCVDまたはプラズマ
付着（PECVD）等による付着は、フォトレジストで行わ
れているような回転して付着されるポリイミドを除いて
好ましい。
よって被覆され、約810℃で約20分間アニールされる。
封入材料30はGaAsウェハ11が分解しないように保護する
が、それは砒素が高いアニーリング温度で蒸発するから
である。TiW素子の原子比によって層20が非常に高い熱
安定性を有することが可能になるので、チャンネルおよ
びソース・ドレインｎ＋注入の両方のためただ１回のア
ニーリング過程のみが必要とされる。上述されたよう
に、これは、各注入の最適なn/p活性化、従って高い電
気移動度、減少された寄生抵抗、および特定の装置特性
が得られることを許容する。それはまた１個のアニーリ
ング炉および２つの別々のアニーリング処理の必要性を
排除し、それによって製造時間および費用を減少する。
誘電体封入材料30は二酸化シリコン（SiO2）、窒化シリ
コン（SiN）、ポリイミドまたは酸化窒化シリコン（SiO
N）であって良い。これらの誘電体のCVDまたはプラズマ
付着（PECVD）等による付着は、フォトレジストで行わ
れているような回転して付着されるポリイミドを除いて
好ましい。
次の過程は表面26上のオームコンタクト32の形成であ
る。これは多数の方法で達成される。１方法において、
アニーリング封入材料30はフッ化水素酸中で除去され、
コンタクト32は蒸着およびリフトオフによって形成され
る。リフトオフ過程はエッチングマスク22の形成に関し
て前記したものと同様の方法で実施される。
る。これは多数の方法で達成される。１方法において、
アニーリング封入材料30はフッ化水素酸中で除去され、
コンタクト32は蒸着およびリフトオフによって形成され
る。リフトオフ過程はエッチングマスク22の形成に関し
て前記したものと同様の方法で実施される。
第６図に示される第２の方法において、アニーリング
封入材料30はウェハ11上に適切に残され、埋め込まれた
コンタクト32は表面26への封入材料によってオームコン
タクトパターンをプラズマエッチングすることによって
形成され、それからエッチングされたパターンへ金属を
蒸着させ、パターンをリフトオフする。再び、通常のリ
フトオフ手続がこの過程のため使用されても良い。
封入材料30はウェハ11上に適切に残され、埋め込まれた
コンタクト32は表面26への封入材料によってオームコン
タクトパターンをプラズマエッチングすることによって
形成され、それからエッチングされたパターンへ金属を
蒸着させ、パターンをリフトオフする。再び、通常のリ
フトオフ手続がこの過程のため使用されても良い。
接触32のための好ましい材料は150Åのニッケル、次
に200Åのゲルマニウム、それから2000Åの金の積層構
造であるが、しかしニッケルで覆われた金−ゲルマニウ
ム組成物の第１の層もまた適している。封入材料の除去
を使用する方法は処理の観点からはより簡単であるけれ
ども、第２の方法は封入材料のほとんどを維持し、更に
完全なゲートパッシベイションを行うことができる利点
を有し、装置の信頼性を大きくする。いずれかのアプロ
ーチによって、コンタクト32の材料は蒸着よりむしろス
パッタリングによって付着され、より良い本質的な表面
清浄化および再生可能な接触特性を示す。
に200Åのゲルマニウム、それから2000Åの金の積層構
造であるが、しかしニッケルで覆われた金−ゲルマニウ
ム組成物の第１の層もまた適している。封入材料の除去
を使用する方法は処理の観点からはより簡単であるけれ
ども、第２の方法は封入材料のほとんどを維持し、更に
完全なゲートパッシベイションを行うことができる利点
を有し、装置の信頼性を大きくする。いずれかのアプロ
ーチによって、コンタクト32の材料は蒸着よりむしろス
パッタリングによって付着され、より良い本質的な表面
清浄化および再生可能な接触特性を示す。
いずれかの場合において、コンタクト32は好ましくは
石英−ハロゲンタングステンランプによって約380℃へ
迅速に加熱され10乃至30秒間この温度を維持することに
よって、GaAs表面26へ合金される。
石英−ハロゲンタングステンランプによって約380℃へ
迅速に加熱され10乃至30秒間この温度を維持することに
よって、GaAs表面26へ合金される。
第７図を参照すると、オームコンタクト32が合金され
た後で、第１のレベルの導電性相互接続金属34は表面15
上に形成され、リフトオフ処理によってパターン化され
る。この金属層34はオームコンタクト32を被覆し、選択
されたゲートの端部で選択されたゲートパッドへの接続
をなす。第15図はゲートの各端部にゲートパッド71を有
する蛇行ゲート20を示す。TiWゲート金属は、その高い
比抵抗のため回路相互接続にとって有効ではなく、導電
層34はこのために機能する。層34のために好ましい材料
はチタニウム−金、チタニウム−パラジウム−金あるい
はチタニウム−プラチナ−金のいずれかである。
た後で、第１のレベルの導電性相互接続金属34は表面15
上に形成され、リフトオフ処理によってパターン化され
る。この金属層34はオームコンタクト32を被覆し、選択
されたゲートの端部で選択されたゲートパッドへの接続
をなす。第15図はゲートの各端部にゲートパッド71を有
する蛇行ゲート20を示す。TiWゲート金属は、その高い
比抵抗のため回路相互接続にとって有効ではなく、導電
層34はこのために機能する。層34のために好ましい材料
はチタニウム−金、チタニウム−パラジウム−金あるい
はチタニウム−プラチナ−金のいずれかである。
付加的レベルの相互接続（図示されていない）は内部
層誘電体36によって構造を被覆することによって適合さ
れ、内部層接続位置で誘電体36を経てパターン化された
フォトレジスト層40を設け、孔38をエッチングする。相
互接続35の次のレベルは第１図において示される。後に
説明さるように、この多重レベル金属構造は多数の選択
的処理選択において都合良く平坦にされる。
層誘電体36によって構造を被覆することによって適合さ
れ、内部層接続位置で誘電体36を経てパターン化された
フォトレジスト層40を設け、孔38をエッチングする。相
互接続35の次のレベルは第１図において示される。後に
説明さるように、この多重レベル金属構造は多数の選択
的処理選択において都合良く平坦にされる。
第８図を参照すると、本発明による自己整列電界効果
トランジスタの製造方法における第１の過程が示されて
いる。本質的に、基板12が使用される。基板12は砒化ガ
リウム（GaAs）であって良く、一般に、最初に適当な溶
媒中で洗浄され、それから機械的スラリ研磨処理の使用
によってダメージを受けた基板の部分を除去するためエ
ッチングされる。基板を処理する技術が良く知られてい
る。示されるように、基板12は砒化ガリウムであっても
良いが任意の適切な半導体材料もまた使用される。基板
12の処理後、チャンネルが通常の技術に従って構成され
ているFET装置のための能動チャンネル領域19を形成す
る。能動チャンネル領域19の形成は基板上のエピタキシ
ャル層生長によって達成され、それはそれから意図され
た装置領域の電気的分解が行われる。
トランジスタの製造方法における第１の過程が示されて
いる。本質的に、基板12が使用される。基板12は砒化ガ
リウム（GaAs）であって良く、一般に、最初に適当な溶
媒中で洗浄され、それから機械的スラリ研磨処理の使用
によってダメージを受けた基板の部分を除去するためエ
ッチングされる。基板を処理する技術が良く知られてい
る。示されるように、基板12は砒化ガリウムであっても
良いが任意の適切な半導体材料もまた使用される。基板
12の処理後、チャンネルが通常の技術に従って構成され
ているFET装置のための能動チャンネル領域19を形成す
る。能動チャンネル領域19の形成は基板上のエピタキシ
ャル層生長によって達成され、それはそれから意図され
た装置領域の電気的分解が行われる。
その代わり、半導体の所望された領域中の適切なドー
パントを利用することによって選択的イオン注入を使用
できる。全表面はそれから適切な金属の薄い層20によっ
て被覆されるが、それは炉アニールのための750°乃至8
50℃の範囲で、またそのショッツキバリア特性の低下を
伴わない迅速な熱処理に対しては約1050℃までの高温で
のアニーリングに耐えるのに充分な熱安定性を有する。
パントを利用することによって選択的イオン注入を使用
できる。全表面はそれから適切な金属の薄い層20によっ
て被覆されるが、それは炉アニールのための750°乃至8
50℃の範囲で、またそのショッツキバリア特性の低下を
伴わない迅速な熱処理に対しては約1050℃までの高温で
のアニーリングに耐えるのに充分な熱安定性を有する。
第８図からわかるように、金属層20は第１のレベルの
ゲート金属である。この目的に適切なショッツキゲート
金属20の例は窒化チタニウム−タングステン、窒化タン
グステンおよびケイ化タングステンである。しかしなが
ら、記述されるアニーリング過程を使用できる任意の金
属が使用できることが理解される。本質的に、第８図は
上述された過程の終了後の装置の横断面図を示す。
ゲート金属である。この目的に適切なショッツキゲート
金属20の例は窒化チタニウム−タングステン、窒化タン
グステンおよびケイ化タングステンである。しかしなが
ら、記述されるアニーリング過程を使用できる任意の金
属が使用できることが理解される。本質的に、第８図は
上述された過程の終了後の装置の横断面図を示す。
第9a図、第9b図を参照すると、この方法における第２
の過程が示されており、同様の参照符号が対応する部分
を示す。第9a図において、第１のレベルのゲート金属層
20はこの装置のためのゲート電極構造（やはり20で示さ
れている）へパターン化される。好ましい技術は先に説
明された通常の蒸着およびリフトオフのような方法によ
って金属エッチングマスク22を定めることである。全体
を符号22で示されている金属エッチングマスクはニッケ
ルから成るけれども、しかしアルミニウムおよび金もま
たこの目的のためには適している。いずれにしても、エ
ッチングマスク22が形成された後で、余分のゲート金属
はプラズマまたは反応性イオンエッチングによって除去
され、従って第9a図に示されるように、エッチングマス
ク22によってマスクされるゲート金属20を残す。
の過程が示されており、同様の参照符号が対応する部分
を示す。第9a図において、第１のレベルのゲート金属層
20はこの装置のためのゲート電極構造（やはり20で示さ
れている）へパターン化される。好ましい技術は先に説
明された通常の蒸着およびリフトオフのような方法によ
って金属エッチングマスク22を定めることである。全体
を符号22で示されている金属エッチングマスクはニッケ
ルから成るけれども、しかしアルミニウムおよび金もま
たこの目的のためには適している。いずれにしても、エ
ッチングマスク22が形成された後で、余分のゲート金属
はプラズマまたは反応性イオンエッチングによって除去
され、従って第9a図に示されるように、エッチングマス
ク22によってマスクされるゲート金属20を残す。
第３の過程RIE動作は耐火性金属膜内へエッチングマ
スクパターンを伝達するように実施される。このエッチ
ング処理の顕著な特徴は再現可能な寸法のその自己制限
アンダーカットである。この動作は以下の通りである。
スクパターンを伝達するように実施される。このエッチ
ング処理の顕著な特徴は再現可能な寸法のその自己制限
アンダーカットである。この動作は以下の通りである。
１） 低圧および高電力の状態下の簡単なアルゴンエッ
チング 20mトル、0.4W/cm2 ２） ウェハのマスクされていない領域からの耐火性金
属を除去するための媒体圧力および充分長い電力のCF4
エッチング 40mトル、0.2W/cm2 ３） 所望されるアンダーカットを生成するための高圧
および低電力でのCF4：O2He（40:10:50分圧）エッチン
グ 200mトル、0.08W/cm2 ウェハは大気にさらされないのが好ましく、連続エッ
チング過程間の真空に維持される。
チング 20mトル、0.4W/cm2 ２） ウェハのマスクされていない領域からの耐火性金
属を除去するための媒体圧力および充分長い電力のCF4
エッチング 40mトル、0.2W/cm2 ３） 所望されるアンダーカットを生成するための高圧
および低電力でのCF4：O2He（40:10:50分圧）エッチン
グ 200mトル、0.08W/cm2 ウェハは大気にさらされないのが好ましく、連続エッ
チング過程間の真空に維持される。
第１の過程において、ウェハはエネルギッシュなアル
ゴンイオン衝撃によってスパッタ洗浄される。この過程
の期間は20nmの耐火性金属を除去するのに必要なものと
して決定される。これは２つの利点を有する。第１に耐
火性金属との密接した接触におけるエッチングマスク金
属の非常に薄い膜が全てのエッチングマスクの造作を取
巻いている。このような薄い膜は非理想的リフトオフパ
ターン化処理の結果である。それらは視覚的検査によっ
て観察できない程薄く、しかもRIE方法における有効な
エッチングマスクとして機能するのに充分な厚さであ
る。それ故、それらはＴゲートのアンダーカット寸法に
おける変化性の観察できないソースを与える。第１の過
程はこの望ましくない金属を除去する。第２に、耐火性
金属の表面上の汚染物または酸化物の存在は膜のエッチ
ングを最初に抑制し、エッチングのための導入時間を生
じる。スパッタエッチングは耐火性金属表面を洗浄し、
それによってエッチング導入時間を最小にし、続くRIE
過程の開始のため更に一様の表面を生じる。
ゴンイオン衝撃によってスパッタ洗浄される。この過程
の期間は20nmの耐火性金属を除去するのに必要なものと
して決定される。これは２つの利点を有する。第１に耐
火性金属との密接した接触におけるエッチングマスク金
属の非常に薄い膜が全てのエッチングマスクの造作を取
巻いている。このような薄い膜は非理想的リフトオフパ
ターン化処理の結果である。それらは視覚的検査によっ
て観察できない程薄く、しかもRIE方法における有効な
エッチングマスクとして機能するのに充分な厚さであ
る。それ故、それらはＴゲートのアンダーカット寸法に
おける変化性の観察できないソースを与える。第１の過
程はこの望ましくない金属を除去する。第２に、耐火性
金属の表面上の汚染物または酸化物の存在は膜のエッチ
ングを最初に抑制し、エッチングのための導入時間を生
じる。スパッタエッチングは耐火性金属表面を洗浄し、
それによってエッチング導入時間を最小にし、続くRIE
過程の開始のため更に一様の表面を生じる。
第２の過程の状態はエッチングされた耐火性金属にお
ける異方性プロファイルを生じるように選択されるが顕
著なアンダーカットはない。この過程は、第9a図におい
て示されるように、下にある耐火性金属膜においてエッ
チングマスク寸法を単に再生するものである。この処理
過程は、結果がマスクの僅かなアンダーカットであるの
で過度のエッチング時間の公差であることが注目され
る。しかし、エッチングの異方性のため、これはそれほ
ど重要ではない。光学端部点検出は、GaAs表面が露出し
た耐火性金属から明瞭にされたときを決定するために通
常使用された。
ける異方性プロファイルを生じるように選択されるが顕
著なアンダーカットはない。この過程は、第9a図におい
て示されるように、下にある耐火性金属膜においてエッ
チングマスク寸法を単に再生するものである。この処理
過程は、結果がマスクの僅かなアンダーカットであるの
で過度のエッチング時間の公差であることが注目され
る。しかし、エッチングの異方性のため、これはそれほ
ど重要ではない。光学端部点検出は、GaAs表面が露出し
た耐火性金属から明瞭にされたときを決定するために通
常使用された。
第３の過程は再生可能な量までエッチングマスクをア
ンダーカットする自己制限エッチングである。エッチン
グパラメータは特定の適用のためのアンダーカット寸法
に合うように調節される。上述されたエッチング状態の
ため、および約2000Åの厚さを有する耐火層20と約1.4
マイクロメータの幅を有するエッチングマスク22のた
め、エッチングマスク22の自己制限アンダーカットはゲ
ートの両側で約0.4マイクロメータである。従って、0.5
μｍのゲートの長さが生じる。もしエッチングマスクの
寸法が変えられるなら、それは結果として生じるゲート
寸法であり、0.4μｍのアンダーカットは依然として提
供されるからである。もう１つの例においては、第２の
エッチング過程は上記例におけるより多少長くオーバー
エッチングすることを許容されるが、エッチングマスク
のアンダーカットが約0.3マイクロメータであることが
わかった。従って、エッチング方法の１観点の変化は自
己制限されたアンダーカットの大きさを変えることがで
きることがわかる。ヘリウムはアルゴンより長い平均自
由行程のため不活性ガスとして選択された。その他の不
活性ガスも使用されることが可能であると思われる。
ンダーカットする自己制限エッチングである。エッチン
グパラメータは特定の適用のためのアンダーカット寸法
に合うように調節される。上述されたエッチング状態の
ため、および約2000Åの厚さを有する耐火層20と約1.4
マイクロメータの幅を有するエッチングマスク22のた
め、エッチングマスク22の自己制限アンダーカットはゲ
ートの両側で約0.4マイクロメータである。従って、0.5
μｍのゲートの長さが生じる。もしエッチングマスクの
寸法が変えられるなら、それは結果として生じるゲート
寸法であり、0.4μｍのアンダーカットは依然として提
供されるからである。もう１つの例においては、第２の
エッチング過程は上記例におけるより多少長くオーバー
エッチングすることを許容されるが、エッチングマスク
のアンダーカットが約0.3マイクロメータであることが
わかった。従って、エッチング方法の１観点の変化は自
己制限されたアンダーカットの大きさを変えることがで
きることがわかる。ヘリウムはアルゴンより長い平均自
由行程のため不活性ガスとして選択された。その他の不
活性ガスも使用されることが可能であると思われる。
この３つの過程はゲート20がテーパー状の形を有する
ようにし、そのゲートの長さはマスク22とのゲート交差
の長さより短い。このテーパーの原因はあまりよく知ら
れていないけれども、マスクの寸法より短い再生可能な
ゲートの長さが得られることが確認された。マスクへの
接着力がゲートの頂部でより大きな領域によって強めら
れるので、このテーパー状のゲートプロファイルを有す
ることは有利である。もし残っている領域が小さすぎる
なら、マスクは剥離する。また、与えられたゲートの長
さのため、テーパープロファイルはより大きな断面と、
従ってより低い抵抗を与える。
ようにし、そのゲートの長さはマスク22とのゲート交差
の長さより短い。このテーパーの原因はあまりよく知ら
れていないけれども、マスクの寸法より短い再生可能な
ゲートの長さが得られることが確認された。マスクへの
接着力がゲートの頂部でより大きな領域によって強めら
れるので、このテーパー状のゲートプロファイルを有す
ることは有利である。もし残っている領域が小さすぎる
なら、マスクは剥離する。また、与えられたゲートの長
さのため、テーパープロファイルはより大きな断面と、
従ってより低い抵抗を与える。
Ｔゲート形成後、選択的自己整列ｎ＋イオン注入は、
低抵抗ソースおよびドレインコンタクトのため半導体ウ
ェハ中に高導電領域を生成するように実行される。Ｔゲ
ートは自己整列注入マスク（エッチングマスク22）を含
むが、一方パターン化されたフォトレジストマスク28は
装置の分離を行う。第10図を参照すると、この方法にお
ける別の過程が示されている。ゲート金属を選択的にエ
ッチングしプラズマあるいは反応性イオンエッチングに
よって過剰の金属を除去した後で、ウェハはフォトレジ
スト層28によって被覆され、装置の両方の半分の上のフ
ォトレジスト中に開口を含む注入ウィンド27a、27bを定
めるため従来の技術に従ってパターン化される。適切な
ドーパントイオンはそれから開口の領域中の半導体内へ
注入され、従って非対称的な装置構造を形成する。説明
された状況において、ｎ型チャンネル19は、ゲートがそ
のソース側のｎ＋領域41へ隣接しているようにｎ＋領域
41,43を形成するため第２のｎ型注入によって注入され
るが、しかしドレイン側の任意の距離“d"だけｎ＋領域
43から離される。この間隔“d"のための好ましい距離は
約１μｍであるが、しかし0.5μｍまで小さくしてゲー
ト・ドレイン電極距離と同じにすることもできる。本質
的に、好ましいドーパントイオンはシリコンであるが、
任意のｎ型ドーパントイオンが使用されても良い。第10
図からわかるように、FET装置のソースおよびドレイン
領域をそれぞれ構成する領域41および43はドーパントイ
オンによって強くドープされ、ｎ＋領域であり、チャン
ネルに比較して高い導電性を示す。
低抵抗ソースおよびドレインコンタクトのため半導体ウ
ェハ中に高導電領域を生成するように実行される。Ｔゲ
ートは自己整列注入マスク（エッチングマスク22）を含
むが、一方パターン化されたフォトレジストマスク28は
装置の分離を行う。第10図を参照すると、この方法にお
ける別の過程が示されている。ゲート金属を選択的にエ
ッチングしプラズマあるいは反応性イオンエッチングに
よって過剰の金属を除去した後で、ウェハはフォトレジ
スト層28によって被覆され、装置の両方の半分の上のフ
ォトレジスト中に開口を含む注入ウィンド27a、27bを定
めるため従来の技術に従ってパターン化される。適切な
ドーパントイオンはそれから開口の領域中の半導体内へ
注入され、従って非対称的な装置構造を形成する。説明
された状況において、ｎ型チャンネル19は、ゲートがそ
のソース側のｎ＋領域41へ隣接しているようにｎ＋領域
41,43を形成するため第２のｎ型注入によって注入され
るが、しかしドレイン側の任意の距離“d"だけｎ＋領域
43から離される。この間隔“d"のための好ましい距離は
約１μｍであるが、しかし0.5μｍまで小さくしてゲー
ト・ドレイン電極距離と同じにすることもできる。本質
的に、好ましいドーパントイオンはシリコンであるが、
任意のｎ型ドーパントイオンが使用されても良い。第10
図からわかるように、FET装置のソースおよびドレイン
領域をそれぞれ構成する領域41および43はドーパントイ
オンによって強くドープされ、ｎ＋領域であり、チャン
ネルに比較して高い導電性を示す。
第11a図は本発明の方法における次の過程を示す。第1
1a図において、エッチングマスク材料22は除去され、20
のような第１のレベルのゲート金属領域が維持される。
やはり対応する符号は同様の部分を示す。第１のレベル
のゲート金属エッチングマスク22の除去後、ウェハがゲ
ート電極構造20を被覆するような方法で適切な誘電体材
料51によって封入される。誘電体材料51の厚さはゲート
電極の厚さ以上であることが望ましい。好ましい封入材
料は酸化窒化シリコン（SiON）であるが、しかし二酸化
シリコンおよび窒化シリコンもまたこの目的のため適し
ている。
1a図において、エッチングマスク材料22は除去され、20
のような第１のレベルのゲート金属領域が維持される。
やはり対応する符号は同様の部分を示す。第１のレベル
のゲート金属エッチングマスク22の除去後、ウェハがゲ
ート電極構造20を被覆するような方法で適切な誘電体材
料51によって封入される。誘電体材料51の厚さはゲート
電極の厚さ以上であることが望ましい。好ましい封入材
料は酸化窒化シリコン（SiON）であるが、しかし二酸化
シリコンおよび窒化シリコンもまたこの目的のため適し
ている。
この方法においてこの点で、複雑な回路の再現性を非
常に改善する処理を選択することが可能である。EFETお
よびDFETは単独回路において所望されるので、両方のタ
イプの装置の特性のための処理を最適化できることは重
要である。
常に改善する処理を選択することが可能である。EFETお
よびDFETは単独回路において所望されるので、両方のタ
イプの装置の特性のための処理を最適化できることは重
要である。
アニールキャップとしてのみでなく注入マスクとして
も適切な誘電体封入材料51の使用によって、付加的な自
己整列注入を行うことが可能である。第11a図はSiONで
ある封入材料51を示す。SiON層51を使用することによっ
て適切な自己整列注入を得るため、層の厚さが、層51が
水平平面上にあるようなそれらの位置に沿って選択され
た注入エネルギでイオン注入をマスクしないことを確か
にすることが必要である。しかしながら、その層51がゲ
ート20の側部壁61のような垂直側部壁に隣接している場
所では、層51の垂直な厚さはゲートの高さのみでなく層
の厚さにもまた依存している。従って、垂直注入はゲー
トに隣接するチャンネルの部分からマスクされた状態
で、前にｎ＋注入された領域41、43と残っているチャン
ネル領域19との間の中間領域66,68でチャンネル内へ注
入される。
も適切な誘電体封入材料51の使用によって、付加的な自
己整列注入を行うことが可能である。第11a図はSiONで
ある封入材料51を示す。SiON層51を使用することによっ
て適切な自己整列注入を得るため、層の厚さが、層51が
水平平面上にあるようなそれらの位置に沿って選択され
た注入エネルギでイオン注入をマスクしないことを確か
にすることが必要である。しかしながら、その層51がゲ
ート20の側部壁61のような垂直側部壁に隣接している場
所では、層51の垂直な厚さはゲートの高さのみでなく層
の厚さにもまた依存している。従って、垂直注入はゲー
トに隣接するチャンネルの部分からマスクされた状態
で、前にｎ＋注入された領域41、43と残っているチャン
ネル領域19との間の中間領域66,68でチャンネル内へ注
入される。
この結果を得るため、封入材料51は垂直平面上のその
水平の厚さとほぼ同じである水平表面上の垂直な厚さを
有するように適合して与えられる。SiON、Si3N4およびS
iO2は適合して供給され、水平および垂直表面の両方の
上のそれらの厚さはほぼ同じである。例としてSiONを使
用すると、約100nmの厚さの適合層51は第11a図に示され
ようにプラズマ増加化学蒸気付着によって与えられる。
これは水平表面上に100nmのSiONの垂直の厚さを生じ、
ゲートに隣接するSiONの100nmの幅のスペーサはゲート
の高さ（200nm）プラスSiON層の100nmの垂直な高さ（厚
さ）を有する。従って、垂直に測定された約300nmのSiO
Nはゲートに隣接して与えられる。このスペーサはイオ
ン注入過程にわたって垂直イオン貫通を実質的に妨げ
る。ここで、注入エネルギは約100Kevであるように選択
され、注入されたイオンはシリコンである。
水平の厚さとほぼ同じである水平表面上の垂直な厚さを
有するように適合して与えられる。SiON、Si3N4およびS
iO2は適合して供給され、水平および垂直表面の両方の
上のそれらの厚さはほぼ同じである。例としてSiONを使
用すると、約100nmの厚さの適合層51は第11a図に示され
ようにプラズマ増加化学蒸気付着によって与えられる。
これは水平表面上に100nmのSiONの垂直の厚さを生じ、
ゲートに隣接するSiONの100nmの幅のスペーサはゲート
の高さ（200nm）プラスSiON層の100nmの垂直な高さ（厚
さ）を有する。従って、垂直に測定された約300nmのSiO
Nはゲートに隣接して与えられる。このスペーサはイオ
ン注入過程にわたって垂直イオン貫通を実質的に妨げ
る。ここで、注入エネルギは約100Kevであるように選択
され、注入されたイオンはシリコンである。
変化領域はゲートから横に離されている。注入マスク
としての側部壁の使用は短いチャンネル効果を避けるこ
とにおいて別の利点を与える。短いチャンネル効果は、
変化領域がゲート金属を接触する場合に生じる。もしア
ンダーカットが0.4μｍであるなら、EFETが動作するな
らソースとゲートの間の寸法が0.3マイクロメータ以上
では一般に機能的ではないので、変化領域を使用するこ
とは絶対的である。変化領域からゲートまでの望ましい
距離は0.1μｍ以下であるが、短いチャンネル効果を避
けるため、変化領域はゲートから横に離される。
としての側部壁の使用は短いチャンネル効果を避けるこ
とにおいて別の利点を与える。短いチャンネル効果は、
変化領域がゲート金属を接触する場合に生じる。もしア
ンダーカットが0.4μｍであるなら、EFETが動作するな
らソースとゲートの間の寸法が0.3マイクロメータ以上
では一般に機能的ではないので、変化領域を使用するこ
とは絶対的である。変化領域からゲートまでの望ましい
距離は0.1μｍ以下であるが、短いチャンネル効果を避
けるため、変化領域はゲートから横に離される。
第11b図は、ｎ′ドーピングレベル（約３−８×1017
イオン／cm3）を有する中間領域66,68、ｎ＋ドーピング
レベル（約1.0×1018イオン／cm3以上）を有する高ドー
プ領域41,43および軽くドープされたチャンネル19（約
１−４×1017イオン／cm3）を含むテーパー状の注入プ
ロファイルを示し、チャンネルについては約0.2マイク
ロメータ以下の注入の厚さまたは深さであるとする。
ｎ′注入では、基板の導電性のｎドープ領域が基板を経
て隣接する装置と意図しない相互接続を行われないこと
を確実にするためフォトレジスト64によってマスクされ
る。適切な厚さのフォトレジストによる基板のマスキン
グによって、装置絶縁が維持される。ゲート（および上
に存在するSiON）はチャンネル内への余分な注入を防ぐ
ためスペーサ間でチャンネル19をマスクする。
イオン／cm3）を有する中間領域66,68、ｎ＋ドーピング
レベル（約1.0×1018イオン／cm3以上）を有する高ドー
プ領域41,43および軽くドープされたチャンネル19（約
１−４×1017イオン／cm3）を含むテーパー状の注入プ
ロファイルを示し、チャンネルについては約0.2マイク
ロメータ以下の注入の厚さまたは深さであるとする。
ｎ′注入では、基板の導電性のｎドープ領域が基板を経
て隣接する装置と意図しない相互接続を行われないこと
を確実にするためフォトレジスト64によってマスクされ
る。適切な厚さのフォトレジストによる基板のマスキン
グによって、装置絶縁が維持される。ゲート（および上
に存在するSiON）はチャンネル内への余分な注入を防ぐ
ためスペーサ間でチャンネル19をマスクする。
ここに説明されるような全ての処理の流れにおいて、
この処理選択の利点は、チャンネルがSiONの除去および
Ar中の25％Ｎ2の大気中で反応性スパッタリングによっ
てGaAsチャンネル上への200nmのT:WNの直接的付着処理
が後続している85nmのPECVD SiONによって90Kevでシリ
コンを注入することによって形成される。Niエッチング
マスクの150nmの厚さはゲートを定めるため蒸着および
リフトオフによって形成される。第９図に関して説明さ
れたシーケンサを形成するアンダーカットＴゲートの自
己制限の３つの過程が後続し、シリコンはｎ＋領域を形
成するため露出したGaAs内へ120Kevで注入される。それ
からエッチングマスクは化学的に除去される。100nmのP
ECVD SiONはアニールキャップおよび後の100Kevシリコ
ン注入のため自己整列注入スペーサを提供するために付
着される。810℃のアニールでシーケンスを終了する。
アニールの目的が全ての注入されたシリコンを活性化す
ることであることが注目される。
この処理選択の利点は、チャンネルがSiONの除去および
Ar中の25％Ｎ2の大気中で反応性スパッタリングによっ
てGaAsチャンネル上への200nmのT:WNの直接的付着処理
が後続している85nmのPECVD SiONによって90Kevでシリ
コンを注入することによって形成される。Niエッチング
マスクの150nmの厚さはゲートを定めるため蒸着および
リフトオフによって形成される。第９図に関して説明さ
れたシーケンサを形成するアンダーカットＴゲートの自
己制限の３つの過程が後続し、シリコンはｎ＋領域を形
成するため露出したGaAs内へ120Kevで注入される。それ
からエッチングマスクは化学的に除去される。100nmのP
ECVD SiONはアニールキャップおよび後の100Kevシリコ
ン注入のため自己整列注入スペーサを提供するために付
着される。810℃のアニールでシーケンスを終了する。
アニールの目的が全ての注入されたシリコンを活性化す
ることであることが注目される。
フォトレジスト64はｎ′注入に続いて剥離され、この
方法は以下に説明されるように続く。テーパーのプロフ
ァイルが処理選択であり、以下の処理の説明において更
には論議されないことが注目される。しかしながら、以
下の処理過程は一般にこの選択的と過程と匹敵し、更に
論議しないことはこの処理選択が含まれないあるいは得
られないことを示すものではない。更に、フォトレジス
ト64によって選択された装置を被覆することによって、
テーパーのプロファイルを伴ういくつかの装置を選択的
に提供することが可能であり、ウェハ上のその他の装置
は２つのレベル（チャンネル:n＋注入）プロファイルを
維持する。
方法は以下に説明されるように続く。テーパーのプロフ
ァイルが処理選択であり、以下の処理の説明において更
には論議されないことが注目される。しかしながら、以
下の処理過程は一般にこの選択的と過程と匹敵し、更に
論議しないことはこの処理選択が含まれないあるいは得
られないことを示すものではない。更に、フォトレジス
ト64によって選択された装置を被覆することによって、
テーパーのプロファイルを伴ういくつかの装置を選択的
に提供することが可能であり、ウェハ上のその他の装置
は２つのレベル（チャンネル:n＋注入）プロファイルを
維持する。
第12図を参照すると、処理における次の過程が示され
ている。アニーリング後、アニールされたキャップが平
坦にされる。これは最初に封入されたウェハ上へポリイ
ミドあるいはフォトレジストのような平坦化材料52の厚
い、例えば2000乃至5000オングストロームの層を回転に
より付着することによって達成する。フォトレジストの
厚さは少なくとも第１のレベルのゲート金属の高さと同
じであることが望ましい。被覆されたウェハはそれから
CF4およびＯ2の混合物中においてプラズマエッチングさ
れ、２つの気体の比率は誘電体封入材料51および平坦化
層52がほぼ等しいエッチング速度を有するよう調節され
る。このウェハはフォトレジスト52の全てが下に存在す
る第１のレベルのゲート金属によって生じている封入材
料51における脹らみと共に除去されるまでエッチングさ
れる。単一のエッチング速度比を確立するため必要とさ
れるCF4/O2混合の正確な比率は封入材料の屈折率に依存
する。本発明を実施する１つの好ましい方法において、
ポリイミドは平坦化誘電体として使用される。ポリイミ
ドはSiONの使用から生じるより低いＣgsおよび低いgmを
与えることが発見された。ポリイミドによって形成され
る装置を使用する回路の設計において、低いＣgsは更に
減少されたgmを補償し、回路の性能全体が改良される。
これらの差は、少なくとも部分において、表面電荷およ
び内部層圧力のためであると思われる。本発明を実施す
るための好ましい方法において、平坦化エッチングは、
第１のレベルのゲート金属の頂部表面が実質的にその全
ての横の広がりに沿って露出されるまで続けられる。こ
れはゲートの頂部表面が周囲の誘電体のレベル上に突出
する構造を生じる誘電体をオーバーエッチングするのに
充分長くCF4/O2エッチングを続けることによって行われ
る。これはコンタクトウィンド形成のため誘電的に被覆
されたゲート部分とマスクを厳密に配置する必要を排除
する。この処理シーケンスは第14a図乃至第14c図に示さ
れているが、第14a図に示されたキャップ51および平坦
化層52は、ゲート20の頂部20′がその全ての横の広がり
に沿って明瞭にされるまでエッチングされる。エッチン
グは誘電体51がチャンネルの連続誘電体絶縁がそのゲー
トへの接触を除いて提供されるように除去されまたはエ
ッチングされる前に一旦止められる。第14c図は耐火性
ゲートと補足的ゲート導電層を非厳密的に配列するため
使用されるリフトオフマスク55を示す。この処理の誤配
列公差は優れている。
ている。アニーリング後、アニールされたキャップが平
坦にされる。これは最初に封入されたウェハ上へポリイ
ミドあるいはフォトレジストのような平坦化材料52の厚
い、例えば2000乃至5000オングストロームの層を回転に
より付着することによって達成する。フォトレジストの
厚さは少なくとも第１のレベルのゲート金属の高さと同
じであることが望ましい。被覆されたウェハはそれから
CF4およびＯ2の混合物中においてプラズマエッチングさ
れ、２つの気体の比率は誘電体封入材料51および平坦化
層52がほぼ等しいエッチング速度を有するよう調節され
る。このウェハはフォトレジスト52の全てが下に存在す
る第１のレベルのゲート金属によって生じている封入材
料51における脹らみと共に除去されるまでエッチングさ
れる。単一のエッチング速度比を確立するため必要とさ
れるCF4/O2混合の正確な比率は封入材料の屈折率に依存
する。本発明を実施する１つの好ましい方法において、
ポリイミドは平坦化誘電体として使用される。ポリイミ
ドはSiONの使用から生じるより低いＣgsおよび低いgmを
与えることが発見された。ポリイミドによって形成され
る装置を使用する回路の設計において、低いＣgsは更に
減少されたgmを補償し、回路の性能全体が改良される。
これらの差は、少なくとも部分において、表面電荷およ
び内部層圧力のためであると思われる。本発明を実施す
るための好ましい方法において、平坦化エッチングは、
第１のレベルのゲート金属の頂部表面が実質的にその全
ての横の広がりに沿って露出されるまで続けられる。こ
れはゲートの頂部表面が周囲の誘電体のレベル上に突出
する構造を生じる誘電体をオーバーエッチングするのに
充分長くCF4/O2エッチングを続けることによって行われ
る。これはコンタクトウィンド形成のため誘電的に被覆
されたゲート部分とマスクを厳密に配置する必要を排除
する。この処理シーケンスは第14a図乃至第14c図に示さ
れているが、第14a図に示されたキャップ51および平坦
化層52は、ゲート20の頂部20′がその全ての横の広がり
に沿って明瞭にされるまでエッチングされる。エッチン
グは誘電体51がチャンネルの連続誘電体絶縁がそのゲー
トへの接触を除いて提供されるように除去されまたはエ
ッチングされる前に一旦止められる。第14c図は耐火性
ゲートと補足的ゲート導電層を非厳密的に配列するため
使用されるリフトオフマスク55を示す。この処理の誤配
列公差は優れている。
第14c図の構造が得られると、補足的ゲート導電層は
構造上へ蒸着されマスク55を化学的にエッチングして除
去し、補足的ゲート導電層からの余分の金属はリフトオ
フされる。ゲートの全ての横の広がりに残る導電層56は
第13a図乃至第13c図において示された層57への作用にお
いて同様であり、層57と共に以下に説明される。
構造上へ蒸着されマスク55を化学的にエッチングして除
去し、補足的ゲート導電層からの余分の金属はリフトオ
フされる。ゲートの全ての横の広がりに残る導電層56は
第13a図乃至第13c図において示された層57への作用にお
いて同様であり、層57と共に以下に説明される。
第13a図を参照すると、ウィンドが、ゲートマスクを
再整列し、封入材料を化学的にエッチングする処理が後
続しているその上のフォトレジスト材料をパターン化す
ることによって耐火性ゲート金属領域20上の封入材料51
がパターン化される。このアプローチにおいて、エッチ
ングがGaAsの任意の部分が露出される前に終了されるこ
とは重要である。本発明のこの観点を実施するための好
ましい方法に従って、非厳密に配列されたフォトレジス
トマスクがそれからパターン化された封入材料51上に与
えられ、ゲートの全頂部表面を実質的に露出するように
パターン化され、それはゲート封入材料51の頂部を清浄
にするように前もってエッチングされる。
再整列し、封入材料を化学的にエッチングする処理が後
続しているその上のフォトレジスト材料をパターン化す
ることによって耐火性ゲート金属領域20上の封入材料51
がパターン化される。このアプローチにおいて、エッチ
ングがGaAsの任意の部分が露出される前に終了されるこ
とは重要である。本発明のこの観点を実施するための好
ましい方法に従って、非厳密に配列されたフォトレジス
トマスクがそれからパターン化された封入材料51上に与
えられ、ゲートの全頂部表面を実質的に露出するように
パターン化され、それはゲート封入材料51の頂部を清浄
にするように前もってエッチングされる。
金25は、ゲート金属領域57の非厳密に配列された
（±.5ミクロン）第２の層（または補足的層）を生成す
るためフォトレジストおよびゲート上へ続いて蒸着させ
られ、フォトレジストによってリフトオフされ、ゲート
金属領域57は露出した第１のレベルのゲート領域20へ堅
固に接着され、その領域20はゲート金属の第１の層の全
頂部表面を実質的に含む。この技術はLgによって示され
たFETゲート長を増加することなくゲート金属の第１の
層20と第２の層57との間の著しい誤整列を許容する。こ
れは本質的に第13b図において示される。この故に、示
されるように、金属領域57は第１の金属層20に関して実
質的に誤整列され、しかも実行可能な動作装置を生成す
る。これは、Lgの増加はFET性能を著しく低下させるの
で本発明の上述された特徴の非常に有利な点である。
（±.5ミクロン）第２の層（または補足的層）を生成す
るためフォトレジストおよびゲート上へ続いて蒸着させ
られ、フォトレジストによってリフトオフされ、ゲート
金属領域57は露出した第１のレベルのゲート領域20へ堅
固に接着され、その領域20はゲート金属の第１の層の全
頂部表面を実質的に含む。この技術はLgによって示され
たFETゲート長を増加することなくゲート金属の第１の
層20と第２の層57との間の著しい誤整列を許容する。こ
れは本質的に第13b図において示される。この故に、示
されるように、金属領域57は第１の金属層20に関して実
質的に誤整列され、しかも実行可能な動作装置を生成す
る。これは、Lgの増加はFET性能を著しく低下させるの
で本発明の上述された特徴の非常に有利な点である。
第13c図を参照すると、付加的ウィンドはゲート電極2
0の両側のソースおよびドレイン領域41および43にわた
って封入材料51においてパターン化される。オーム接続
金属32は、例えば別の蒸着およびリフトオフシーケンス
によって、開口中に供給される。これらのオームコンタ
クト32のための好ましい金属は金、ゲルマニウムおよび
ニッケルの積層構造または混合物である。パターン化
後、ウェハは他の回路素子への外部接続を除いて完成さ
れた自己整列ゲートFETを生じるオームコンタクトを合
金にするため350°乃至500℃の温度へ加熱される。これ
は第13c図に示され、本質的に完成された装置を示す。
0の両側のソースおよびドレイン領域41および43にわた
って封入材料51においてパターン化される。オーム接続
金属32は、例えば別の蒸着およびリフトオフシーケンス
によって、開口中に供給される。これらのオームコンタ
クト32のための好ましい金属は金、ゲルマニウムおよび
ニッケルの積層構造または混合物である。パターン化
後、ウェハは他の回路素子への外部接続を除いて完成さ
れた自己整列ゲートFETを生じるオームコンタクトを合
金にするため350°乃至500℃の温度へ加熱される。これ
は第13c図に示され、本質的に完成された装置を示す。
層20と57とから成る２層金属がFET装置のゲートであ
るとみなされる。
るとみなされる。
しかしながら、更に正確に言えば、ゲートは層20から
成るが、しかし層57は補足的導電性を与え、更に適切に
はゲートコンタクト構造の一部であるとみなされる。層
57は一般に0.06ohm/sqである非常に低いシート抵抗を有
し、もしFETが集積回路中に組込まれているなら、第１
のレベルの相互接続金属として使用される。この故に、
第13c図からわかるように、オームコンタクト32を経て
装置のソースおよびドレインへのアクセスおよび第２の
金属層57を経るゲート電極へのアクセスが可能である。
これは、勿論、実質的には第７図に関して先に説明され
た構成とは異なり、そこでは第１のレベルの相互接続は
各ゲートフィンガの端部でゲートパッドへ接続されてい
る。実質的に（ゲート接触位置でよりもむしろ）全ゲー
トにわたって低いシート抵抗を有する金属の第２の層57
の供給は非常に改良された装置特性を与える。
成るが、しかし層57は補足的導電性を与え、更に適切に
はゲートコンタクト構造の一部であるとみなされる。層
57は一般に0.06ohm/sqである非常に低いシート抵抗を有
し、もしFETが集積回路中に組込まれているなら、第１
のレベルの相互接続金属として使用される。この故に、
第13c図からわかるように、オームコンタクト32を経て
装置のソースおよびドレインへのアクセスおよび第２の
金属層57を経るゲート電極へのアクセスが可能である。
これは、勿論、実質的には第７図に関して先に説明され
た構成とは異なり、そこでは第１のレベルの相互接続は
各ゲートフィンガの端部でゲートパッドへ接続されてい
る。実質的に（ゲート接触位置でよりもむしろ）全ゲー
トにわたって低いシート抵抗を有する金属の第２の層57
の供給は非常に改良された装置特性を与える。
上述のことから明らかなように、多重レベル金属相互
接続が使用される回路において、ゲート長の増加を生じ
ることなく、またゲート長の寸法へのライン分解を要求
することなく既に存在する金属過程における減少された
ゲート抵抗の利点を得ることが可能である。２層ゲート
／ゲート接触構造および平坦化シーケンスは従来の構造
および処理以上の利点を与える。
接続が使用される回路において、ゲート長の増加を生じ
ることなく、またゲート長の寸法へのライン分解を要求
することなく既に存在する金属過程における減少された
ゲート抵抗の利点を得ることが可能である。２層ゲート
／ゲート接触構造および平坦化シーケンスは従来の構造
および処理以上の利点を与える。
第２のレベルの相互接続金属を形成するため、ウェハ
が偏平にされた表面上に層36を形成するため適切な誘電
体材料によって被覆されるような第７図が参照される。
これはグローバル相互接続である第２のレベルの金属を
許容する。ポリイミドのような有機物質は誘電体材料と
して使用される。その他の誘電体材料はプラズマ付着さ
れたSiNまたはSiONのような無機物質を含む。開口36は
パターン化されたフォトレジスト層40を経てプラズマエ
ッチングすることによって誘電体層36に開口される。開
口38は第１図において示された相互接続金属35の付加的
レベルと、第13c図に示された下に存在する第１のレベ
ルの相互接続金属34、ゲート20、または二重層金属12,2
5との間の接触を許容する。
が偏平にされた表面上に層36を形成するため適切な誘電
体材料によって被覆されるような第７図が参照される。
これはグローバル相互接続である第２のレベルの金属を
許容する。ポリイミドのような有機物質は誘電体材料と
して使用される。その他の誘電体材料はプラズマ付着さ
れたSiNまたはSiONのような無機物質を含む。開口36は
パターン化されたフォトレジスト層40を経てプラズマエ
ッチングすることによって誘電体層36に開口される。開
口38は第１図において示された相互接続金属35の付加的
レベルと、第13c図に示された下に存在する第１のレベ
ルの相互接続金属34、ゲート20、または二重層金属12,2
5との間の接触を許容する。
第２のレベルの相互接続金属はパターン化されたエッ
チング可能な層上に付着されてリフトオフによってパタ
ーン化されるか、あるいは内部層誘電体上に付着されて
エッチングによってパターン化され、それは第１図にお
いて全体的に示されているように、それが開口を満たし
第１のレベル金属を接触するような方法で行われる。
チング可能な層上に付着されてリフトオフによってパタ
ーン化されるか、あるいは内部層誘電体上に付着されて
エッチングによってパターン化され、それは第１図にお
いて全体的に示されているように、それが開口を満たし
第１のレベル金属を接触するような方法で行われる。
付加的レベルの相互接続は同じ方法で形成され、所望
されるなら、ウェハはスクラッチ防止のため最終誘電体
のパッシベイション被覆を与えられる。
されるなら、ウェハはスクラッチ防止のため最終誘電体
のパッシベイション被覆を与えられる。
このウェハはそれからチップ内へ切断される。
本発明のもう１つの観点はゲートからのソースおよび
ドレイン注入の非対称的間隔を有効に与える方法を含
む。第８図を再び参照すると、能動チャンネル領域19を
含む半導体ウェハまたは基板12が全体的に示されてい
る。製造方法は本質的にFETのための能動チャンネル領
域の形成によって始まる。これは適当な基板上のエピタ
キシャル層生長によって達成され、意図された装置領域
の絶縁が後続して行われ、あるいはその代わりに半導体
の所望される領域中の適切なドーパントの選択的イオン
注入が後続して行われる。全表面はショッツキバリア特
定の低下を伴わずに750°乃至950℃の範囲の温度でのア
ニーリングに耐えるため充分な熱安定性を有する適切な
金属の薄い層20によって被覆される。この目的のため適
切なショッツキゲート金属の例はチタニウム−タングス
テン、窒化チタニウム−タングステン、窒化タングステ
ンおよびケイ化タングステンであるが、しかしアニール
過程が行われるような任意の金属が使用されても良い。
ドレイン注入の非対称的間隔を有効に与える方法を含
む。第８図を再び参照すると、能動チャンネル領域19を
含む半導体ウェハまたは基板12が全体的に示されてい
る。製造方法は本質的にFETのための能動チャンネル領
域の形成によって始まる。これは適当な基板上のエピタ
キシャル層生長によって達成され、意図された装置領域
の絶縁が後続して行われ、あるいはその代わりに半導体
の所望される領域中の適切なドーパントの選択的イオン
注入が後続して行われる。全表面はショッツキバリア特
定の低下を伴わずに750°乃至950℃の範囲の温度でのア
ニーリングに耐えるため充分な熱安定性を有する適切な
金属の薄い層20によって被覆される。この目的のため適
切なショッツキゲート金属の例はチタニウム−タングス
テン、窒化チタニウム−タングステン、窒化タングステ
ンおよびケイ化タングステンであるが、しかしアニール
過程が行われるような任意の金属が使用されても良い。
第９図を参照すると、次の処理過程が示されている。
ゲート金属20は装置のためゲート電極構造内へパターン
化される。好ましい技術は先に説明されたように蒸着お
びリフトオフによって金属エッチングマスク22を定める
ことである。
ゲート金属20は装置のためゲート電極構造内へパターン
化される。好ましい技術は先に説明されたように蒸着お
びリフトオフによって金属エッチングマスク22を定める
ことである。
第10図を参照すると、ウェハは装置の各ソースおよび
ドレイン側部上に開口27aおよび27bを具備するようにパ
ターン化されるフォトレジスト28によって被覆される。
適切なドーパントイオンはそれから開口27aおよび27bの
範囲において半導体内へ注入され、そのソース側では強
くドープされた領域41に隣接する（マスク22の重複を除
いて）が、ドレイン側で距離“d"をおいて強くドープさ
れた領域43から離れているゲートを伴う非対称的装置構
造を形成する。この分離のための好ましい距離は約１μ
ｍであるが、それは0.5μｍでゲート−ドレイン電極分
離距離と同じにすることもできる。好ましいドーパント
イオンはシリコンであるが、任意のドーパントが使用さ
れても良い。Ｎ型ドーピングは一般に好ましく、これは
先に説明されるようなｎ型付勢のためのアニールスケジ
ュール基準を合せることによってシリコンによって得ら
れる。これはそれから実質的な性能低下を伴わず810℃
で20分間のアニールに耐えられるTiWNゲートの使用を示
唆する。
ドレイン側部上に開口27aおよび27bを具備するようにパ
ターン化されるフォトレジスト28によって被覆される。
適切なドーパントイオンはそれから開口27aおよび27bの
範囲において半導体内へ注入され、そのソース側では強
くドープされた領域41に隣接する（マスク22の重複を除
いて）が、ドレイン側で距離“d"をおいて強くドープさ
れた領域43から離れているゲートを伴う非対称的装置構
造を形成する。この分離のための好ましい距離は約１μ
ｍであるが、それは0.5μｍでゲート−ドレイン電極分
離距離と同じにすることもできる。好ましいドーパント
イオンはシリコンであるが、任意のドーパントが使用さ
れても良い。Ｎ型ドーピングは一般に好ましく、これは
先に説明されるようなｎ型付勢のためのアニールスケジ
ュール基準を合せることによってシリコンによって得ら
れる。これはそれから実質的な性能低下を伴わず810℃
で20分間のアニールに耐えられるTiWNゲートの使用を示
唆する。
別の処理シーケンスにおいて、例えばニッケルのエッ
チングマスクは装置の初期の非対称性を生じるようにチ
ャンネルに関して非対称的に配置され、それはソースお
よびドレインドーピングを増加するため使用されたｎ型
注入によって生成されたｎ＋ドレイン領域へのゲート12
からの間隔を更に増加するため非対称的にフォトレジス
トを設けることによって補足される。
チングマスクは装置の初期の非対称性を生じるようにチ
ャンネルに関して非対称的に配置され、それはソースお
よびドレインドーピングを増加するため使用されたｎ型
注入によって生成されたｎ＋ドレイン領域へのゲート12
からの間隔を更に増加するため非対称的にフォトレジス
トを設けることによって補足される。
第16図に示されるように、ウェハはそれからゲート電
極構造20,22を被覆するような方法で適切な誘電体材料4
5によって封入される。好ましい封入材料は窒化酸化シ
リコンであるけれども、二酸化シリコンおよび窒化シリ
コンもまこの目的のために適している。金属エッチング
マスク22はこの封入を実行する前に除去されるが、しか
し所望されるなら、ゲート電極の全電気抵抗を減少する
ためそのまま残され、結果として生じる構造が続くアニ
ーリング過程において熱的に安定にされる。封入された
ウェハはそれから半導体材料からのイオン注入ダメージ
を除去し、注入されたドーパントイオンを活性化するの
に充分な温度および時間でアニールされる。好ましいア
ニーリング温度は、通常の炉システムにおいてなされる
なら750°乃至900℃の範囲デあり、迅速な熱アニーリン
グによる赤外線ランプシステムにおいてなされるなら80
0°乃至1000℃である。シリコンがドーパントとして使
用されｎ型活性化が所望されるとき、20分間の炉アニー
ルが使用されるなら約810℃の温度で最適なn/p活性が得
られる。
極構造20,22を被覆するような方法で適切な誘電体材料4
5によって封入される。好ましい封入材料は窒化酸化シ
リコンであるけれども、二酸化シリコンおよび窒化シリ
コンもまこの目的のために適している。金属エッチング
マスク22はこの封入を実行する前に除去されるが、しか
し所望されるなら、ゲート電極の全電気抵抗を減少する
ためそのまま残され、結果として生じる構造が続くアニ
ーリング過程において熱的に安定にされる。封入された
ウェハはそれから半導体材料からのイオン注入ダメージ
を除去し、注入されたドーパントイオンを活性化するの
に充分な温度および時間でアニールされる。好ましいア
ニーリング温度は、通常の炉システムにおいてなされる
なら750°乃至900℃の範囲デあり、迅速な熱アニーリン
グによる赤外線ランプシステムにおいてなされるなら80
0°乃至1000℃である。シリコンがドーパントとして使
用されｎ型活性化が所望されるとき、20分間の炉アニー
ルが使用されるなら約810℃の温度で最適なn/p活性が得
られる。
第17図を参照すると、アニーリング後に、ウィンド3
1′および33′はゲート電極の両側の封入材料において
パターン化され、オーム接続金属31,33が蒸着およびリ
フトオフによって開口中に付着される。これらのオーム
コンタクトのための好ましい材料は金、ゲルマニウム、
およびニッケルを含む。パターン化後、ウェハはオーム
コンタクトを合金するため350°乃至500°の温度へ加熱
され、第17図において示されるような、他の回路素子へ
の外部相互接続を除いて完成された自己整列ゲートFET
を生じる。
1′および33′はゲート電極の両側の封入材料において
パターン化され、オーム接続金属31,33が蒸着およびリ
フトオフによって開口中に付着される。これらのオーム
コンタクトのための好ましい材料は金、ゲルマニウム、
およびニッケルを含む。パターン化後、ウェハはオーム
コンタクトを合金するため350°乃至500°の温度へ加熱
され、第17図において示されるような、他の回路素子へ
の外部相互接続を除いて完成された自己整列ゲートFET
を生じる。
第３図乃至第７図再び参照してトランジスタの製造工
程の詳細について説明する。
程の詳細について説明する。
フォトレジスト層18は第3a図に示されるように表面15
上に形成される。フォトレジスト層18は誘電体層14を通
って下に存在するGaAs基板12内への選択的イオン注入の
ためウィンド17を形成するようにパターン化される。イ
オン注入過程は注入された領域19を形成するためウィン
ド17を通して行われる。
上に形成される。フォトレジスト層18は誘電体層14を通
って下に存在するGaAs基板12内への選択的イオン注入の
ためウィンド17を形成するようにパターン化される。イ
オン注入過程は注入された領域19を形成するためウィン
ド17を通して行われる。
所望された選択注入過程の終了後、誘電体層14はフッ
化水素（HF）中で除去される。金属層20は第3b図におい
て示されるようにウェハ11の注入された表面である表面
26上に形成される。金属層20は窒化チタニウム−タング
ステン（便宜上TiWNxまたはTiWNと記載する）から形成
される。この表記によって化学量論は意味されない。Ti
WNxのこの層20は第３図に関して先に説明された金属層2
0とは違っている。そこでは層20は2000Åの深さへのチ
タニウム−タングステンのスパッタ付着によって形成さ
れる。
化水素（HF）中で除去される。金属層20は第3b図におい
て示されるようにウェハ11の注入された表面である表面
26上に形成される。金属層20は窒化チタニウム−タング
ステン（便宜上TiWNxまたはTiWNと記載する）から形成
される。この表記によって化学量論は意味されない。Ti
WNxのこの層20は第３図に関して先に説明された金属層2
0とは違っている。そこでは層20は2000Åの深さへのチ
タニウム−タングステンのスパッタ付着によって形成さ
れる。
TiWNxの使用はゲート材料においてTiWの使用によって
は得られない利点がある。TiWNxの使用によって得られ
る予期しない利点はTiWNxの安定性のため動作回路の改
良された寿命である。TiWと共にTiAsに対して、ショッ
ツキ接合で徐々に形成されることは普通であり、オーム
状コンタクトへのショッツキ接合から徐々に変化する。
GaAsと接触するときTiWNxがTiWより更に安定しているこ
とがわかったので、TiWNxはより長く持続するショッツ
キ接合を形成する。この変化は90日間のような短い期間
で発生するが、しかし更に一般的には１年以上の間明ら
かではない。TiWNxは数年間の模擬実験期間にわたってT
iAsが実質的にないことが発見された。事実、TiWNxはTi
Asxより更に安定しており、従ってTiAsxがショッツキ接
合において形成されないことが明らかである。
は得られない利点がある。TiWNxの使用によって得られ
る予期しない利点はTiWNxの安定性のため動作回路の改
良された寿命である。TiWと共にTiAsに対して、ショッ
ツキ接合で徐々に形成されることは普通であり、オーム
状コンタクトへのショッツキ接合から徐々に変化する。
GaAsと接触するときTiWNxがTiWより更に安定しているこ
とがわかったので、TiWNxはより長く持続するショッツ
キ接合を形成する。この変化は90日間のような短い期間
で発生するが、しかし更に一般的には１年以上の間明ら
かではない。TiWNxは数年間の模擬実験期間にわたってT
iAsが実質的にないことが発見された。事実、TiWNxはTi
Asxより更に安定しており、従ってTiAsxがショッツキ接
合において形成されないことが明らかである。
第２の、それ以上の直接の因子は、TiWNxのスパッタ
リング中およびFET製造におけるアニールおよび活性化
中に遭遇する高温度でTiWと比較されるTiWNxの関連する
安定性である。TiWゲート構造中のショッツキ接合でのT
iAsの形成はショッツキ品質に対して有害である。従っ
て、ショッツキゲートとしてのTiWNxの使用はTiWのゲー
トに関連して優れた特定を与える。
リング中およびFET製造におけるアニールおよび活性化
中に遭遇する高温度でTiWと比較されるTiWNxの関連する
安定性である。TiWゲート構造中のショッツキ接合でのT
iAsの形成はショッツキ品質に対して有害である。従っ
て、ショッツキゲートとしてのTiWNxの使用はTiWのゲー
トに関連して優れた特定を与える。
これらの結果は、一般に増加された抵抗のためTiWか
らよりも窒化TiWから生じるより少ないゲートが期待さ
れるので、直感的ではない。減少されたTiAs形成から生
じるショッツキ接合における予期しない改良はTiW内へ
の窒素の添加によって生じるゲート抵抗における悪化を
補償する。
らよりも窒化TiWから生じるより少ないゲートが期待さ
れるので、直感的ではない。減少されたTiAs形成から生
じるショッツキ接合における予期しない改良はTiW内へ
の窒素の添加によって生じるゲート抵抗における悪化を
補償する。
層20の形成の１方法は窒素／アルゴンプラズマにおけ
るTiW（30原子パーセントTi）を反応性スパッタするこ
とによって達成される。金属層20は、続く処理中に金属
層上に付着される金と、砒化ガリウム基板12との間の拡
散バリアとして機能する。予期せず、TiWN層中の窒素の
原子パーセントを変えることによって、拡散バリアとし
ての層の劇的に増加された効率が達成される。1/4のN/
（Ｎ＋Ar）ガス流量比が好ましいが、しかし、1/10乃至
1/2の範囲が有効である。この範囲内に窒素比を維持す
ることによって、窒素の原子パーセントは金属層を生じ
るが、それは金属層20がそのバリア機能を損うことなく
少なくとも20分間約850℃の連続アニーリング過程に耐
えることを可能にする。上記範囲内の適切なガス流比を
選択することによって、TiWNとGaAs層間の内部応力は低
レベルに維持される。これは、最大剥離力が見られると
き、例えばウェハ洗浄およびアニール過程中にサブミク
ロンの長さのショッツキゲート電極をその位置に保持す
る。
るTiW（30原子パーセントTi）を反応性スパッタするこ
とによって達成される。金属層20は、続く処理中に金属
層上に付着される金と、砒化ガリウム基板12との間の拡
散バリアとして機能する。予期せず、TiWN層中の窒素の
原子パーセントを変えることによって、拡散バリアとし
ての層の劇的に増加された効率が達成される。1/4のN/
（Ｎ＋Ar）ガス流量比が好ましいが、しかし、1/10乃至
1/2の範囲が有効である。この範囲内に窒素比を維持す
ることによって、窒素の原子パーセントは金属層を生じ
るが、それは金属層20がそのバリア機能を損うことなく
少なくとも20分間約850℃の連続アニーリング過程に耐
えることを可能にする。上記範囲内の適切なガス流比を
選択することによって、TiWNとGaAs層間の内部応力は低
レベルに維持される。これは、最大剥離力が見られると
き、例えばウェハ洗浄およびアニール過程中にサブミク
ロンの長さのショッツキゲート電極をその位置に保持す
る。
第４図を参照すると、ウェハ処理における次の過程は
Ｔ形構造24のパターン化であり、TiWNx層20上のもう１
つのマスキングレベル22の形成に伴って始まる。このマ
スキングレベルは好ましくはニッケルまたは金から構成
される金属エッチングマスク22であり、例えば以下の方
法における蒸着およびリフトオフによって形成される。
高分解能のポジチブフォトレジストマスク21はTiWNx層2
0の頂部に配置される。ポジチブフォトレジストマスク
は、金属が付着される領域を定める開口を有し、エッチ
ングマスク22を形成する。エッチングマスク22のための
金属層は、マスク中の開口が満たされるような方法でポ
ジチブフォトレジストマスク上に蒸着される。金属がマ
スク中の開口において露出したTiWNxの被覆を非常に良
好に行う方法がこの例において容易に満たされる。蒸着
後に、フォトレジストマスクはリフトオフされ、TiWNx
層20上に残っている金属は金属エッチングマスク22を定
める。示されるように、エッチングマスク22のため好ま
しい材料は金であり、金のエッチングマスク22が除去さ
れないでその位置に残っているなら、ゲートの抵抗を非
常に減少させる。
Ｔ形構造24のパターン化であり、TiWNx層20上のもう１
つのマスキングレベル22の形成に伴って始まる。このマ
スキングレベルは好ましくはニッケルまたは金から構成
される金属エッチングマスク22であり、例えば以下の方
法における蒸着およびリフトオフによって形成される。
高分解能のポジチブフォトレジストマスク21はTiWNx層2
0の頂部に配置される。ポジチブフォトレジストマスク
は、金属が付着される領域を定める開口を有し、エッチ
ングマスク22を形成する。エッチングマスク22のための
金属層は、マスク中の開口が満たされるような方法でポ
ジチブフォトレジストマスク上に蒸着される。金属がマ
スク中の開口において露出したTiWNxの被覆を非常に良
好に行う方法がこの例において容易に満たされる。蒸着
後に、フォトレジストマスクはリフトオフされ、TiWNx
層20上に残っている金属は金属エッチングマスク22を定
める。示されるように、エッチングマスク22のため好ま
しい材料は金であり、金のエッチングマスク22が除去さ
れないでその位置に残っているなら、ゲートの抵抗を非
常に減少させる。
TiWNx層20が、金のマスク22によって被覆されていな
い領域から除去される。通常ほとんど、フッ素ベースの
プラズマエッチングにおいて、エッチングマスクとして
金属マスク22を使用して露出したTiWNxは反応性イオン
エッチングされる。プラズマは金属エッチングマスク22
によって被覆されていない領域において層20をエッチン
グし、第４図に示されるようにＴ形構造24を形成するた
めマスクされた領域をアンダーカットする。プラズマア
ンダーカットの量はプラズマエッチングパラメータを変
えることによって制御される。これは異方性プロファイ
ルを設定するため低圧で最初にエッチングし、それから
迅速なプラズマアンダーカットを達成するため圧力を増
加することによって、あるいは水平表面がAuを露出する
まで異方性エッチングされ、それから迅速にアンダーカ
ットされることによって達成され、このようなエッチン
グは、充分なアンダーカットが生じたとき即座に止めら
れるように光学的にモニタされている。先に述べられた
自己制限エッチングはこのエッチングのため使用され、
容易に制御でき再現性のあるアンダーカットを与える。
い領域から除去される。通常ほとんど、フッ素ベースの
プラズマエッチングにおいて、エッチングマスクとして
金属マスク22を使用して露出したTiWNxは反応性イオン
エッチングされる。プラズマは金属エッチングマスク22
によって被覆されていない領域において層20をエッチン
グし、第４図に示されるようにＴ形構造24を形成するた
めマスクされた領域をアンダーカットする。プラズマア
ンダーカットの量はプラズマエッチングパラメータを変
えることによって制御される。これは異方性プロファイ
ルを設定するため低圧で最初にエッチングし、それから
迅速なプラズマアンダーカットを達成するため圧力を増
加することによって、あるいは水平表面がAuを露出する
まで異方性エッチングされ、それから迅速にアンダーカ
ットされることによって達成され、このようなエッチン
グは、充分なアンダーカットが生じたとき即座に止めら
れるように光学的にモニタされている。先に述べられた
自己制限エッチングはこのエッチングのため使用され、
容易に制御でき再現性のあるアンダーカットを与える。
ゲートパターン化に続いて、フォトレジストマスク28
は第５図において示されたような自己整列イオン注入の
ための領域29を定めるため表面26上に形成される。マス
ク22がイオンビームによるイオン注入に対するバリアと
して機能し、従って基板において強くドープされた領域
の限界を定めるので、用語“自己整列”が使用される。
ｎ型ドーピングレベルは最初のチャンネル注入のため使
用されるけれども、ずっと高いレベルのドーピング（ｎ
＋）がソースおよびドレイン領域を形成し、ソースおよ
ドレイン領域へのオーム接触を容易にするため、この続
く注入過程中使用される。
は第５図において示されたような自己整列イオン注入の
ための領域29を定めるため表面26上に形成される。マス
ク22がイオンビームによるイオン注入に対するバリアと
して機能し、従って基板において強くドープされた領域
の限界を定めるので、用語“自己整列”が使用される。
ｎ型ドーピングレベルは最初のチャンネル注入のため使
用されるけれども、ずっと高いレベルのドーピング（ｎ
＋）がソースおよびドレイン領域を形成し、ソースおよ
ドレイン領域へのオーム接触を容易にするため、この続
く注入過程中使用される。
多量のイオン注入のためのウィンド27を有するフォト
レジストマスク28はウェハ11の表面26上に形成される。
金のマスク22はウィンド領域に向けられるイオンのため
の自己整列された構造として機能する。このイオンはＴ
形構造24の両側の領域において注入され、ゲートの端部
と隣接するｎ＋領域の間の制御可能な横の分離を伴う。
金属エッチングマスク22はゲート長より長い注入部と注
入部との間隔の生成を許容する。これは、これら２つの
寸法間の差を制御することによってこの装置がゲート容
量と破壊電圧対寄生直列抵抗との間の妥協において最適
化されるので、最適なGaAs SAG方法の重要な特徴であ
る。先に説明されたように、フォトレジスト28は更に装
置特徴を最適化するためゲート金属からｎ＋領域（ゲー
トのドレイン側）の増加された間隔を与えるためゲート
に関して、特にドレインに対するゲート容量に関して非
対称的である。ゲートからドレイン側のｎ＋注入領域を
横に離すようにゲート自身またはゲートと接触する別の
金属層を使用するよりむしろフォトレジストを使用する
ことによって、ゲートからドレインへの容量結合は更に
減少される。
レジストマスク28はウェハ11の表面26上に形成される。
金のマスク22はウィンド領域に向けられるイオンのため
の自己整列された構造として機能する。このイオンはＴ
形構造24の両側の領域において注入され、ゲートの端部
と隣接するｎ＋領域の間の制御可能な横の分離を伴う。
金属エッチングマスク22はゲート長より長い注入部と注
入部との間隔の生成を許容する。これは、これら２つの
寸法間の差を制御することによってこの装置がゲート容
量と破壊電圧対寄生直列抵抗との間の妥協において最適
化されるので、最適なGaAs SAG方法の重要な特徴であ
る。先に説明されたように、フォトレジスト28は更に装
置特徴を最適化するためゲート金属からｎ＋領域（ゲー
トのドレイン側）の増加された間隔を与えるためゲート
に関して、特にドレインに対するゲート容量に関して非
対称的である。ゲートからドレイン側のｎ＋注入領域を
横に離すようにゲート自身またはゲートと接触する別の
金属層を使用するよりむしろフォトレジストを使用する
ことによって、ゲートからドレインへの容量結合は更に
減少される。
ｎ＋注入はエッチングマスク22によってゲート構造24
の領域からマスクされ、隣接するｎ＋領域からの各ゲー
ト縁部の分離はゲート金属のプラズマアンダーカットに
よって決定され、任意の余分な横のドレイン側部マスキ
ングはフォトレジスト層28によって与えられる。このプ
ラズマアンダーカットはゲート容量および直列抵抗の両
方に関してゲート構造の最適化を許容するのに充分正確
に制御される。
の領域からマスクされ、隣接するｎ＋領域からの各ゲー
ト縁部の分離はゲート金属のプラズマアンダーカットに
よって決定され、任意の余分な横のドレイン側部マスキ
ングはフォトレジスト層28によって与えられる。このプ
ラズマアンダーカットはゲート容量および直列抵抗の両
方に関してゲート構造の最適化を許容するのに充分正確
に制御される。
ウェハは約3000Å以下の誘電体封入材料30によって被
覆される。もしｎ′変化領域がｎ＋領域とｎチャンネル
との間の低い抵抗を許容するように注入されるべきであ
るなら、先に説明された処理選択が実施され、構造はそ
れから約850℃で20分間アニールされる。封入材料30
は、砒素が高いアニーリング温度で気化されるのでGaAs
ウェハ11を分解から保護する。TiWNx中の窒素の原子パ
ーセントが層20が通常高い熱安定性を有することを可能
にするので、チャンネル、変化領域およびｎ＋領域イオ
ン注入のためのアニーリング過程はただ１回必要とされ
るだけである。上述のように、これは各注入の最適なｎ
型付勢、より高い電子移動度、減少された寄生抵抗およ
び優れた装置特性を許容する。それはまた少なくとも１
つのアニーリング炉の必要および別々のアニーリング処
理過程の必要を排除し、それによって製造費用を減少す
る。更に、従来のアプローチにおいて一般に見られるTi
As形成はTiWおよびTiAsに比較してTiWNxの実質的に大き
な安定性のため見出だされない。
覆される。もしｎ′変化領域がｎ＋領域とｎチャンネル
との間の低い抵抗を許容するように注入されるべきであ
るなら、先に説明された処理選択が実施され、構造はそ
れから約850℃で20分間アニールされる。封入材料30
は、砒素が高いアニーリング温度で気化されるのでGaAs
ウェハ11を分解から保護する。TiWNx中の窒素の原子パ
ーセントが層20が通常高い熱安定性を有することを可能
にするので、チャンネル、変化領域およびｎ＋領域イオ
ン注入のためのアニーリング過程はただ１回必要とされ
るだけである。上述のように、これは各注入の最適なｎ
型付勢、より高い電子移動度、減少された寄生抵抗およ
び優れた装置特性を許容する。それはまた少なくとも１
つのアニーリング炉の必要および別々のアニーリング処
理過程の必要を排除し、それによって製造費用を減少す
る。更に、従来のアプローチにおいて一般に見られるTi
As形成はTiWおよびTiAsに比較してTiWNxの実質的に大き
な安定性のため見出だされない。
TiWNx層20のバリア特性が維持され、ウェハ11の連続
処理中著しく低下されることがないことを確実にするた
め、誘電体封入材料30は1.55乃至1.95の範囲の屈折率を
有するプラズマ増強化学蒸気付着された酸化窒化シリコ
ン（SiON）であるように選択される。屈折率のこの範囲
は、ゲートおよびGaAsと、適切な熱整合、即ち同様の熱
膨脹係数を有するSiONを示す。1.55の屈折率が好まし
い。与えられた範囲内のSiON膜の屈折率を確立するた
め、N2O／SiH4のガス流量比は封入材料膜の付着中に調
節される。封入は全体的にゲートを封入することが望ま
しい。
処理中著しく低下されることがないことを確実にするた
め、誘電体封入材料30は1.55乃至1.95の範囲の屈折率を
有するプラズマ増強化学蒸気付着された酸化窒化シリコ
ン（SiON）であるように選択される。屈折率のこの範囲
は、ゲートおよびGaAsと、適切な熱整合、即ち同様の熱
膨脹係数を有するSiONを示す。1.55の屈折率が好まし
い。与えられた範囲内のSiON膜の屈折率を確立するた
め、N2O／SiH4のガス流量比は封入材料膜の付着中に調
節される。封入は全体的にゲートを封入することが望ま
しい。
以前は、TiWNxは約500℃以上の温度での拡散バリアと
して機能しないと思われ、TiWNx層の形成後に高温処理
を必要とする処理において有効であるとは思われなかっ
た。TiWNx組成物中の約６乃至16原子パーセントの窒素
および20原子パーセント以下のチタニウムを使用するこ
とによって、バリア特性は全体的に維持され、850℃の
温度で20分間の保持時間を有する850℃アニールを後続
して行うことが可能になる。
して機能しないと思われ、TiWNx層の形成後に高温処理
を必要とする処理において有効であるとは思われなかっ
た。TiWNx組成物中の約６乃至16原子パーセントの窒素
および20原子パーセント以下のチタニウムを使用するこ
とによって、バリア特性は全体的に維持され、850℃の
温度で20分間の保持時間を有する850℃アニールを後続
して行うことが可能になる。
TiWの使用によって得られなかったショッツキゲート
材料としてのTiWNxの使用における利点が存在する。TiW
Nxの使用によって得られた予期しない利点はTiWNxの安
定性のため動作回路の寿命が改善されることである。Ti
Wによって、ショッツキ接合で段階的に形成することはT
iAs層に対して普通であり、オーム状コンタクトへのシ
ョッツキ接合の段階的な転換を生じる。TiWNxはGaAsを
接触するときTiW以上に安定しているので、TiWNxはより
長く持続するショッツキ接合を形成する。TiWNxは数年
の動作の模擬実験期間にわたって実質的にTiAsを生じな
いことが発見された。
材料としてのTiWNxの使用における利点が存在する。TiW
Nxの使用によって得られた予期しない利点はTiWNxの安
定性のため動作回路の寿命が改善されることである。Ti
Wによって、ショッツキ接合で段階的に形成することはT
iAs層に対して普通であり、オーム状コンタクトへのシ
ョッツキ接合の段階的な転換を生じる。TiWNxはGaAsを
接触するときTiW以上に安定しているので、TiWNxはより
長く持続するショッツキ接合を形成する。TiWNxは数年
の動作の模擬実験期間にわたって実質的にTiAsを生じな
いことが発見された。
第２の、それ以上の直接の因子は、TiWNxのスパッタ
リング中およびFET製造におけるアニールおよび活性化
過程中に遭遇する高温度でTiWと比較されるTiWNxの関連
する安定性である。アニール中のTiWゲートにおけるシ
ョッツキ接合でのTiAs形成はショッツキ品質における実
質的に有害な結果を有する。従って、ショッツキゲート
としてのTiWNxの使用はTiWのゲートを使用するFETに比
較して優れたFET特性を与える。GaAsへの金の拡散を阻
止するTiWNxの拡散バリア特性は以前は約500℃を超える
温度で無効であると信じられていた。従って、800℃以
上でのアニールがゲート形成後に使用される場合、TiWN
xが適切であることは明らかではない。従って、ＮのTiW
への添加から生じるゲート抵抗の増加はTiWNの使用を思
い止まらせた。
リング中およびFET製造におけるアニールおよび活性化
過程中に遭遇する高温度でTiWと比較されるTiWNxの関連
する安定性である。アニール中のTiWゲートにおけるシ
ョッツキ接合でのTiAs形成はショッツキ品質における実
質的に有害な結果を有する。従って、ショッツキゲート
としてのTiWNxの使用はTiWのゲートを使用するFETに比
較して優れたFET特性を与える。GaAsへの金の拡散を阻
止するTiWNxの拡散バリア特性は以前は約500℃を超える
温度で無効であると信じられていた。従って、800℃以
上でのアニールがゲート形成後に使用される場合、TiWN
xが適切であることは明らかではない。従って、ＮのTiW
への添加から生じるゲート抵抗の増加はTiWNの使用を思
い止まらせた。
GaAs工業において、Asがガスとして出て行く効果を減
少させるために砒素を過圧にしてキャップされないアニ
ールを行うのが普通である。従って、ほぼ800℃（TiWNx
のための臨界範囲500℃よりはるかに上）である標準ア
ニールにおいて、TiWNxのバリア特性が破壊されるもの
とされている。
少させるために砒素を過圧にしてキャップされないアニ
ールを行うのが普通である。従って、ほぼ800℃（TiWNx
のための臨界範囲500℃よりはるかに上）である標準ア
ニールにおいて、TiWNxのバリア特性が破壊されるもの
とされている。
ゲートの封入はGaAs内へのAu拡散に関してTiWNxのバ
リア特性を破壊することなく500℃以上の温度でのアニ
ーリングを許容することがわかった。
リア特性を破壊することなく500℃以上の温度でのアニ
ーリングを許容することがわかった。
処理観点から、TiWNxは優れたショッツキ接合を依然
として提供するけれども処理変化に対して非常に耐性が
あることがわかった。ゲートにおける窒素容量に関連す
る処理ウィンドは非常に広く、TiWNx中の６％乃至16％
原子の全範囲をカバーする。これは処理の理想からの完
全に実質的な偏差が最高の装置品質に強い影響を与える
ことなく認められることを許容する。このような柔軟性
は半導体製造方法においては重要な特徴である。
として提供するけれども処理変化に対して非常に耐性が
あることがわかった。ゲートにおける窒素容量に関連す
る処理ウィンドは非常に広く、TiWNx中の６％乃至16％
原子の全範囲をカバーする。これは処理の理想からの完
全に実質的な偏差が最高の装置品質に強い影響を与える
ことなく認められることを許容する。このような柔軟性
は半導体製造方法においては重要な特徴である。
封入に後続する次の過程は表面26上のオームコンタク
ト32の形成である。これは１または２方法のいずれかで
達成される。１方法において、アニーリング封入材料30
はフッ化水素酸中で除去され、コンタクト32が形成され
る。
ト32の形成である。これは１または２方法のいずれかで
達成される。１方法において、アニーリング封入材料30
はフッ化水素酸中で除去され、コンタクト32が形成され
る。
第６図に示されたもう１つの好ましい方法において、
アニーリング封入材料30はウェハ11上の位置に残され、
埋め込まれたコンタクト32は封入材料を表面26を通って
オームコンタクトパターンをプラズマエッチングするこ
とによって形成され、それからエッチングパターン内へ
金属を蒸着させ、パターンをリフトオフする。コンタク
ト32のため好ましい材料はニッケルによって覆われた金
−ゲルマニウム組成物の第１の層、またはニッケル、ゲ
ルマニウムおよび金の積層構造を含む。コンタクト32は
10乃至30秒間に好ましくは石英−ハロゲンタングステン
ランプによって380℃−400℃まで迅速に加熱することに
よってGaAs表面26へ合金される。
アニーリング封入材料30はウェハ11上の位置に残され、
埋め込まれたコンタクト32は封入材料を表面26を通って
オームコンタクトパターンをプラズマエッチングするこ
とによって形成され、それからエッチングパターン内へ
金属を蒸着させ、パターンをリフトオフする。コンタク
ト32のため好ましい材料はニッケルによって覆われた金
−ゲルマニウム組成物の第１の層、またはニッケル、ゲ
ルマニウムおよび金の積層構造を含む。コンタクト32は
10乃至30秒間に好ましくは石英−ハロゲンタングステン
ランプによって380℃−400℃まで迅速に加熱することに
よってGaAs表面26へ合金される。
第７図を参照すると、オームコンタクト32が合金され
た後で、第１のレベルの導電性相互接続金属層34が表面
15上に形成される。この金属層34はオームコンタクト32
を被覆し、ゲートの長さに沿って与えられたゲートパッ
ドへの接続をなす。
た後で、第１のレベルの導電性相互接続金属層34が表面
15上に形成される。この金属層34はオームコンタクト32
を被覆し、ゲートの長さに沿って与えられたゲートパッ
ドへの接続をなす。
層34は窒素／アルゴンプラズマ中のTiWターゲットの
反応性スパッタによって、および層20の形成のため使用
されるのと同じ方法によって形成される。ターゲットの
Tiは30の原子パーセントを有する。ここで再び層20にお
いて、スパッタシステム中に流れるN/（Ｎ＋Ar）の比率
は、窒素の原子パーセントがN/（Ｎ＋Ar）の1/10以上の
比率、好ましくは約1/4の比率を生じるように調節され
る。
反応性スパッタによって、および層20の形成のため使用
されるのと同じ方法によって形成される。ターゲットの
Tiは30の原子パーセントを有する。ここで再び層20にお
いて、スパッタシステム中に流れるN/（Ｎ＋Ar）の比率
は、窒素の原子パーセントがN/（Ｎ＋Ar）の1/10以上の
比率、好ましくは約1/4の比率を生じるように調節され
る。
層34のTiWNx部分の付着後、ウェハ11は真空システム
へ移され、チタニウム（Ti）またはモリブデンがTiWNx
上へ蒸着させられる。その後、金がチタニウムまたはモ
リブデンの表面上へ蒸着される。金の付着がその位置で
スパッタ付着によって実行される場合には、層34の中間
チタニウムまたはモリブデン部分が省略されても良い
が、それはスパッタ付着されたTiWNx（スパッタ室から
の除去において酸化物になる）と蒸着させられた金との
間の粘着層として機能するからである。
へ移され、チタニウム（Ti）またはモリブデンがTiWNx
上へ蒸着させられる。その後、金がチタニウムまたはモ
リブデンの表面上へ蒸着される。金の付着がその位置で
スパッタ付着によって実行される場合には、層34の中間
チタニウムまたはモリブデン部分が省略されても良い
が、それはスパッタ付着されたTiWNx（スパッタ室から
の除去において酸化物になる）と蒸着させられた金との
間の粘着層として機能するからである。
第２のレベルの相互接続金属を形成するため、ウェハ
は次に層36を形成するため適切な誘電体材料によって被
覆される。ポリイミドのような有機材料は誘電体材料の
ために使用される。その他の誘電体材料はプラズマ付着
されたSiNまたはSiONのような無機材料を含む。接触孔3
8はパターン化されたフォトレジスト層40を通ってプラ
ズマエッチングすることによって誘電体層36中に開口さ
れる。接触孔38は、第７図において示されたように、付
加的レベルの相互接続金属と、下にある第１のレベルの
相互接続金属34との間の接触を許容する。第２のレベル
の相互接続金属は、第１図に示されるように、接触孔開
口を満たし、第１のレベルの金属を接触するような方法
で付着され、リフトオフまたはエッチングのいずれかに
よってパターン化される。
は次に層36を形成するため適切な誘電体材料によって被
覆される。ポリイミドのような有機材料は誘電体材料の
ために使用される。その他の誘電体材料はプラズマ付着
されたSiNまたはSiONのような無機材料を含む。接触孔3
8はパターン化されたフォトレジスト層40を通ってプラ
ズマエッチングすることによって誘電体層36中に開口さ
れる。接触孔38は、第７図において示されたように、付
加的レベルの相互接続金属と、下にある第１のレベルの
相互接続金属34との間の接触を許容する。第２のレベル
の相互接続金属は、第１図に示されるように、接触孔開
口を満たし、第１のレベルの金属を接触するような方法
で付着され、リフトオフまたはエッチングのいずれかに
よってパターン化される。
付加的レベルの相互接続は同じ方法で形成されても良
いが、所望されるなら、ウェハは加えられた電気的およ
びスクラッチ防止のため最終誘電体パッシベイション被
覆を与えられる。勿論、通常のエアーブリッジ技術が上
述されたアプローチよりむしろ第２のレベルの相互接続
のため使用されても良い。
いが、所望されるなら、ウェハは加えられた電気的およ
びスクラッチ防止のため最終誘電体パッシベイション被
覆を与えられる。勿論、通常のエアーブリッジ技術が上
述されたアプローチよりむしろ第２のレベルの相互接続
のため使用されても良い。
前述において、ドーパントは一般にｎ型と呼ばれた。
しかしながら、反対の型のドーパント型の使用もまた本
発明から外れることなく使用されることが理解されるべ
きである。また、ｎ型ドーパントの注入が参照され、注
入された領域をｎ型に後続して活性化させるドーパント
の注入を含むように意図される。従って、シリコンの適
切な活性化が活性化後主にｎ型にされるので、シリコン
が含まれる。
しかしながら、反対の型のドーパント型の使用もまた本
発明から外れることなく使用されることが理解されるべ
きである。また、ｎ型ドーパントの注入が参照され、注
入された領域をｎ型に後続して活性化させるドーパント
の注入を含むように意図される。従って、シリコンの適
切な活性化が活性化後主にｎ型にされるので、シリコン
が含まれる。
また、注入がｎ型、ｎ′およびｎ＋である場合、活性
化後の関連する導電型はｎがｎ′よりも高く、更にｎ′
におけるよりｎ＋において高いことが意図される。この
関係がドープされた領域中の相関的なドーパント濃度と
一般に一致しているので、この表記は両方の可能な意味
をカバーするように意図されている。
化後の関連する導電型はｎがｎ′よりも高く、更にｎ′
におけるよりｎ＋において高いことが意図される。この
関係がドープされた領域中の相関的なドーパント濃度と
一般に一致しているので、この表記は両方の可能な意味
をカバーするように意図されている。
特定の装置に関連して本発明の原理が上述されたけれ
ども、この説明は例示としてなされているだけであり、
その目的においておよび添付された特許請求の範囲にお
いて上述された本発明の技術的範囲に対する制限ではな
いことを明らかに理解すべきである。
ども、この説明は例示としてなされているだけであり、
その目的においておよび添付された特許請求の範囲にお
いて上述された本発明の技術的範囲に対する制限ではな
いことを明らかに理解すべきである。
第１図は電界効果トランジスタの概略的断面図である。 第２図乃至第７図は第１図の電界効果トランジスタの形
成方法における連続的段階を示す。 第８図乃至第11図は本発明の１実施例に従って処理動作
におけるGaAs FET構造の連続的段階を示す。 第12図および第13図は本発明の実施方法に従った電界効
果装置を提供するため必要な付加的過程を示す横断面図
である。 第14図は第12図および第13図に示されるものび変形処理
を示す。 第15図は耐火性ゲート材料の第１の層上のゲート金属の
非厳密に整列された第２の層を有するGaAs FETを示す。 第16図および第17図は第12図および第13図に示されるも
のの別の変形処理を示す。 10……自己配列ゲート電界効果トランジスタ、11……半
導体ウェハ、12……砒化ガリウム（GaAs）基板、13……
登録マーク、14……誘電体層、15……誘電体層表面、16
……フォトレジスト、17……ウィンド、18……フォトレ
ジスト層、19……注入領域、20……TiW層、21……画像
反転フォトレジストマスク、22……金属エッチングマス
ク、24……Ｔ形構造、26……表面、27……ウィンド、28
……フォトレジストマスク、29……封入材料、32……コ
ンタクト、34……金属層、35……相互接続、36……誘電
体層、38……エッチング装置、45……誘電体材料、46…
…フォトレジスト層、51……誘電体材料、52……平坦化
材料層、55……リフトオフマスク、56……導電層、57…
…ゲート金属層、64……フォトレジスト。
成方法における連続的段階を示す。 第８図乃至第11図は本発明の１実施例に従って処理動作
におけるGaAs FET構造の連続的段階を示す。 第12図および第13図は本発明の実施方法に従った電界効
果装置を提供するため必要な付加的過程を示す横断面図
である。 第14図は第12図および第13図に示されるものび変形処理
を示す。 第15図は耐火性ゲート材料の第１の層上のゲート金属の
非厳密に整列された第２の層を有するGaAs FETを示す。 第16図および第17図は第12図および第13図に示されるも
のの別の変形処理を示す。 10……自己配列ゲート電界効果トランジスタ、11……半
導体ウェハ、12……砒化ガリウム（GaAs）基板、13……
登録マーク、14……誘電体層、15……誘電体層表面、16
……フォトレジスト、17……ウィンド、18……フォトレ
ジスト層、19……注入領域、20……TiW層、21……画像
反転フォトレジストマスク、22……金属エッチングマス
ク、24……Ｔ形構造、26……表面、27……ウィンド、28
……フォトレジストマスク、29……封入材料、32……コ
ンタクト、34……金属層、35……相互接続、36……誘電
体層、38……エッチング装置、45……誘電体材料、46…
…フォトレジスト層、51……誘電体材料、52……平坦化
材料層、55……リフトオフマスク、56……導電層、57…
…ゲート金属層、64……フォトレジスト。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート・アレン・サドラー アメリカ合衆国、バージニア州、ローノ ーク、デニス・サークル 2044 (56)参考文献 特開 昭62−54966（ＪＰ，Ａ) 特開 昭59−55074（ＪＰ，Ａ) 特開 昭59−61059（ＪＰ，Ａ) 特開 昭60−244075（ＪＰ，Ａ) 特開 昭60−145669（ＪＰ，Ａ) 特開 昭61−55969（ＪＰ，Ａ) 特開 昭61−80869（ＪＰ，Ａ) 欧州公開220605（ＥＰ，Ａ１)
Claims (2)
- 【請求項１】基板上に第１のドーピングレベルを有する
GaAsチャンネル領域を形成し、 前記チャンネル領域上にゲート材料の層を形成し、 前記チャンネル上および前記ゲート材料の前記層上にゲ
ートを定めるエッチングマスクを設け、このエッチング
マスクを使用して前記ゲート材料層の露出部分をエッチ
ングしてＴ構造を形成するように前記エッチングマスク
の下のゲート材料を第１の寸法までアンダーカットする
ようにエッチングしてゲートを作成し、 前記チャンネル内へ第２のドーピングレベルで不純物を
注入して前記エッチングマスクと自己整列されたソース
およびドレイン領域を形成し、 前記エッチングマスクを除去するGaAs FETの製造方法に
おいて、 前記エッチングマスクの除去後、前記ソース、前記ドレ
インおよび前記ゲートを覆うように前記第１の寸法以下
より小さい厚さを有する誘電体材料層を形成してこの誘
電体材料層による実質的に垂直な壁をゲートの側面に形
成し、この誘電体材料層を通してイオン注入を行いその
注入エネルギおよび濃度は前記ソースおよびドレイン領
域の表面水平な誘電体材料層はマスクとして作用せずイ
オンが貫通してチャンネル領域に注入されるが、前記ゲ
ート側面に形成された垂直な壁の誘電体材料層では透過
が部分的に制限されるように選定され、この垂直な壁の
部分を通って注入されたイオンにより前記第１のドーピ
ングレベルと第２のドーピングレベルとの間のドーピン
グレベルを有する変化領域が形成されることを特徴とす
るGaAs FETの製造方法。 - 【請求項２】単一ウエハ上でエンファンスメントモード
FETおよびデプレッションモードFETが同時に製造され、
前記方法において、 ２個のFETのための２個のGaAsチャンネル領域が形成さ
れ、前記ゲート材料層がそれら２個のGaAsチャンネル領
域上に形成され、前記エッチングマスクが前記２個のGa
Asチャンネル上のゲートをそれぞれ定め、前記誘電体層
がそれら２個のゲートの側面に垂直壁を形成し、イオン
注入によって各トランジスタにおいて変化領域が形成さ
れることを特徴とする請求項１記載のGaAs FETの製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US137,309 | 1980-04-04 | ||
| US07/137,309 US4847212A (en) | 1987-01-12 | 1987-12-23 | Self-aligned gate FET process using undercut etch mask |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH022640A JPH022640A (ja) | 1990-01-08 |
| JP2677401B2 true JP2677401B2 (ja) | 1997-11-17 |
Family
ID=22476788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63324763A Expired - Fee Related JP2677401B2 (ja) | 1987-12-23 | 1988-12-22 | 自己整列ゲートｆｅｔの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4847212A (ja) |
| EP (1) | EP0322243B1 (ja) |
| JP (1) | JP2677401B2 (ja) |
| DE (1) | DE3885255T2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0501275A3 (en) * | 1991-03-01 | 1992-11-19 | Motorola, Inc. | Method of making symmetrical and asymmetrical mesfets |
| US5683936A (en) * | 1995-01-27 | 1997-11-04 | The Whitaker Corporation | Reactive ion etched assisted gold post process |
| JP2953974B2 (ja) * | 1995-02-03 | 1999-09-27 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| US5955763A (en) * | 1997-09-16 | 1999-09-21 | Winbond Electronics Corp. | Low noise, high current-drive MOSFET structure for uniform serpentine-shaped poly-gate turn-on during an ESD event |
| JP3379062B2 (ja) * | 1997-12-02 | 2003-02-17 | 富士通カンタムデバイス株式会社 | 半導体装置及びその製造方法 |
| US6083836A (en) * | 1997-12-23 | 2000-07-04 | Texas Instruments Incorporated | Transistors with substitutionally formed gate structures and method |
| US6107152A (en) * | 1998-02-20 | 2000-08-22 | Micron Technology, Inc. | Method of forming tungsten nitride comprising layers using NF3 as a nitrogen source gas |
| US6313512B1 (en) * | 1999-02-25 | 2001-11-06 | Tyco Electronics Logistics Ag | Low source inductance compact FET topology for power amplifiers |
| US6570466B1 (en) | 2000-09-01 | 2003-05-27 | Tyco Electronics Logistics Ag | Ultra broadband traveling wave divider/combiner |
| US6472258B1 (en) * | 2000-11-13 | 2002-10-29 | International Business Machines Corporation | Double gate trench transistor |
| JP2003045896A (ja) * | 2001-07-26 | 2003-02-14 | Honda Motor Co Ltd | 半導体装置の製造方法 |
| JP4439358B2 (ja) * | 2003-09-05 | 2010-03-24 | 株式会社東芝 | 電界効果トランジスタ及びその製造方法 |
| JP4866007B2 (ja) * | 2005-01-14 | 2012-02-01 | 富士通株式会社 | 化合物半導体装置 |
| US20070120153A1 (en) * | 2005-11-29 | 2007-05-31 | Advanced Analogic Technologies, Inc. | Rugged MESFET for Power Applications |
| JP5329044B2 (ja) * | 2007-01-22 | 2013-10-30 | 三菱電機株式会社 | 電界効果トランジスタ |
| JP5681165B2 (ja) * | 2010-02-25 | 2015-03-04 | 東レ・ダウコーニング株式会社 | 汚染防止剤 |
| CN105845632A (zh) * | 2015-01-15 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| US11842937B2 (en) * | 2021-07-30 | 2023-12-12 | Wolfspeed, Inc. | Encapsulation stack for improved humidity performance and related fabrication methods |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4434013A (en) * | 1980-02-19 | 1984-02-28 | Xerox Corporation | Method of making a self-aligned Schottky metal semi-conductor field effect transistor with buried source and drain |
| US4366613A (en) * | 1980-12-17 | 1983-01-04 | Ibm Corporation | Method of fabricating an MOS dynamic RAM with lightly doped drain |
| JPS57128071A (en) * | 1981-01-30 | 1982-08-09 | Fujitsu Ltd | Field-effect type semiconductor device and manufacture thereof |
| US4396437A (en) * | 1981-05-04 | 1983-08-02 | Hughes Aircraft Company | Selective encapsulation, controlled atmosphere annealing for III-V semiconductor device fabrication |
| JPS57197870A (en) * | 1981-05-29 | 1982-12-04 | Nec Corp | Schottky barrier gate type field-effect transistor and manufacture thereof |
| US4601095A (en) * | 1981-10-27 | 1986-07-22 | Sumitomo Electric Industries, Ltd. | Process for fabricating a Schottky-barrier gate field effect transistor |
| JPS58102564A (ja) * | 1981-12-14 | 1983-06-18 | Hitachi Ltd | 電界効果トランジスタの製造方法 |
| US4532695A (en) * | 1982-07-02 | 1985-08-06 | The United States Of America As Represented By The Secretary Of The Air Force | Method of making self-aligned IGFET |
| JPS5950567A (ja) * | 1982-09-16 | 1984-03-23 | Hitachi Ltd | 電界効果トランジスタの製造方法 |
| JPS5955074A (ja) * | 1982-09-24 | 1984-03-29 | Fujitsu Ltd | 半導体集積回路装置の製造方法 |
| JPS5961059A (ja) * | 1982-09-30 | 1984-04-07 | Toshiba Corp | 半導体装置の製造方法 |
| JPS5999717A (ja) * | 1982-11-29 | 1984-06-08 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS59188974A (ja) * | 1983-04-11 | 1984-10-26 | Nec Corp | 半導体装置の製造方法 |
| JPS59193069A (ja) * | 1983-04-15 | 1984-11-01 | Nec Corp | 半導体装置の製造方法 |
| JPS60137070A (ja) * | 1983-12-26 | 1985-07-20 | Toshiba Corp | 半導体装置の製造方法 |
| JPS60145669A (ja) * | 1984-01-09 | 1985-08-01 | Nec Corp | ＧａＡｓ電界効果トランジスタ |
| JPS60244075A (ja) * | 1984-05-18 | 1985-12-03 | Fujitsu Ltd | Ｅ／ｄ構成集積回路の製造方法 |
| US4636822A (en) * | 1984-08-27 | 1987-01-13 | International Business Machines Corporation | GaAs short channel lightly doped drain MESFET structure and fabrication |
| JPS6155969A (ja) * | 1984-08-27 | 1986-03-20 | Nec Corp | 半導体装置およびその製造方法 |
| JPS6180869A (ja) * | 1984-09-27 | 1986-04-24 | Nec Corp | 半導体装置の製造方法 |
| JPH0815158B2 (ja) * | 1985-09-04 | 1996-02-14 | 株式会社日立製作所 | ショットキーゲート電界効果トランジスタの製造方法 |
| US4956308A (en) * | 1987-01-20 | 1990-09-11 | Itt Corporation | Method of making self-aligned field-effect transistor |
| EP0220605B1 (en) * | 1985-10-21 | 1990-12-12 | Itt Industries, Inc. | Method of making self-aligned gaas digital integrated circuits |
-
1987
- 1987-12-23 US US07/137,309 patent/US4847212A/en not_active Expired - Lifetime
-
1988
- 1988-12-22 DE DE88312235T patent/DE3885255T2/de not_active Expired - Fee Related
- 1988-12-22 JP JP63324763A patent/JP2677401B2/ja not_active Expired - Fee Related
- 1988-12-22 EP EP88312235A patent/EP0322243B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0322243B1 (en) | 1993-10-27 |
| US4847212A (en) | 1989-07-11 |
| JPH022640A (ja) | 1990-01-08 |
| DE3885255D1 (de) | 1993-12-02 |
| EP0322243A2 (en) | 1989-06-28 |
| DE3885255T2 (de) | 1994-03-31 |
| EP0322243A3 (en) | 1990-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4849376A (en) | Self-aligned refractory gate process with self-limiting undercut of an implant mask | |
| US4965218A (en) | Self-aligned gate realignment employing planarizing overetch | |
| JP2677401B2 (ja) | 自己整列ゲートｆｅｔの製造方法 | |
| EP0380327B1 (en) | Structure of semiconductor device with funnel-shaped inter-level connection and method of manufacturing it | |
| JPS5950567A (ja) | 電界効果トランジスタの製造方法 | |
| JP2609267B2 (ja) | 自己整列ひ化ガリウム装置の製造方法 | |
| JPH08264562A (ja) | 半導体装置，及びその製造方法 | |
| JPS6310589B2 (ja) | ||
| JPH09172173A (ja) | 半導体装置及びその製造方法 | |
| JPH0212019B2 (ja) | ||
| JPH0156539B2 (ja) | ||
| EP0013342A1 (fr) | Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur | |
| JPH11354541A (ja) | 半導体装置およびその製造方法 | |
| JP3131850B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0399466A (ja) | 半導体装置およびその製造方法 | |
| JP3099874B2 (ja) | 半導体装置およびその製造方法 | |
| JP2624656B2 (ja) | ＧａＡｓ電界効果トランジスタの製造方法 | |
| US5496742A (en) | Method for manufacturing semiconductor device enabling gettering effect | |
| JPS63275181A (ja) | 半導体装置の製造方法 | |
| KR940002402B1 (ko) | 자체 정열된 게이트 트랜치(gate trench) MOSFET 제조방법 | |
| JPH0324059B2 (ja) | ||
| JPH01251669A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0810706B2 (ja) | 電界効果トランジスタの製造方法 | |
| EP0275020A2 (en) | A method of making self-aligned field effect transistors | |
| JPS60254667A (ja) | ＧａＡｓ電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |