JPS6155969A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置特に化合物半導体からなる半導体
装置およびその製造方法に関丁°る。

（従来技術とその問題点） 近年、半導体装置の高性能化が進み、Ｋａ帯（２６，５
〜４０ＧＨｚ　）又はＵ帯（４０〜６０Ｈｚ　）で動作
する半導体装置が出現し、半導体装置に寄生するパラメ
ータに対する制約がきびしくなっている。

以下、説明全簡単にする几めに、半導体としては、砒化
ガリウム（ＧａＡｓ）、その能動層としてｎ型の導電型
のものを仮定し、半導体装置としては、ショットキーゲ
ート構造のＭＥＳ　、ＦＥＴとして説明する。

第３図（ａｌ〜（ｄ）　を用い、従来技術によって形成
しｆｃＧａＡｓ　−ＭＥ８−　ＦＥＴ　Ｑ）断面図ｔそ
の製造工程頭に示し説明する。

第３図（ａ）は、半絶縁性Ｇ　ａ　Ａ　ｓ基板（以下、
基板という。）１０表面にｎ型Ｇ　ａ　Ａ　ｓ能動層（
以下。

能動層という。）２ｔ−設け、厚さ約５００　ＯＡのア
ルミニウム（ＡＡ）層３をさらに上面に被Ｎ（ヒーター
による加熱方式又に、電子線銃による加熱蒸着等の手段
が通常用いられる）シ、さらにその上に塗布形成した感
光性樹脂又は感電子線性樹脂等のレジスト層４ｔ−露光
・現像しパターン形成したところｔ示したものである。

第３図（ｂ）はパターン形成したレジスト層４ｔ−マス
クにＡＩ層３ｔ−エツチングして、ＭＥ、９−ＦＥＴの
ゲート電極５を形成したところ金示したものである。Ａ
Ｊのエツチングは、６０’Ｏのリン酸によるウェットエ
ツチングによってなされる０通常０．５μｍｍ！＋７）
、ｔ−バーニア？／グをし、ＡＩ層３１に：　０．５ｔ
ｍ＊幅で残す構造にする。

第３図（ｃｌ［、オーミック金属層５ａ、６ａ。

７ａｉ基板１の上方から全面に被着したところを示した
ものである。オーミック金属層としては。

金とゲルマニウムの合金ＡｕＧｅ１Ｔ層に、二、ケル（
Ｎｉ）全上層にしたＡｕＧｅ／Ｎｉ合金を通常用いる。

被着方法としては、ＡｕＧｅｔ−ヒーター加熱で約１０
０ＯＡの厚さで蒸着し１次いでＮｉ　　ｆ電子線銃によ
る加熱で約３００Ａの厚で蒸着する方法がとられ゛る。

第３図（Ｃ）において、レジスト層４と能動層２０表面
との間隔は約５００ＯＡであシ、上記の厚さのオーミ、
り金属層は、レジスト層４の上部のオーミック金属層５
ａと能動層２の表面上のオーミック金属層５ａ、７ａと
を分離することができる。

第３図（ｄ）は、レジスト層４全ア七トン起音波処理に
よ〕除去し、次いで、水素（烏）ガス中で約４２０°Ｃ
の加熱をし、オーミック金属層５ａ、７ａと能動層２の
表面を合金化したところ金示したものである。レジスト
層４の上のオーミック金属層５ａはレジストと同時に除
去されるので１合金化（Ｄ　Ｌ　メ（Ｄ　７層１１熱時
［Ｕ７Ｔｈイ。：４３図ｆｄ）Ｉｃ　オイて、Ａ６パタ
ーン３をはさんでオーミック電極層５ａ、７ａがあるが
、一方をソース電極６．他方全ドレイン電極７とし、Ａ
Ｉパターン３ｉシ、、トキゲート電極５　と’するＣ（
！：ＩＣＬＤ、ＧａＡｓ、ＭＥＳ、ＦＥＴ構造になる。

この従来技術によれば、容易にゲート長Ｌｇｔ　（第３
図（ｄ）におけるゲート電極の断面下部の幅）として０
．５μｍ級のものが得られ、高周波特性にすぐれ、かつ
、ゲート電極５とソース電極６との間隔として０．５μ
ｍ　級のものが得られ、ソース・ゲ−ト間抵抗Ｒ５を低
下嘔せることができ、高い伝達特性ｇｍ　を得ることが
できる。

しかし、Ｋａ帯（２６，５〜４０ＧＨｚ　）　　以上で
動作させる高周波半導体装置ではゲート長Ｌｇｓ　　は
さらに短かいものが要求されるようになると、第３図（
ｄ）に示し＾ゲート電極５の構造では、ゲート電極断面
がどんどん小さくなり、ゲート抵抗Ｒｇが増大し、高周
波特性が期待したほど向上しなくなる。それに加え、オ
ーバーエツチングによるゲート長Ｌｇｒ　　の決定がま
すます困難になる欠点があった・ （発明の目的） 本発明の目的は、このような従来技術の欠点を除去し、
上記の従来技術の良い点を保持したままで、ゲート抵抗
を減少させ、高周波特性全向上させたところの化合物半
導体からなる半導体装置およびその製造方法を提供する
ことＫある。

（発明の構成） 本発明の半導体装置は、上面に一導電型の半導体からな
る能動層が形成された半絶縁性基板と、前記能動層上に
ジットキー接合金形成して設けられた第１の電極と、前
記能動層上にオーミ、り接合を形成しかつ前記第１の電
極を挾んで設けられた第２及び第３の電極とを含み、前
記第１の電極はＴ形断面形状を有し前記第２及び第３の
電極とは空間的に分離されかつ前記第２お工び第３の電
極の前記第１の電極側の端面の位置がそれぞれ該第１の
電極のＴ形上部端面の垂直線下にほぼ位置している構造
を有することから構成される。

又１本発明の半導体装置の製造方法は、半絶縁性基板上
に一導電型の半導体からなる能動層全形成し、該能動層
上に順次樹脂層と、′ｒＲ化シリコン。

窒化シリコン又ｈＭｏおよびＷ等のレフラクトリメタル
又はそれらとＳｉ　　Ｔｉとの合金からなる薄い層を一
層又は多層にした中間層と、レジスト層とを設ける工程
と１次いで、エツチングによフ前記中間層に所定のパタ
ーンを設け、さらにエツチングにＬ力前記樹脂層全前記
中間層パターンの開口寸法エフも大きい開口寸法全盲す
よプに除去する工程と１次いでＭ、およびＷ等のレフラ
フトリメタル又はそれらとＳｉかＴｉとの合金からなる
第１の金属層を前記樹脂層と前記中間層の膜厚を加えた
厚さよりも厚く全面に設ける工程と、次いで前記第１の
金属層上にレジスト層を設はエツチングによフ前記第１
の金属層を前記中間層の開口寸法Ｌシも大きな寸法ｔ−
Ｖｔ、、その断面形状が所定のＴ形をなすようにエツチ
ングする工程と１次いで、前記中間層が酸化シリコン又
は窒化シリコンの場合これをエツチングにより除去し、
さらに前記樹脂層を除去する工程と１次いでオーミック
金属層をその厚さが前記樹脂層の厚さエフも薄くなるよ
うに形成し、さらに熱処理によ〕前記オーミック金属層
と前記能動層とを合金化する工程を含むことから構成さ
れる。

（構成の詳細な説明〕 本発明の半導体装置はゲート電極として、Ｔ形断面形状
を有しソース電極およびドレイン電極とは空間的に分離
した構造をと〕、さらにゲート電極のＴ形上部の端面の
位置と１−スミ極お工びドレイン電極の端面の位置とを
垂直方向におめて一致させるようにした点に特徴がある
。

そして、本発明の単導体装置の製造方法は、前記本発明
の半導体装置を得る友めに、能動層上に樹脂層と酸化シ
リコン、窒化シリコン又はＭ、又はそれらとＳｉ　　Ｔ
ｉとの合金からなる薄い層１−一層又は多層にした中間
層とを設け、該中間層パターンを用いることによフ前記
樹脂層ｔ−精度良くパターン化することを可能とし、さ
らに前記Ｔ形のゲート電極を用い自己整合的に、ソース
電極およびドレイン電極を形成することに特徴がある。

かくして１本発明によれば、特に問題となるゲート・ソ
ース電極間ｌｌｉ！を短かくすることができ。

また、Ｔ形状を非対称にすることによフ、ゲート・ドレ
イン電極間隔はゲート・ドレイン間耐圧を低下させない
間隔金保ってドレイン電極を形成できる。さらに、ゲー
ト電極がＴ形断面形状を有しているので、従来のメサ形
に比較してゲート長稲を小くしてもゲート抵抗の増加を
押えることができる。

（実施例） 以下１本発明の実施例について図面を参照して説明する
。

第１図は本発明の半導体装置の一実施例でらるＧａＡｓ
−ＭＥＳ−ＰＥＴＦ）断面図である。

本実施例は、上面にｎ型ＧａＡｓ能動層１２が形成され
た半絶縁性ＧａＡｓ基板１１と、能動層１２上（７，ト
キー接合を形成して設けられた第１の電極としてのゲー
ト電極１９と、能動層１２上にオーミ、り接合を形成し
かつゲート電極１９を挾んで設けられた第２及び第３の
電極としてのソース電極２０およびドレイン電極２１と
を含み、ゲート電極１９は非対称のＴ形断面形状を有し
ソース電極２０およびドレイン電極２１とは空間的に分
離されかつソース電極２０およびドレイン電極２１のゲ
ート電極１９側の端面の位置がそれぞれゲート電極１９
のＴ形上部端面の垂直線下にほぼ位置している構造を有
することから構成される。

なお、ゲート電極１９は薄いＷ層１５とＴ形のＷ層１７
とＡ　ｕ　Ｇ　ｅ　／Ｎ　ｉ合金からなるオーミ、り金
属層１９ａとからなり、ソース電極２０．ドレイン電極
２１はオーミック金属層全能動層１２に合金化したもの
からなりイいる。

すなわち１本実施例によると、ゲート・ソース間間隔は
十分に小さく、ゲート・ドレイン間間隔は十分に広く、
かつゲート長Ｌｇｓ　　’ａ−小さくすることができる
。

次に１本発明の半導体装置の製造方法について説明する
。

第２図＋８）〜（ｆ）Ｈ第１因に示したＧａＡｓ−ＭＥ
Ｓ−ＦＥＴ　　の製造方法の一実施例における製造工程
順の断面図である。

初めに第２図（ａ）に示すよう九、半絶縁性ＧａＡｓ基
板１１の上にｎ型Ｇ　ａ　Ａ　ｓ能動層１２ｔ−設け、
その上に厚さ約３００ＯＡの樹脂層１３（例えば、ホト
レジスト′ｔ−塗布し２５０”０で窒素ガス中にて１時
間ベイクしたもの）を設け１次に１０００Ａ程度の薄い
５ｉＯｚ層１４（例えば、ケイ素化合物をアルコール等
の有機溶材に溶解し九ものを回転塗布し、２００℃で３
０分間窒素ガス中でベークしたものンを設け、次に３０
０Ａ程度のタングステン（ロ）膜１５’ｔ−アルゴン（
Ａｒ）ガス・スバ、りで被着することにより中間層２２
ｔ−設け、さらにその上にパターニングのためのレジス
ト層１６（例えば。

電子線レジストＰＭＭＡ（ポリメチルメタクリレート）
〕を厚さ３０００Ａ程度に設ける。

次いで、第２図（１１に示すように、レジスト層１６ｔ
−露光、現像処理して、約２５００Ａ幅の細長いバの混
合ガス、又は、六弗化イオウ（８Ｆｇ）ガスを用いた反
応性スバツタエ、チングを行うことによシ、Ｗ層１５を
エツチングし１次いでＣＦ４ガス又はＣＦ、ガスと水素
（Ｈ３）ガスの混合ガスを用いた反応性スバツタエ、チ
ングを行りことによ、ｊ７，５ｉＯｚ層１４ｔ−エツチ
ングし、Ｗ層１５と５ｉＯｚ層１４からなる中間層２２
ｔ−約２５００Ａ幅でパターン形成し、次いで、酸素ガ
スを用いたプラズマエツチング又は反応性エツチングの
手段を用いて、樹脂層１３ｔ−エツチングし、同時にレ
ジスト層１６をエツチング除去する。この樹脂層１３の
エツチングで用いた酸素ガスによるドライエツチングで
は。

Ｗ層１５とＳｉＯｚ層１４はほとんどエツチングされな
い。

次いで、第２図（Ｃ）に示すよりに、上面からＷ層１７
を全面被着（厚さ約５００ＯＡ）する、被着プロセスは
Ａ４．ガス、スバ、り、又は、電子線加熱薄情等で行う
。

次いで、第２図＋ｄ）に示すように、第２図（Ｃ）のＷ
層１７の上面にレジスト層１８ｔ−塗布後、所定のパタ
ーンを形成し、そのレジスト層１８ンこよるパターンを
マスクにＷ層１５と１７ｆｃＣＢ−と０：混合ガス、又
は、ＳＦ、ガスを用いた応応性スパツタエ、チングによ
り、エツチングし、Ｗ１１７全中間層２２の開口寸法よ
フも大きな寸法を有しその断面形状が所定のＴ形を有す
るようにする。第２図（ｄ）では、Ｔ形のＷ層１７パタ
ーンを形成したことになっているが、そのＴ形パターン
の左右の長さが異っている。これは同じでもよいが、後
で述べる工うにＭＥＳ−ＦＥＴ　　のゲート・ドレイン
耐圧を向上させる目的では積極的に非対称にすることが
望ましい。第２図ｆｄ）では、Ｗ／！！＋１５，１７の
左側の突出しを０．３μｍ　程度に、右側の突出しｔ″
０．６μｍ程度にした場合を示しである。もちろんパタ
ーン重ね合せ精度、パターン寸法精度に関する技術レベ
ルおよび、今後の技術レベルの向上に従い、上記の寸法
は変えてしかるべきものである。

次いで、第２図（ｅ）に示すように４１５ｉＯｚ層１４
金弗ｒＲ（ＨＦ）ト水（Ｎ２０）　　’ｉ　１対３０の
割シ合いにした希弗酸溶液で除去し、次いで０１ガス・
プラズマ処理で樹脂層１３．およびレジスト層１ｓｔ除
去する。

仄いで、第２図（ｆ）に示すように、オーミ、り金型Ｇ
　ａ　Ａ　ｓ能動ｆＦＪ１２とを加熱により合金化する
。

オーミ、り金属層としては、ＡｕＧｅ合金を下層にＮ１
ｔ−上層にしたところの上記の従来例と同じ材質、厚さ
、お工び合金化条件でよい。この厚さく樹脂層１３の厚
さよりも薄くする）のオーミ、り金属層は、Ｗ層エフの
上部１９ａと能動層１２の表面部２０ａ、２１ａとで分
離することができる。

Ｗ層１５とオーミック金１層１９３を含んでＷ＋ｍ１７
をゲート電極１９．ｎ型ＧａＡｓ能粛層１２と合金化さ
れオーミ、り接合を形成し九オーミック金属層２０ａお
よび２１ａを、それぞれソース１極２０お工びドレイン
電極２工とすることによシ。

第１図ＯＧａＡｓ　−ＭＥＳ　−ＦＥＴが得られる。

なお上記実施例の説明の中で、特定の物質、Ｎ。

さを述べた０列えは、厚さ１００ＯＡの５１０２　　層
１４や、その上の厚さ３００Ａｆ）Ｗ層１５を用いた。

これは説明の便宜のためであフ、Ｗ層１５がなくて５ｉ
Ｏｚ層１４だけでもよく、又、５ｉＯｚ層１４をなくし
、厚さ１００ＯＡ程度のＷ層１５だけでもよい。薄い３
００ＡのＷ層１５は、電子ビーム描画時のチャージアッ
プを防止する効果をもつが、Ｇ　ａ　Ａ　ｓ能動層パタ
ーンに工夫上することｖＣよフコ０ｏ人厚のＷ層１５は
、かならずしも用いなくてもよい。ｇｌは、樹脂層１３
＝ｉ寸法１度高く。

２５０ＯＡ程度のパターンに形成することが困難である
ため、Ｗ／ｉ１５と５ｉＯｚ層１４からなる薄い中間層
を用いて、２５００＾程度の微小寸法を実現することが
目的である。ＰＭＭＡレジストパターンのみでは、Ｗ／
１ｔ１７１被漕する時の基板加熱（１００℃〜１５０℃
〕　の時にパターン歪が生じ不都合である。

そこで、実施例で述べた。いわゆる、多層レジスト構造
プロセスが必要となった。

又、ゲート金属としてＷｔ−用いたが１Ｍｏ又は、基板
半導体と良好なショットキー特性をもつレフラフトリメ
タル又は、それらの合金かシリサイド。

又にこれらの多層構造が使用できる。ただし、ＡｕＧｅ
と反応しゃすいＡＪ等は単独に、又は、最上部層のゲー
ト金属として用いることはできないことはもちろんであ
る１人Ｉｔ−能動層と接するショットキ金属とし、上部
ｔ−Ｔｉ／Ｐｔ／Ａｕの多層構造とすることに可能であ
る。またゲート電極直下’ｔ　１）セスした構造であり
ても、本発明から容易に類推でき１本笑施例の一応用と
考えられ本発明に属することはもちろんである。

（発明の効果） 以上、詳細説明したとおフ１本発明によれば、さくでき
、ゲート長Ｌｇｔ−より短かくでき、かつＴ形断面形状
にすることにより、ゲート電極断面積を大きくでき九の
で、ゲート抵抗Ｒｇも小さくすることができ、結果とし
て、高周波特性として重要な利得、低雑音特性、高出力
特性にすぐれた化合物半導体からなる半導体装置および
その製造方法が得られる。

【図面の簡単な説明】

第１図μ本発明の半導体装置の一実施例であるＧａＡｓ
−ＭＥＳ−ＦＥＴＱ）断面図、第２図（ａｌ　〜げ）は
第１図ＯＧａＡｓ　−ＭＥＳ　−ＦＥＴの製造方法の一
実施例における製造工程順断面図、第３図（ａｌ〜（ｄ
Ｊは従来例のＧａＡｓ　０ＭＥＴ−ＦＥＴの製造工程順
断面図である。 １１・・・・・・半絶縁性ＧａＡｓ基板、１２・・・・
・・・・・ｎ型ＧａＡｓ能動層、１３・・・・・・樹脂
層、１４・・・・・・ＳｉＯ２２０・・・・・・ソース
電極、２１・・・・・・ドレイン電極。 １９ａ、２０ａ、２１ａ・・・・・・オーミ、り電極。 ２２・・・・・・中間層。 峯　１　　面 柘　２　回 ＄　２　図

Claims (5)

【特許請求の範囲】
1. （１）上面に一導電型の半導体からなる能動層が形成さ
   れた半絶縁性基板と、前記能動層上にシットキー接合を
   形成して設けられた第１の電極と、前記能動層上にオー
   ミック接合を形成しかつ前記第１の電極を挾んで設けら
   れた第２及び第３の電極とを含み、前記第１の電極はＴ
   形断面形状を有し前記第２及び第３の電極とは空間的に
   分離されかつ前記第２および第３の電極の前記第１の電
   極側の端面の位置がそれぞれ該第１の電極のＴ形上部端
   面の垂直線下にほぼ位置している構造を有することを特
   徴とする半導体装置。
2. （２）第１の電極が中心線に対して非対称のＴ形断面形
   状を有する特許請求の範囲第（１）項記載の半導体装置
   。
3. （３）半絶縁性基板がＧａＡｓ、ＩｎＰ、ＧａＡｌＡｓ
   およびＩｎＧａＡｓ等の化合物半導体である特許請求の
   範囲第（１）項記載の半導体装置。
4. （４）第１の電極の上部がＷおよびＭｏ等のレフラクト
   リメタル又はそれらとＳｉかＴｉとの合金からなるＴ形
   断面形状の基体部分と該基本部分の上面に形成されたＡ
   ｕＧｅ／Ｎｉの合金層からなり、第２および第３の電極
   がＡｕＧｅ／Ｎｉの合金層からなる特許請求の範囲第（
   １）項記載の半導体装置。
5. （５）半絶縁性基板上に一導電型の半導体からなる能動
   層を形成し、該能動層上に順次樹脂層と、酸化シリコン
   、窒化シリコン又はＭｏおよびＷ等のレラクトリメタル
   又はそれらとＳｉ、Ｔｉとの合金からなる薄い層を一層
   又は多層にした中間層と、レジスト層とを設ける工程と
   、次いでエッチングにより前記中間層に所定のパターン
   を設け、さらにエッチングにより前記樹脂層を前記中間
   層パターンの開口寸法よりも大きい開口寸法を有すよう
   に除去する工程と、次いでＭｏおよびＷ等のレフラクト
   リメタル又はそれらとＳｉかＴｉとの合金からなる第１
   の金属層を前記樹脂層と前記中間層の膜厚を加えた厚さ
   よりも厚く全面に設ける工程と、次いで前記第１の金属
   層上にレジスト層を設けエッチングにより前記第１の金
   属層を前記中間層の開口寸法よりも大きな寸法を有しそ
   の断面形状が所定のＴ形をなすようにエッチングする工
   程と、次いで前記中間層が酸化シリコン又は窒化シリコ
   ンの場合これをエッチングにより除去しさらに前記樹脂
   層を除去する工程と、次いでオーミック金属層をその厚
   さが前記樹脂層の厚さよりも薄くなるように設け、さら
   に熱処理により前記オーミック金属層と前記能動層とを
   合金化する工程を含むことを特徴とする半導体装置の製
   造方法。