CN1115728C - 单片集成电路及在一公共衬底上制造单片集成电路的方法 - Google Patents

单片集成电路及在一公共衬底上制造单片集成电路的方法 Download PDF

Info

Publication number
CN1115728C
CN1115728C CN95118143A CN95118143A CN1115728C CN 1115728 C CN1115728 C CN 1115728C CN 95118143 A CN95118143 A CN 95118143A CN 95118143 A CN95118143 A CN 95118143A CN 1115728 C CN1115728 C CN 1115728C
Authority
CN
China
Prior art keywords
substrate
section
layer
semiconductor
deposit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN95118143A
Other languages
English (en)
Other versions
CN1131819A (zh
Inventor
德怀特·C·斯特赖特
唐纳德·K·昂莫托
阿伦·K·奥基
凯文·W·科巴亚欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Trw Ltd (us) One Space Park Redondo Beach Ca 90278 Usa
Northrop Grumman Space and Mission Systems Corp
Original Assignee
Trw Ltd (us) One Space Park Redondo Beach Ca 90278 Usa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Trw Ltd (us) One Space Park Redondo Beach Ca 90278 Usa filed Critical Trw Ltd (us) One Space Park Redondo Beach Ca 90278 Usa
Publication of CN1131819A publication Critical patent/CN1131819A/zh
Application granted granted Critical
Publication of CN1115728C publication Critical patent/CN1115728C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

在一衬底上制造包括PIN二极管器件、HBT器件、HEMT器件和MESFET器件的组合的单片集成电路器件的方法，包括在衬底上淀积上述各器件之一的断面层，然后在该断面层上淀积第一介质层，刻蚀该断面层和介质层以限定第一器件断面，在露出的衬底上淀积第二断面层，选择性刻蚀第二断面以确定第二器件断面。该工艺可推广到在一公共衬底上单片集成两个以上的不同器件，只要先制作的器件稳定得足以承受制作后部器件所用的温度循环。

Description

单片集成电路及在一 公共衬底上制造单片集成电路的方法
本发明一般性地涉及一种制造单片多功能集成电路和由此产生的集成电路的方法，并且更详细地说，涉及一种用于在一个公共衬底上按一种集成电路规格制造不同的半导体器件类型的选择性分子束外延方法及由此产生的集成电路。
众所周知，多功能电路器件，即在一个公共衬底上包含一个以上器件类型的电路的集成，在诸如微波、毫米波以及光电子等应用中，提高组成集成器件的集成电路的性能高于将不同的器件类型分别集成的电路的性能。例如，通过将一个高电子迁移率晶体管(HEMT)同一个异质结双极晶体管(HBT)单片集成，它们都是该技术领域中众所周知的器件，该HEMT的低噪声优点与该HBT的高功率、高线性优点相结合可使微波电路具有比通过用熟悉的基本(Baseline)制造技术分别制造HEMT和HBT并将这些器件在混合电路中结合起来所能达到的更低的噪声和更高的功率。
许多其它电路也可以从多功能电路器件的集成得到好处。因为HEMT有由于高能量烧坏的趋势。所以目前用PIN二极管限制器保护在高能量环境中的低噪声HEMT。然而，因为PIN二极管限制器和HEMT目前是在混合电路中分别集成的，这就存在附加的传输损失，如果将该PIN二极管限制器与该HEMT单片集成在同样的衬底上，该损失就会从本质上被消除。另外，HBT的数字功能优点可同HEMT的微波功能优点相结合，这样对许多应用来说，如晶体管—晶体管逻辑(TTL)控制的移相器，HBT与HEMT的性能可以提高。在另一个例子中，为改善可靠性和稳定性可利用HBT有源调整使HEMT放大器稳定。实际上，任何需要多种高性能半导体器件的电路应用可以用单片集成而不是用混合集成来更有效地实现。
当前的半导体制造技术在于一个公共衬底上制造一个以上的器件类型的能力上受到限制。在本技术领域中，众所周知为集成具有不同功能的半导体器件有不同的技术。例如，利用一个带有某些互连配置(Scheme)的单分子束外延生长层已经实现了PIN二极管与金属半导体场效应晶体管(MESFETS)或HEMT的集成。例如可参见S.Miura等的“A Monolithically Integrated AlGaAs/GaAsp-i-n/FET Photoreceiver by MOCVD，”IEEE ElectronDev.Lett.，Vol.4，pp.375-376，1983。另外，利用分子束外延(MBE)再生长工艺已将PIN二极管与MESFET或HEMT集成。参见Y.Zebda等的“Monolithically Integrated InP-Based Front-End Photoreceivers，”IEEE Trans.Elect.Dev.，Vol.38，pp.1324-1333，1991。并且，利用隐埋外延层和MBE再生长已实现激光器和HBT的集成。参见J.Shivata etal.，“Monolithic In-tegration of InGaAsP/InGaAsP/InP Laser Diode With HeterojunctionBipolar Transistors，”Appl.Phys.Lett.，Vol.45，pp.191-193和P.R.Berger等的“GaAs Quantum Well Laser and HeterojunctionBipolar Transistor Integration Using Molecular Beam EpitaxialRegrowth，”Appl.Phys.Lett.，Vol.59，pp2826-2828，1991。利用单外延生长与将FET(场效应晶体管)合并入HBT的收集极或发射极，或者利用AlGaAs过生长与铍注入结合的GaAs基Bi-FET技术已经报导。参见K.Itakura等的“A GaAs Bi-FET Tech-nology For Large Scale Integration”IEDM Technical Digest，pp.389-392，1989；D.Cheskis etal.“Cointegration of GaAlAs/GaAs HBTs and GaAs FETs With A Simple ManufacturableProcesses，”IEDM Technical Digest，pp.91-94，1992和J.Y.Yang等的“GaAs BIJFET Technology For Linear Circuits，”Proceeding IEEE IC Symposium，pp.341-344，1989。在这些例子的每一个中，由于断面形状和工艺的限制对FET的性能做了折衷。利用一个单外延生长也曾对InP基HEMT-HBT集成进行尝试，但还没有对两种器件类型的成功的报导。参见W.E.Stanchina等的“InP-Based Technology for Monolithic Multiple-Device，Multiple-Function ICs，”GOMAC Digest of Papers，PP.385-388，1991。
授予Streit等、并转让给本申请的受让人的第5，262，334号美国专利，揭示了一种制造互补异质结双极晶体管的方法，其中通过在一个衬底上选择性分子束外延生长了一个第一NPN或PNP断面形状(Profile)。然后在该断面(Profile)上淀积一层氮化硅，并且该氮化硅层与该断面被有选择地图形化和刻蚀以确定一个NPN或PNP异质结双极晶体管。然后在与原始的断面相邻的衬底上淀积相反的NPN或PNP断面，这样，该氮化硅层的剩下部分就保护了最初的断面避免第二断面的生长。对器件进行图形化和刻蚀，这样就去除了氮化硅层并且相邻的互补NPN/PNP断面就保留在衬底上。
现有技术的制造工艺，其制造单片集成器件的能力是有限的。
本发明的一个目的是提供一种选择性分子束外延制造方法，它使许多集成器件可以单片集成在一个公共衬底上。
根据本发明，揭示了一种制造单片多功能集成电路器件的方法。在本发明的一个方法中，将一个HBT或PIN二极管器件与一个HEMT或MESFET器件单片集成在一个公共衬底上。制造工艺包含首先在一个GaAs或InP衬底上用选择性分子束外延生长一个HBT或PIN二极管断面层。然后在该HBT或PIN二极管断面层上淀积一个第一氮化硅层，或其它合适的介质层。将该第一氮化硅层和该HBT或PIN二极管断面层图形化并进行刻蚀，这样一个由氮化硅层覆盖的HBT或PIN二极管器件层就保留在露出衬底的区域的附近。然后在衬底上生长一个HEMT或MESFET断面层，这样在衬底上就淀积了单晶HEMT或MESFET材料，而在该保留着氮化硅层上则淀积成多晶HEMT或MESFET材料。将该多晶HEMT或MESFET材料与该保留的氮化硅层刻蚀掉，于是，一个HBT器件断面或PIN二极管器件断面与一个MESFET器件断面或一个HEMT器件断面就保留在一个公共衬底上。
本工艺也可推广到在一个公共衬底上有两个以上功能器件的情况。例如，为了生成一个PIN二极管-HBT-HEMT单片集成器件，可提供一个其上淀积了一个PIN二极管断面层的衬底。在该PIN断面层上淀积一个第一氮化硅层，并且对该氮化硅层和该PIN断面层进行图形化和刻蚀以确定一个由氮化硅层覆盖的PIN二极管器件断面。然后在该衬底上生长一个HBT断面层，这样在露出的衬底上就淀积了单晶HBT材料而在该第一氮化硅层的保留部分上则淀积成多晶HBT材料。将该多晶HBT材料与该保留的第一氮化硅层刻蚀掉，并淀积一个第二氮化硅层。然后将该第二氮化硅层与该HBT单晶材料图形化并进行刻蚀，以在该衬底上确定一个HBT器件断面。然后在该衬底上生长一个HEMT断面层，这样在该衬底上就淀积了单晶HEMT材料而在该第二氮化硅层的保留部分上就淀积成了多晶HEMT材料。然后将该多晶HEMT材料和该保留的第二氮化硅层刻蚀掉，这样就剩下了一个集成的PIN二极管-HBT-HEMT器件。
一旦所有的器件断面形状都生长在该公共衬底上，就可以进行后面的器件与电路工艺以进一步确定和互连这些器件。
结合附图，从下面的说明和附属的权利要求书将使本发明的其它目的、优点和特征变得很明显。
图1(a)-1(d)说明了根据本发明的一个最佳实施例的用于制造HEMT-HBT、HEMT-PIN二极管、MESFET-HBT，或MESFET-PIN二极管集成电路器件的改进结构的侧视图；
图2(a)-2(g)说明了根据本发明的一个最佳实施例的用于制造HEMT-HBT-PIN二极管或MESFET-HBT-PIN二极管集成电路器件的改进结构的侧视图；
图3说明了根据本发明的一种方法制造的一个单片集成HBT-肖特基二极管-HEMT器件的侧视图；
图4说明了根据本发明的一种方法制造的一个单片集成HBT-PIN二极管-HEMT器件的侧视图；
图5说明了根据本发明的一种方法制造的一个单片集成PIN二极管-HEMT器件的侧视图；
图6说明了用本发明的一种方法制造的一个单片集成HBT-肖特基二极管-HEMT-PIN二极管器件的侧视图；
图7说明了用本发明的一种方法制造的一个单片集成HBT-肖特基二极管-MESFET-PIN二极管器件的侧视图；
图8说明了用本发明的一种方法制造的另一个单片集成HBT一肖特基二极管一HEMT-PIN二极管器件；
图9说明了根据本发明的一种方法制造一个单片集成多功能器件的一种方法的流程图；
图10是说明用根据本发明的一个实施例的形成一个单片集成HEMT-HBT器件的方法制造的一个2×10μm2单发射极HBT的电流(I)对电压(V)的曲线图；
图11是用根据本发明的一个实施例的形成一个单片集成HEMT-HBT器件的一种方法和一种已知的基本分子束外延制造方法制造的一个2×10μm2方形发射极HBT的截止频率(fT)对收集极电流密度的曲线图；
图12说明了根据本发明的一个实施例与一个HBT单片制作在一起的一个T形栅HEMT的电流对电压的曲线图；
图13(a)-13(b)说明了根据本发明的一个实施例与一个集成HEMT-HBT器件单片制作在一起的一个PIN二极管的正向与反向偏置电流和电压的特性曲线图；
图14说明了在一个用基本技术制造的HEMT放大器与一个带有本发明实施例的一个单片集成HEMT-HBT器件的HEMT放大器之间进行增益与噪声对频率的对比的曲线图；
图15为将一个低噪声HEMT前端与HBT高截止频率(intercept)放大器集成在一起的高性能放大器的示意图；
图16说明了与HEMT低噪声放大器集成在一起的PIN二极管限制器的示意图；
图17说明了与HEMT低噪声放大器集成在一起的HBT调节器的示意图；
图18是一个发射—接收模块的示意图，它采用了一个用作接收功能部件的HEMT低噪声放大器、一个利用HBT基极一收集极PIN或者单独的PIN的PIN二极管开关，以及一个用作发射功能部件的HBT功率放大器。
下面的对涉及制造单片集成电路器件的方法以及由此产生的集成电路的最佳实施例的讨论实际上仅是示范性的，而且目的决不是对本发明或其应用及使用进行限制。
首先，从图1(a)-1(d)开始，显示了一个单片集成半导体结构10的一组侧视图，结构10是用本发明的一个最佳实施例按照形成一个单片集成电路器件的步骤制成的。制造结构10的方法可用于形成许多单片集成器件，这些单片集成器件，包括(但不限于)单片集成HEMT-HBT、HEMT-PIN二极管、MESFET-HBT或MESFET-PIN二极管器件。用将讨论到的工艺制成的单片集成器件是在一个公共衬底12上形成的。在所示的实施例中，衬底12或为砷化镓(GaAs)或为磷化铟(InP)，但是，也可用其它衬底。制造不同的半导体层的工艺是由选择性分子束外延(MBE)工艺进行的，这对本领域的普通技术人员来说是很熟悉的。
用MBE工艺首先在衬底12上生长一个HBT断面层14，如图1(a)中所示。该HBT断面层14是在制造一个集成HEMT-HBT或MESFET-HBT器件时生长的。当制造一个HEMT一二极管或MESFET一二极管器件时，该断面层14就是一个二极管断面层。断面层14应包括构成一个HBT或二极管器件的所有半导体层。该二极管断面可以是任何可用的二极管断面，包括(但不限于)PIN二极管、肖特基二极管、三极管，等等。层14生长之后，在结构10上淀积一个氮化硅(Si3N4)层，可用例如等离子增强化学气相淀积工艺，本领域的普通持术人员对此是很熟悉的。值得注意的是氮化硅被用来作为一个非限制的例子，至于其它介质层，如二氧化硅，也同样可用。氮化硅层16将用作一个阻挡层以保护HBT器件避免生长待制备的HEMT或MESFET断面层，这将在下面的讨论中变得很明显。
该氮化硅层16淀积在断面层14上之后，在该氮化硅层16上淀积一抗蚀剂层(未示出)。然后利用一个掩模(未示出)使该抗蚀剂层图形化，于是，该氮化硅层16将成为确定二极管器件或HBT器件的图形。将该抗蚀剂层曝露在通过掩模的照射光中，然后用合适的溶剂显影，使该抗蚀剂层的未被掩蔽部分被溶解并去除。然后对该氮化硅层16的露出部分使用一种刻蚀剂溶液以去除与去除了抗蚀剂层的区域重合的区域内的氮化硅，以使这些区域的断面层14露出来。然后用一种合适的各向异性刻蚀剂刻蚀断面层14的露出区域，而露出衬底12。
图1(b)说明了将层14的露出部分刻蚀掉后的结构10。剩下的断面层14确定了一个HBT器件层18，如图所示。氮化硅层16的一部分保留在该器件层18上。各向异性刻蚀台阶造成了一个向后退的断面形状，这使保留的氮化硅层16的悬伸区域伸出该器件层18的上表面。这样在该器件层18与后面的器件断面层之间提供了一个清楚的分隔，这从下面的讨论中将能清楚看到。然后将结构10从MBE室(未示出)中取出，进行清洗，再重新放入MBE室中。保留的氮化硅层16在MBE室内的常规去气过程中被致密，本领域的普通技术人员对此是很熟悉的。
然后通过众所周知的HEMT MBE生长过程在结构10上面生长一个赝晶InGaAs-GaAs HEMT断面。在结构10的加工中在该区域生长一个MESFET断面而不是该HEMT断面，这也在本发明的范围内。如图1(c)中所示，因为该HEMT材料与该氮化硅层16晶格不匹配，淀积在保留的氮化硅层16上的HEMT材料形成一个多晶HEMT断面层20。因为HEMT材料与衬底12的清洁表面晶格匹配，淀积在清洁的衬底12上的HEMT材料形成一个单晶HEMT断面层22。该单晶断面层22形成HEMT器件。用湿法腐蚀工艺将多晶HEMT层20去除，并且用干法刻蚀工艺将保留的氮化硅层16去除，二者都是本技术领域所熟知的工艺。用合适的掩模刻蚀步骤可将部分单晶HEMT断面层22去除，这样可进一步确定该HEMT器件的器件形状。这样，该单片集成结构10就可以准备进行器件和电路加工了，如图1(d)中所示。
通过以上工艺，已经避免了现有技术HBT中与非最优化的MBE生长相联系的铍基区掺杂剂间隙扩散步骤。这使得P型断面足够稳定以经受与HEMT生长相联系的附加的温度循环，并且这也是该选择性MBE技术成功的一个关键。为了使HBT或二极管断面能经受得住HEMT器件形成时的HEMT温度循环，不仅该HBT的基区层必须是稳定的，而且在HBT或二极管断面内的其它各层也必须是稳定的。这还包括n＝2×1019cm-3的接触层和n＝5×1017cm-3的Al0.3Ga0.7As的发射极层。
上面参照图1(a)-1(d)所讨论的技术可推广为一种形成其它多种单片集成器件的工艺。例如，图2(a)-2(g)说明了单片集成半导体结构28的顺序制造步骤，它形成一个单片集成HEMT-HBT-二极管器件。该器件形成于一个和上面的结构10一样的GaAs或InP衬底30上。如图2(a)中所示，在衬底30上生长了一个二极管断面层32。以前面所讨论的方式淀积，掩蔽并刻蚀一个第一氮化硅层34，以形成一个如图2(b)中所示的二极管器件层36。氮化硅层34的保留部分覆盖住器件层36。值得注意的是由于形成该器件层36的各向异性刻蚀引起的后退的断面形状，该氮化硅层34的悬伸区域伸出了器件层36。然后在结构28上生长一个HBT断面，这样淀积在衬底30上的HBT材料形成了一个单晶HBT断面层38，而淀积在保留的氮化硅层34上的HBT材料形成了一个多晶HBT断面层40，如图2(c)中所示。图2(d)说明了分别用合适的湿法腐蚀和干法刻蚀将氮化硅层34和多晶HBT断面层40去除后得到的结构28。
此后，在结构28上淀积一个第二氮化硅层42。再用一个合适的抗蚀剂层和掩模层(未示出)，以上面所讨论的方式，对该氮化硅层42进行图形化和刻蚀，在衬底30上露出一个将容纳HBT断面的区域，如图2(e)中所示。然后在结构28上用选择性MBE工艺生长HEMT材料，这样就在衬底30上淀积了一个单晶HEMT层44，而在保留的第二氮化硅层42上则淀积了一个多晶HEMT层46，如图2(f)中所示。和图1(a)-1(d)所描述的工艺一样，淀积一个MESFET断面以代替HEMT断面亦在本发明的范围之内。一个合适的湿法腐蚀和干法刻蚀分别有选择地除去多晶层46和保留的氮化硅层42，以露出和确定一个集成HEMT-HBT一二极管器件，如图2(g)中所示。
图1(a)-1(d)说明了制造两个单片集成器件所必需的工艺步骤，考虑到第一个淀积器件可受到氮化硅层16的保护，其中第一个淀积的器件要稳定得足以经受制造第二个淀积器件时用到的温度循环。图2(a)-2(g)说明了用于制造三个单片集成器件的工艺步骤，考虑到第一个和第二个淀积器件都受到氮化硅层42的保护，其中第一个淀积的器件要稳定得足以经受制造第二个和第三个淀积的器件时用到的温度循环，并且第二个淀积器件要稳定得足以经受制造第三个淀积器件时用到的温度循环。该工艺可推广到满足该准则的其它半导体器件，包括将该工艺推广到三个以上的单片集成器件。例如，可将该工艺推广到制造一个单片集成HBT一二极管器件。参照图2所述的工艺也可推广到一个单片集成MESFET-HBT-二极管器件上，其中生长的是MESFET断面而不是HEMT断面。更进一步，在形成如图1(d)和图2(g)所示的器件断面的选择性分子束外延所涉及的制造步骤之后，还可以结合本领域已知的其它制造步骤以提供其它器件类型。例如，可执行一个离子注入隔离步骤将HBT器件的集电极层的部分隔离以形成二极管，如肖特基二极管和PIN二极管。在选择性分子束外延步骤之后，也可淀积其它器件，如超导体一绝缘体一超导体探测器。
图3-8说明了用上面所讨论的本发明的选择性MBE工艺能够制造的六个不同的单片集成电路器件在最后的器件与电路的工艺步骤之后的断面侧视图。下面针对具体器件所讨论的不同器件层和断面仅仅是作为一个非限制的例子，其中对于某一特殊器件的器件断面结构可以是本领域中已知的任何对于该器件可用的断面结构，这是可以理解的。因为不同的器件层和电极在本领域是熟知的，下面对这些层所做的说明只是粗略的。还值得注意的是，因为各种器件是用分子束外延形成的，各个器件的底层与衬底形成了外延键合。
图3说明了一个单片集成器件50，它包括一个HBT52、一个THz肖特基二极管54，和一个HEMT56，它可用上面参照图1讨论过的工艺制造。该HBT52肖特基二极管54和HEMT56的每个不同的层都做了说明。如前所述，HBT器件层18应包括该HBT52的所有层，而HEMT断面层22应包括该HEMT56的所有层。然而，对该HBT52要比器件层18做更进一步地确定和加工，而对该HEMT56要比断面层22做更进一步地确定和加工。衬底30在此表示为GaAs衬底58。
该HBT52包括一个生长在衬底58上，厚度约为600nm的重掺杂n型GaAs子集电极层60。在该子集电极层60上淀积并确定了两个欧姆集电极电极62。在该子集电极层60上生长厚度约为700nm的轻掺杂n型GaAs集电极层64。在该集电极层64上生长厚度约为140nm的重掺杂p型GaAs基极层66。在该基极层66上淀积并确定一个欧姆基极接触68和厚度约为180nm的n型Al-GaAs发射极层70。在该发射极层70上生长厚度约为85nm的重掺杂n型InGaAs发射极接触层72。该发射极层70与该发射极接触层72结合形成了一个发射极台面74。在该发射极接触层72上淀积并确定一个欧姆发射极接触76。图3所示的生成该HBT52的各个接触以及集电极、基极和发射极台面的不同工艺步骤在本领域中是熟知的。
构成肖特基二极管54的各层与HBT52的集电极层60和64同时淀积，并且随后将二极管54同HBT52分隔开。特别是，在生长HBT52的子集电极层60的同时生长二极管54的重掺杂n型GaAs二极管层80，因此，层80与子收集极层60有相同的厚度和组分。用一个注入隔离区82将该子集电极层60与该二极管层80分开，该离子隔离区82用合适的离子(例如氧)的离子注入步骤形成，本领域的普通技术人员对此是熟悉的。在该二极管层80上淀积并确定一组欧姆接触84。在二极管层80上形成一个轻掺杂n型GaAs二极管层86。该二极管层86同HBT52的集电极层64同时形成，因而，它的厚度和组分与层64一样。在二极管层86上淀积并确定一个顶部欧姆接触88。用本领域的普通技术人员熟悉的任何合适的图形化工艺确定二极管层86并任其与集电极层64分开。在进行了对某些应用来说很有用的分子束外延步骤之后，肖特  基二极管54和HBT52的集电极层的分隔提供了一个构成另一种单片集成器件的方便途径。用刻蚀步骤来清除MBE步骤之后曾在二极管层80和86上面的断面各层。
该HEMT56具有与图1的HEMT断面层22不同的器件层。尤其是，此HEMT56包含了一个生长在衬底58上的超晶格缓冲层92。在该超晶格缓冲层92上生长一个厚度约15nm的In0.22GA0.78As沟道层94。在该沟道层94上淀积一个硅平面掺杂层96以确定该沟道层94，这是本领域所熟悉的。在该平面掺杂层96上生长一个厚度约30nm的Al0.22Ga0.78As施主层98。在该施主层98上生长一个厚度约40nm的重掺杂n型GaAs接触层100。在所示的该接触层100上淀积并用电子束光刻工艺确定一个源电极102和一个漏电极104。刻蚀接触层100以露出施主层98，并在所示的施主层98上淀积和刻蚀出一个T形栅漏电极106。如上所讨论的用一个MESFET代替该HEMT56也在本发明的范围内。
图4给出了一个单片集成器件110的侧剖图，它也可以用上面参照图1讨论过的工艺制造。该集成器件110包括在公共衬底118上形成的一个HBT112、一个PIN二极管114和一个HEMT116。HBT112与上面讨论过的HBT52相同，而HEMT116与HEMT56相同，因此，将不讨论HBT112和HEMT116的各不同层。由上述可知HEMT116可用一个MESFET代替。同上面将肖特基二极管54与HBT52隔离的方式一样，用一个注入隔离区120将PIN二极管114与HBT112隔开。该PIN二极管114包括一个重掺杂n型GaAs二极管层122和一个轻掺杂n型GaAs二极管层124，它们分别与HBT112的子集电极层和集电极层同时生长，因此和这些层具有同样的厚度和组份。层124作为PIN结构中的本征层。在该轻掺杂n型GaAs层124上生成一个重掺杂p型GaAs层126，以构成PIN二极管结构。层126与HBT112的基极层同时生长。但是，已对层126进行刻蚀，从而使它的厚度减小到小于HBT112的基极层。淀积二极管各接触并确定它们与所示的层122和层126相连。同上面的肖特基二极管54一样，该PIN二极管114以方便的方式与HBT112隔开，这样就比上面参照图1讨论过的两元件电路多提供了一个附加的集成器件。
图5示出了一个单片集成器件130的侧面轮廓图，它也可以用上面参照图1讨论过的工艺制造。该集成器件130包括在公共衬底136上形成的一个PIN二极管132和一个HEMT134。该HEMT134同上面讨论过的HEMT56一样，因此，将不再讨论HEMT134的各个不同层。该HEMT134也可以是一个MESFET。该PIN二极管132表示出一个PIN二极管断面的各不同器件层。该PIN二极管132和HEMT134生长在衬底136上，就象器件层18和断面层22形成在衬底12上一样。该PIN二极管132包括一个生长在衬底136上厚度约为600nm的重掺杂n型GaAs接触层138。在该接触层138上淀积并确定第一二极管各个欧姆接触140。在该接触层138上生长一个厚度约2000nm的GaAs本征层142。在该本征层142上生长一个厚度约100nm的p型GaAs层144。在层144上生长一个厚度约50nm的重掺杂p型GaAs的接触层146。在该接触层146上淀积并确定一个第二欧姆接触148。该PIN二极管132和与HBT112分离的PIN二极管114相比较有显著不同。这是因为PIN二极管114由于HBT112扩展的结果而很方便地被分隔开了，而PIN二极管132则是通过更复杂的选择性分子束外延工艺形成的。
图6说明了一个单片集成器件156的侧视图，它可以用上面参照图2(a)-2(g)讨论过的步骤制出。该集成器件156包括在一个公共衬底166上的一个HBT158、一个THZ肖特基二极管160、一个HEMT162和一个PIN二极管164。这些不同器件的每一个都表现出每个特殊器件的不同的层，因此，HBT158可由HBT断面层38形成，HEMT162可由HEMT断面层44形成，并且PIN二极管164可由图2的PIN二极管断面层36形成。因为图6的HBT158，与肖特基二极管160的组合件以及HEMT162同图3的HBT52与肖特基二极管54的组合件以及HEMT56是一样的，将不再讨论HBT158、肖特基二极管160以及HEMT162的各个层。同样，因为图6的PIN二极管164与图5的PIN二极管132有相同的层结构，也将不再讨论PIN二极管164。
图7说明了一个单片集成器件174的侧视图，它可用上面参照图2(a)-2(g)讨论过的步骤制出。该集成器件174包括在公共衬底184上形成的一个HBT176、一个THZ肖特基二极管178、一个MESFET180和一个PIN二极管182。除了HEMT162被MESFET180代替外，该集成器件174与集成器件156相同。因此，在其它的器件断面与上面所讨论过的一样的条件下，将只说明MESFET180的具体器件断面。该MESFET180包括一个淀积在衬底184上的GaAs缓冲层186。在该缓冲层186上生长一个厚度约200nm的n型GaAs层188上生长一个厚度约40nm的重掺杂n型GaAs层190。在层190上淀积并用电子束光刻工艺确定一个源电极192和一个漏电极194。刻蚀层190以露出层188，并在所示的层188上淀积和刻蚀出一个T形栅漏电极196。
上面讨论的制造单片多功能集成电路的工艺技术的可利用性不可以与用于微波探测混频和数字应用的超导薄膜相结合。常用溅射法来淀积超导薄膜，这对本领域的普通技术人员是很熟悉的，但也可利用其它的淀积技术，如采用蒸发法和激光烧蚀法来淀积超导薄膜。因此，集成器件156的衬底166也可以容纳一个超导体一绝缘体一超导体(SIS)探测器206，如图8中所示。该SIS探测器206包括一个淀积在衬底166上的底部超导薄膜210。在该超导薄膜210上淀积一个绝缘体层212。在该绝缘体层212上淀积另一个超导薄膜层214。该SIS探测器206也可仅与一个HEMT、一个PIN二极管-HEMT集成器件、或者一个PIN二极管-HBT集成器件集成在一起，这取决于其具体应用。该SIS探测器206也可用超导传输线或超导数字电路代替。
为获得上面讨论过的全部集成器件，已开发了合并工艺技术。图9说明了一个流程图220，它参照上面对图1(a)-1(d)的讨论，对单片集成电路50、110和130的形成以及后面的器件工艺步骤进行了分步讨论。框222代表在衬底12上生长HBT断面层14或一个PIN断面层的步骤。框224代表通过对氮化硅16的淀积、掩蔽和刻蚀步骤形成HBT器件层18。框226代表单晶HEMT断面层22和多晶HEMT断面层20的生长或者单晶MESFET断面层和多晶MESFET断面层的生长。框228代表对多晶层20和保留的氮化硅层16的刻蚀步骤。
流程图160的其余各步骤是指器件和电路的工艺步骤，如形成各个器件的接触和器件之间分别形成的连接线，这在本领域是很熟悉的。但是，因为本发明包含了改进了的单片集成电路，对各个步骤或一些连续步骤以不同形式的组合可能在现有技术中未加说明。框230代表形成HEMT56的欧姆金属接触102和104或MESFET的各接触的步骤。将HEMT或MESFET欧姆金属蒸发在改进了的HEMT或MESFET结构上并被迅速热退火。然后以本领域的普通技术人员很熟悉的方式对蒸发的金属图形化以形成接触。
如果将一个HEMT或MESFET与图3的HBT52或图4的HBT集成制造在一起，那么，流程图160从框230转到框232。框232代表将HBT结构的发射极台面74图形化和刻蚀的步骤。然后在改进了的HBT52上蒸发基极金属并将其图形化以形成基极接触68，如框234表示。下面，对形成HBT基极层66的台面、肖特基二极管层80和86以及PIN二极管层122、124和126图形化和刻蚀，如框236所示。然后在改进了的HBT52结构上蒸发欧姆金属并使其图形化以形成集电极接触62和发射极接触76，用框238表示。下面，对发射极接触76、基极接触68和集电极接触62进行退火，如框240表示。
如果将一个HEMT或MESFET同PIN二极管132单片集成在一起，如图5中所示，于是，在框230的HEMT或MESFET金属淀积步骤之后，就刻蚀形成PIN二极管层138、142、144和146的台面，如框242表示。下面，蒸发p型欧姆接触148和n型欧姆接触140，如框244表示。然后对该欧姆接触140和148进行热退火，如框246表示。
该台面和欧姆接触在HBT52或PIN二极管112上形成后，如上面讨论过的，下面的步骤是用氧离子注入步骤进行器件隔离，如248表示。对于集成器件50，离子注入区82将HBT52同肖特基二极管54分开。对于集成器件110，离子注入步骤将HBT112同PIN二极管114分开。下面，用电子束光刻(EBL)刻写出HEMT56的T形栅电极106或一个与MESFET关连的T形栅电极以形成其形状，如步骤250表示。下面，在全部已单片形成的集成电路50、110和130上淀积一个氮化硅钝化层(未示出)，并且形成到相应电极的通孔，如框252代表。然后在每个HBT、HEMT、MESFET、PIN二极管和肖特基二极管内以及这些器件之间确定薄膜电阻、电容、电感、跨接线(airbridges)和互连金属化(未示出)，如框254代表。然后形成压焊块通孔和背面通孔，如框256代表。最后，在整个集成器件50和110上形成一个背面金属平面层(未示出)，如框258代表。
对图6和8的集成电路156以及图7的集成电路174来说，在进行了框230的步骤之后，如框232所表示的那样刻蚀HBT发射极台面，并且进行框234和244的形成HBT基极接触和p型PIN二极管接触。然后如框236所示形成HBT基极层和肖特基二极管台面，并且如框242表示的形成PIN二极管台面。下面，按照框238和240蒸发HBT发射极接触和集电极接触并退火。下面，按照框246使PIN二极管接触退火。然后工艺在框248处继续进行，如上面所讨论的。
用上面说明的合并HEMT-HBT工艺制造的分立HEMT和HBT的直流和微波性能结果同用熟悉的基本单器件技术工艺制造的分立器件的性能结果一样。图10说明了一个显示用上面讨论的HEMT-HBT单片工艺制造的2×10μm2单发射极HBT的I-V特性的图，纵轴为电流(I)，横轴为电压(V)。该HBT的击穿电压Vceo大于10V。厄利(Early)电压大于500V，并且在Ic＝4.5mA时β约为56。拐点电压(knee voltage)是正常是，说明在本发明的选择性MBE工艺中设有引入附加的集电极电阻。1mA电流下基极—发射极电压Vbe＝1.1539V，对于该电流密度下的这一器件尺寸来说这是典型的。任何显著和基极掺杂剂扩散进入缓变的AlGaAs发射极，或者任何增加的发射极电阻将造成Vbe的增大。具体的发射极接触电阻为1.1×10-7Ω/cm2，对这种类型的器件来说是典型的值，这就说明在后面的HEMT生长中，该HBT的In-GaAs发射极接触没有退化。发射极为75×75μm2的大的HBT器件，在Ic＝1mA(19A/cm2)时平均β＝102，而在Ic＝40mA(711A/cm2)时平均β＝175，对基极—发射极结二级管有一个n＝1.03的理想因子。
具有一个2×10μm2方形发射极的HBT器件，在Ic＝16mA(2×104A/cm2)时截止频率fT＝21.4GHz且fmax＝50GHz，对这种类型的器件来说是典型的参数。图11示出了用基本的和选择性的MBE工艺分别制造的HBT的fT与集电机电流密度的关系图。所记录的值在所测量的电流范围内基本上一致。用基本的和根据本发明的选择性的MBE工艺制造的HBT的直流与射频特性结果相同，这说明了在HEMT-HBT集成工艺过程中没有发生HBT材料特性的显著退化。
和GaAs-AlGaAs HBT单片制作在一起的低噪声赝晶InGaAs-GaAs 0.2μm T形栅HEMT具有与用熟悉的基本工艺制作的HEMT相同的直流和射频特性。图12中说明了一个2指(finger)80μm栅宽HEMT器件的I-V特性曲线。
从集成器件50的HBT集电极一子集电极区制成的THz肖特基二极管54的正向和反向I-V特性在图13(a)-13(b)中加以说明。当采用熟悉的基本HBT工艺制作时对这种类型的肖特基二极管，典型的二极管理想因子为n＝1.04，串联电阻为12Ω，而击穿电压约为13V。
图14说明了一个使用有源HBT调节的HEMT低噪声放大器的单片HEMT-HBT集成电路器件的性能。该放大器设计为5-10GHz带宽，标称增益大于10dB，而噪声因子小于3dB。该HEMT低噪声放大器为单级反馈类型，使用了一个单0.2μmT形栅HEMT，其长度为200μ。利用一个在片上的HBT电流调节器，当阈值电压变化量为±0.5V时可将该HEMT器件的偏置电流调节在5％之内，它通过一个10V正电源电压消耗5mA的电流。以HEMT-only(只有HEMT)技术制造了无HBT调节器的相同放大器以便比较。用根据本发明的选择性MBE工艺和用熟悉的基本单器件技术制造的放大器的增益和噪声因子几乎相同，如图14中所示。实际上，用合并HEMT-HBT工艺制造的HEMT放大器在10GHz附近增益稍微高些。这可能是由于工艺中的正常变化而引起的。
在同一集成电路上的HEMT和HBT单片集成使微波电路具有用分立器件制造技术达不到的性能水平。在同一芯片上既使用HEMT也使用HBT器件的设计机会范围很广，尤其当与THz肖特基二极管和PIN二极管结合时。例如，微波和数字功能的单片集成可以显著提高接收机的性能。利用高性能HEMT和HBT的单片集成，一些新的电路设计都是可能的，例如，TTL控制移相器、低噪声高功率发射—接收模块、将HBT变量控制振荡器同HEMT低噪声放大器组合的FMCW单片雷达电路等。另外，超导探测器、混频器、传输线和数字电路可与MESFET、HEMT、HBT、或PIN二极管电路组合在一起以提高低温下的性能。
图15-18说明了HEMT-HBT、PIN二极管-HEMT和PIN二极管-HBT-HEMT电路的几个电路实例，它们可从用上面讨论过的方式进行单片集成中得到好处。图15-18的每个电路在混合的和分立的芯片实施已得到广泛发展的领域内都是很熟悉的。利用如上讨论的本发明，可将这些电路的各个电路元件单片集成在一个公共衬底上。换句话说，本领域的普通技术人员可以互相联系上面讨论过的集成电路而获得图15-18的电路。这些类型的单片集成电路在现有技术中至今还未出现。通过在一个公共衬底上单片集成不同的电路元件，用这些单片集成电路可实现许多优点，包括但不限于，电路元件间的低传输损失、对面积的需要减小、低成本、紧密性好和高性能。
图15说明了一个在本领域熟知的高性能放大器260，它能提供一个低噪声前端、三次谐波的高阻抗和低失真、最优灵敏和高功率。该放大器260包括一个HEMT低噪声放大器262，它接收一个射频信号并将放大了的输出信号加到第一和第二HBT高截止频率(intercept)放大器(HIA)264和266上。通过在一个公共衬底上单片集成放大器262、264和266，可提高该电路的众所周知的优点。
因为HEMT放大器在高输入功率下很容易烧坏，可提供一个连到一个HEMT放大器的基极(B)和发射极(E)端的PIN二极管限制器，以保护HEMT放大器免于这样高的输入信号，这在本领域是公知的。图16说明了一个这种类型的HEMT放大器电路270。该电路270包括一个PIN二极管限制器272，其中，二极管限制器272的阴极连到HEMT274的基极端而其阳极连到HEMT放大器274的发射极端。二极管限制器272将加到HEMT274基极的输入过载信号旁路，这样就保护了HEMT274免受信号过载和烧坏。通过以上面讨论过的方式在一个公共衬底上单片集成二极管限制器272和HEMT274，可实现许多优于现有技术的这种类型电路和优点。
图17说明了一个HBT调节的HEMT低噪声放大器278。因为HEMT放大器的特性随时间有较大变化，可提供一个HBT运算放大器(OPAMP)以对加到HEMT放大器的基极端的信号进行调节，这在本领域是很熟悉的。对放大器278来说，输入信号加到了一个HMT运算放大器280的输入端上。该HBT运算放大器280的输出信号加到了一个HEMT低噪声放大器282的基极端上以实现调节。通过以上面讨论过的方式将HBT运算放大器280和HEMT放大器282在一个公共衬底上单片集成，可以实现优于现有技术的HBT调节的HEMT低噪声放大器的某些优点，例如在电路元件之间的传输损失较低。
图18以一个方框图的形式说明了一个在本领域很熟悉的发射一接收模块284，它用了一个作为接收功能部件的HEMT低噪声放大器286、PIN二极管开关288和290，以及一个HBT功率放大器292作为发射功能部件。以这种方式配置的一个发射一接收模块的工作对本领域技术人员是很熟悉的。通过以上面讨论过的方式将HEMT放大器286、PIN二极管开关288和290，以及HBT功率放大器292在一个公共衬底上单片集成，可以实现优于现有技术的把这些元件组合成发射—接收模块的某些优点。
对于单片PIN-HEMT-HBT集成电路和对于用讨论过的各个技术将超导薄膜集成方面的应用并不限于这里揭示的几个专门电路和应用。所揭示的这些技术可应用于制造各种各样的新型微波和光电子电路，它们可以把HEMT、HBT、PIN二极管、MESFET，成超导薄膜组合成各种各样的制品，以实现目前单独用单个器件制造技术不能达到的各种优点。
上面的讨论仅仅揭示和说明了本发明的示范性的实施例。本领域的普通技术人员从这些讨论以及从附图和权利要求书中很容易认识到，在其中可以做出各种改变、改进和变换，而不会脱离如在下面的权利要求书中确定的本发明的构思范围。

Claims (36)

1.一种单片集成电路，它具有一个衬底；
一个制备在该衬底上的高电子迁移率晶体管，上述高电子迁移率晶体管包括用选择性分子束外延淀积在该衬底上的多个高电子迁移率晶体管断面层，以使该高电子迁移率晶体管与衬底接触的断面层与衬底形成外延结合；以及
一个制备在该衬底上的第一半导体器件，上述第一半导体器件包括用分子束外延淀积在该衬底上的多个第一半导体器件断面层，以使该第一半导体器件与衬底接触的断面层与衬底形成外延结合。
2.根据权利要求1的集成电路，其中，第一半导体器件是一种异质结双极晶体管，而与衬底接触的该异质结双极晶体管的断面层是一个子集电极层。
3.根据权利要求1的集成电路，其中，第一半导体器件是PIN二极管，而与衬底接触的该PIN二极管的断面层是一个接触层。
4.根据权利要求1的集成电路，还包括制备在该衬底上的一个第二半导体器件，上述第二半导体器件包括用选择性分子束外延淀积在该衬底上的多个第二半导体断面层，以使该第二半导体器件与衬底接触的一个断面层与衬底形成外延结合。
5.根据权利要求4的集成电路，其中，所述第一半导体器件是一种异质结双极晶体管，而所述第二半导体器件是一种肖特基二极管，上述异质结双极晶体管和肖特基二极管用一个离子注入区隔开，并且其中与衬底接触的异质结双极晶体管的断面层是一个子集电极层。
6.根据权利要求4的集成电路，其中，所述第一半导体器件是一种异质结双极晶体管，而所述第二半导体器件是一种PIN二极管，并且其中与衬底接触的异质结双极晶体管的断面层是一个子集电极层，而与衬底接触的PIN二极管的断面层是一个接触层。
7.根据权利要求6的集成电路，其中，异质结双极晶体管和PIN二极管用一个离子注入区隔开。
8.根据权利要求2的集成电路，其中还包括一个肖特基二极管器件，上述肖特基二极管器件由一个离子注入区与异质结双极晶体管隔开，其中与衬底接触的该肖特基二极管器件的一个断面层与衬底形成外延结合。
9.根据权利要求7的集成电路，其中，将该PIN二极管、异质结双极晶体管和高电子迁移率晶体管互连，以形成一个发射-接收电路，其中高电子迁移率晶体管作为一个低噪声放大器用作接收功能部件，异质结双极晶体管作为一个功率放大器用作发射功能部件，而PIN二极管作为一个开关。
10.根据权利要求2的集成电路，其中将该异质结双极晶体管和高电子迁移率晶体管互连，以形成一个异质结双极晶体管调节的高电子迁移率晶体管低噪声放大器。
11.根据权利要求3的集成电路，其中，将该高电子迁移率晶体管和PIN二极管互连，以形成一种包括一个PIN二极管限制器的高电子迁移率晶体管放大器。
12.根据权利要求2的集成电路，其中，将该异质结双极晶体管和高电子迁移率晶体管互连，以形成一个高性能放大器，其中该高电子迁移率晶体管作为接收射频信号的低噪声放大器，而该异质结双极晶体管作为接收一个来自该高电子迁移率晶体管的放大的输出信号的高截止频率放大器。
13.根据权利要求1的集成电路，还包括一个淀积在该衬底上的超导体-绝缘体-超导体探测器。
14.根据权利要求1的集成电路，其中，所述衬底由从砷化镓和磷化铟组成的一组中选出的一种半导体材料构成。
15.一种单片集成电路，包括：
一个衬底；
一个制备在该衬底上的金属半导体场效应晶体管，上述金属半导体场效应晶体管包括用选择性分子束外延淀积在该衬底上的多个金属半导体场效应晶体管断面层，以使该金属半导体场效应晶体管与衬底接触的一个断面层与衬底形成外延结合；以及
一个制备在该衬底上的第一半导体器件，上述第一半导体器件包括用分子束外延淀积在该衬底上的多个第一半导体器件断面层，以使该第一半导体器件与衬底接触的一个断面层与衬底形成外延结合。
16.根据权利要求15的集成电路，其中，第一半导体器件是一种异质结双极晶体管而与衬底接触的该异质结双极晶体管轮廓层是一个子集电极层。
17.根据权利要求15的集成电路，其中，所述第一半导体器件是一种PIN二极管，而与衬底接触的该PIN二极管断面层是一个接触层。
18.根据权利要求15的集成电路，其中，还包括制备在该衬底上的一个第二半导体器件，上述第二半导体器件包括用选择性分子束外延淀积在衬底上的多个第二半导体断面层，该第二半导体器件与衬底接触的断面层与衬底形成外延结合。
19.根据权利要求18的集成电路，其中，第一半导体器件是一个异质结双极晶体管，而第二半导体器件是一个肖特基二极管，上述异质结双极晶体管和上述肖特基二极管用一个离子注入区隔开，并且其中与衬底接触的异质结双极晶体管断面层是一个子集电极层。
20.根据权利要求18的集成电路，其中，第一半导体器件是一个异质结双极晶体管，而第二半导体器件是一个PIN二极管，并且其中与该衬底接触的异质结双极晶体管断面层是一个子集电极层而与衬底接触的PIN二极管断面层是一个接触层。
21.根据权利要求20的集成电路，其中，所述异质结双极晶体管和所述二极管用一个离子注入区隔开。
22.根据权利要求15的集成电路，它进一步具有一个肖特基二极管器件，上述肖特基二极管器件由一个离子注入区与该异质结双极晶体管隔开，而该肖特基二极管器件与该衬底接触的一个断面层与该衬底形成外延结合。
23.根据权利要求15的集成电路，其中该衬底由从砷化镓和磷化铟组成的一组中选出的一种半导体材料组成。
24.一种单片集成电路，它具有：
一个衬底；
一个制备在该衬底上的异质结双极晶体管，上述异质结双极晶体管包括用选择性分子束外延淀积在该衬底上的多个异质结双极晶体管断面层，以使该异质结双极晶体管与衬底接触的一个断面层与该衬底形成外延结合；以及
一个制备在该衬底上的半导体二极管，上述半导体二极管包括用分子束外延淀积在该衬底上的多个二极管断面层，以使该半导体二极管与衬底接触的一个轮廓层与衬底形成外延结合。
25.一种用选择性分子束外延工艺在一个公共衬底上制造单片集成电路的方法，上述方法包括以下步骤：
用分子束外延工艺在衬底上淀积一个第一半导体断面；
在该半导体断面上淀积一个第一介质层；
在选定的区域去除该第一介质层和该第一半导体断面的一部分，将限定出一个第一半导体器件断面的那部分第一半导体断面保留在衬底上，并且将该衬底的第一部分露出来，上述第一半导体器件断面由第一保留介质层覆盖；
用分子束外延工艺在该第一保留介质层和该衬底的第一暴露部分上淀积一个第二半导体断面；
去除淀积在所述第一保留介质层上的该高电子迁移率晶体管断面和去除该第一保留介质层，以在该公共衬底上形成集成的第一半导体与该电子迁移率晶体管的各断面；以及
去除淀积在第一保留介质层上的该第二半导体断面的一部分和去除第一保留介质层，以在该衬底上形成与该第一半导体器件断面相邻的一个第二保留半导体断面；在该第一半导体器件断面和该第二保留半导体断面上淀积一个第二介质层，以及在所选定的区域去除该第二介质层和该第二保留半导体断面的一部分，以便将限定第二半导体器件断面的那部分第二保留半导体断面留在该衬底上并且将该衬底的一个第二部分曝露出来，上述第一半导体器件断面和上述第二半导体器件断面由一个第二保留介质层覆盖。
26.根据权利要求25的方法，其中，淀积一个第一半导体断面的步骤包括在衬底上淀积一个异质结双极晶体管断面，以便在衬底上形成集成的异质结双极晶体管和高电子迁移率晶体管器件的断面。
27.根据权利要求25的方法，其中，淀积一个第一半导体断面的步骤包括淀积一个PIN二极管断面，以便在公共衬底上形成集成的PIN二极管和高电子迁移率晶体管器件的断面。
28.根据权利要求25的方法，其中，去除一部分介质层和半导体断面的步骤包括各向异性地刻蚀半导体断面以形成一个退后的半导体断面，从而使第一保留介质层的一部分伸出第一半导体器件断面的上表面之外。
29.根据权利要求25的方法，其中，淀积一个高电子迁移率晶体管断面的步骤包括在该衬底的露出部分上淀积一个单晶高电子迁移率晶体管断面和在所述第一保留介质层上淀积一个多晶高电子迁移率晶体管断面。
30.根据权利要求25的方法，其中，该衬底包括从砷化镓和磷化铟组成的组中选出的一种材料。
31.根据权利要求25的方法，其中，淀积一个第一介质层的步骤包括淀积一个氮化硅介质层。
32.根据权利要求26的方法，还包括以下步骤：首先在该高电子迁移率晶体管器件断面上淀积一个欧姆金属层，然后对该欧姆金属层图形化以确定与高电子迁移率晶体管器件断面相联的一个源电极和一个漏电极，再由异质结双极晶体管器件断面图形化出一个异质结双极晶体管发射极台面，接着淀积并图形化出一个异质结双极晶体管基极接触，然后由异质结双极晶体管器件断面图形化出一个异质结双极晶体管基极台面，然后淀积并图形化出一个异质结双极晶体管发射极接触和一个异质结双极晶体管集电极接触，以及淀积并图形化出一个高电子迁移率晶体管栅电极。
33.根据权利要求26的方法，其中，还包括将离子注入进异质结双极晶体管器件断面的一个区域的步骤，以便将异质结双极晶体管器件断面的一部分分隔开来，从而由与异质结双极晶体管器件断面相邻的异质结双极晶体管器件断面的分开部分形成一个二极管器件断面。
34.根据权利要求25的方法，其中淀积第一半导体断面的步骤包括淀积一个PIN二极管断面，而淀积第二半导体断面的步骤包括淀积一个异质结双极晶体管断面。
35.根据权利要求25的方法，其中，淀积第二半导体断面的步骤包括在该衬底的第一曝露部分上淀积一个单晶半导体断面和在第一保留介质层上淀积一个多晶半导体断面，并且其中淀积高电子迁移率晶体管断面的步骤包括在衬底的第二曝露部分上淀积一个单晶高电子迁移率晶体管断面和在第二保留介质层上淀积一个多晶高电子迁移率晶体管断面。
36.一种用选择性分子束外延工艺在一个公共衬底上制造单片集成电路器件的方法，包括以下步骤：
用分子束外延工艺在该衬底上淀积一个半导体断面；
在该半导体断面上淀积一个介质层；
在所选定的区域去除部分介质层和该半导体断面，以便使限定一个半导体器件断面的那部分半导体断面保留在该衬底上，并且将该衬底的一部分露出来，上述半导体器件断面由一个保留介质层覆盖；
用分子束外延工艺在该保留介质层和该衬底露出的部分上淀积一个第二半导体器件断面；
用分子束外延工艺在该保留介质层和该衬底的曝露部分上淀积一个金属半导体场效应晶体管断面；
去除淀积在该保留介质层上的金属半导体场效应晶体管断面和去除该保留介质层，以在该公共衬底上形成集成的半导体和金属半导体场效应晶体管器件的断面；以及
去除淀积在第一保留介质层上的该第二半导体断面的一部分和去除第一保留介质层，以在该衬底上形成与该第一半导体器件断面相邻的一个第二保留半导体断面；在该第一半导体器件断面和该第二保留半导体断面上淀积一个第二介质层，以及在所选定的区域去除该第二介质层和该第二保留半导体断面的一部分，以便将限定第二半导体器件断面的那部分第二保留半导体断面留在该衬底上并且将该衬底的一个第二部分曝露出来，上述第一半导体器件断面和上述第二半导体器件断面由一个第二保留介质层覆盖。
CN95118143A 1994-11-02 1995-11-01 单片集成电路及在一公共衬底上制造单片集成电路的方法 Expired - Fee Related CN1115728C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US33353894A 1994-11-02 1994-11-02
US333538 1994-11-02
US333,538 1994-11-02

Publications (2)

Publication Number Publication Date
CN1131819A CN1131819A (zh) 1996-09-25
CN1115728C true CN1115728C (zh) 2003-07-23

Family

ID=23303220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95118143A Expired - Fee Related CN1115728C (zh) 1994-11-02 1995-11-01 单片集成电路及在一公共衬底上制造单片集成电路的方法

Country Status (6)

Country Link
US (1) US6465289B1 (zh)
EP (1) EP0710984B1 (zh)
JP (1) JP2793983B2 (zh)
KR (1) KR0175179B1 (zh)
CN (1) CN1115728C (zh)
DE (1) DE69522075T2 (zh)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838031A (en) * 1996-03-05 1998-11-17 Trw Inc. Low noise-high linearity HEMT-HBT composite
US5930636A (en) * 1996-05-13 1999-07-27 Trw Inc. Method of fabricating high-frequency GaAs substrate-based Schottky barrier diodes
KR100216593B1 (ko) * 1996-12-06 1999-08-16 정선종 화합물 반도체 소자 제조 방법
JP2001177060A (ja) * 1999-12-14 2001-06-29 Nec Corp モノリシック集積回路装置及びその製造方法
TW483171B (en) * 2000-03-16 2002-04-11 Trw Inc Ultra high speed heterojunction bipolar transistor having a cantilevered base.
US6479843B2 (en) * 2000-04-27 2002-11-12 Motorola, Inc. Single supply HFET with temperature compensation
WO2002001641A1 (fr) * 2000-06-27 2002-01-03 Matsushita Electric Industrial Co., Ltd. Dispositif semi-conducteur
US6524899B1 (en) * 2000-09-21 2003-02-25 Trw Inc. Process for forming a large area, high gate current HEMT diode
CN1254026C (zh) * 2000-11-21 2006-04-26 松下电器产业株式会社 通信系统用仪器
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6479844B2 (en) * 2001-03-02 2002-11-12 University Of Connecticut Modulation doped thyristor and complementary transistor combination for a monolithic optoelectronic integrated circuit
US6406965B1 (en) * 2001-04-19 2002-06-18 Trw Inc. Method of fabricating HBT devices
WO2003009396A2 (en) * 2001-07-20 2003-01-30 Microlink Devices, Inc. Algaas or ingap low turn-on voltage gaas-based heterojunction bipolar transistor
CA2456662A1 (en) * 2001-08-07 2003-02-20 Jan Kuzmik High electron mobility devices
US20030085416A1 (en) * 2001-11-08 2003-05-08 Tyco Electronics Corporation Monolithically integrated pin diode and schottky diode circuit and method of fabricating same
US6593869B1 (en) * 2002-03-28 2003-07-15 Hrl Laboratories, Llc High efficiency, high output drive current switch with application to digital to analog conversion
US6559513B1 (en) * 2002-04-22 2003-05-06 M/A-Com, Inc. Field-plate MESFET
JP4089419B2 (ja) 2002-12-19 2008-05-28 株式会社村田製作所 半導体装置およびその製造方法
US6919590B2 (en) * 2003-08-29 2005-07-19 Motorola, Inc. Heterojunction bipolar transistor with monolithically integrated junction field effect transistor and method of manufacturing same
US7345309B2 (en) * 2004-08-31 2008-03-18 Lockheed Martin Corporation SiC metal semiconductor field-effect transistor
US7385230B1 (en) 2005-02-08 2008-06-10 The University Of Connecticut Modulation doped thyristor and complementary transistor combination for a monolithic optoelectronic integrated circuit
KR100698829B1 (ko) * 2005-03-11 2007-03-23 한국과학기술원 광 수신기 제조 방법
JP2007335586A (ja) * 2006-06-14 2007-12-27 Sony Corp 半導体集積回路装置および半導体集積回路装置の製造方法
US7700423B2 (en) * 2006-07-28 2010-04-20 Iqe Rf, Llc Process for manufacturing epitaxial wafers for integrated devices on a common compound semiconductor III-V wafer
US7759764B2 (en) * 2006-10-31 2010-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Elevated bipolar transistor structure
US7619482B1 (en) 2007-03-13 2009-11-17 Rf Micro Devices, Inc. Compact low voltage low noise amplifier
KR101252745B1 (ko) 2009-12-11 2013-04-12 한국전자통신연구원 단일 기판 집적 회로 장치 및 그 제조 방법
WO2011161791A1 (ja) * 2010-06-24 2011-12-29 富士通株式会社 半導体装置
KR101680767B1 (ko) * 2010-10-06 2016-11-30 삼성전자주식회사 불순물 주입을 이용한 고출력 고 전자 이동도 트랜지스터 제조방법
US8957676B2 (en) * 2011-05-06 2015-02-17 Allegro Microsystems, Llc Magnetic field sensor having a control node to receive a control signal to adjust a threshold
US8470652B1 (en) * 2011-05-11 2013-06-25 Hrl Laboratories, Llc Monolithic integration of group III nitride enhancement layers
TW201301481A (zh) * 2011-06-23 2013-01-01 Kopin Corp 雙極高電子遷移率電晶體及其形成方法
US8288260B1 (en) * 2011-06-30 2012-10-16 M/A-Com Technology Solutions Holdings, Inc. Field effect transistor with dual etch-stop layers for improved power, performance and reproducibility
US9461153B2 (en) 2011-11-16 2016-10-04 Skyworks Solutions, Inc. Devices and methods related to a barrier for metallization of a gallium based semiconductor
US9847407B2 (en) * 2011-11-16 2017-12-19 Skyworks Solutions, Inc. Devices and methods related to a gallium arsenide Schottky diode having low turn-on voltage
CN102938422B (zh) * 2012-10-22 2015-02-18 中国科学院上海技术物理研究所 一种电场增强效应的铟镓砷太赫兹探测器
JP2014086673A (ja) * 2012-10-26 2014-05-12 Mitsubishi Electric Corp モノリシック集積回路
US9508707B2 (en) * 2014-02-27 2016-11-29 Texas Instruments Incorporated Quantum well-modulated bipolar junction transistor
US10056518B2 (en) 2014-06-23 2018-08-21 Qorvo Us, Inc. Active photonic device having a Darlington configuration
CN104992953B (zh) * 2015-07-13 2018-02-09 成都海威华芯科技有限公司 基于GaAs的光电集成器件及其制备方法
US10101410B2 (en) 2015-10-21 2018-10-16 Allegro Microsystems, Llc Methods and apparatus for sensor having fault trip level setting
US10541323B2 (en) 2016-04-15 2020-01-21 Macom Technology Solutions Holdings, Inc. High-voltage GaN high electron mobility transistors
US10985284B2 (en) 2016-04-15 2021-04-20 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon schottky diode with reduced junction leakage current
US10147833B2 (en) 2016-04-15 2018-12-04 Qorvo Us, Inc. Active photonic device having a Darlington configuration with feedback
CN106898547A (zh) * 2017-03-31 2017-06-27 成都海威华芯科技有限公司 一种GaN声电集成器件的制作方法
US11309412B1 (en) * 2017-05-17 2022-04-19 Northrop Grumman Systems Corporation Shifting the pinch-off voltage of an InP high electron mobility transistor with a metal ring
US10950598B2 (en) * 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
US11233047B2 (en) 2018-01-19 2022-01-25 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
US11056483B2 (en) 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
CN108878369A (zh) * 2018-06-12 2018-11-23 北京工业大学 一种基于外延生长的化合物半导体器件及其制备方法
WO2021195506A1 (en) 2020-03-26 2021-09-30 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon
US11380678B2 (en) * 2020-06-12 2022-07-05 Qualcomm Incorporated Metamorphic high electron mobility transistor-heterojunction bipolar transistor integration
CN112928114B (zh) * 2021-02-03 2022-08-23 中国科学院微电子研究所 一种功率器件模块及其制作方法
CN113130478A (zh) * 2021-04-13 2021-07-16 厦门市三安集成电路有限公司 一种射频芯片及制备方法
US20230402549A1 (en) * 2022-06-09 2023-12-14 Macom Technology Solutions Holdings, Inc. Monolithic pin and schottky diode integrated circuits

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4344047A (en) * 1981-02-12 1982-08-10 The United States Of America As Represented By The Secretary Of The Army Millimeter-wave power limiter
JPS6118169A (ja) * 1984-07-04 1986-01-27 Hitachi Ltd 半導体装置の製造方法
JPS6381863A (ja) * 1986-09-25 1988-04-12 Toshiba Corp 半導体装置の製造方法
US4789645A (en) 1987-04-20 1988-12-06 Eaton Corporation Method for fabrication of monolithic integrated circuits
US4996163A (en) 1988-02-29 1991-02-26 Sumitomo Electric Industries, Ltd. Method for producing an opto-electronic integrated circuit
US4955085A (en) 1988-03-07 1990-09-04 California Institute Of Technology Series RF/parallel if mixer array
DE3813836C2 (de) 1988-04-23 1997-11-27 Daimler Benz Ag Verfahren zur Herstellung monolithisch integrierter, multifunktionaler Schaltungen
US5034337A (en) 1989-02-10 1991-07-23 Texas Instruments Incorporated Method of making an integrated circuit that combines multi-epitaxial power transistors with logic/analog devices
US5256582A (en) 1989-02-10 1993-10-26 Texas Instruments Incorporated Method of forming complementary bipolar and MOS transistor having power and logic structures on the same integrated circuit substrate
US5223449A (en) 1989-02-16 1993-06-29 Morris Francis J Method of making an integrated circuit composed of group III-V compound field effect and bipolar semiconductors
US5097312A (en) 1989-02-16 1992-03-17 Texas Instruments Incorporated Heterojunction bipolar transistor and integration of same with field effect device
DE3910288A1 (de) 1989-03-30 1990-10-04 Standard Elektrik Lorenz Ag Verfahren zur herstellung monolithisch integrierter optoelektronischer module
JPH02271569A (ja) * 1989-04-12 1990-11-06 Sumitomo Electric Ind Ltd 集積回路の製造方法
DE69030129T2 (de) * 1989-04-12 1997-10-09 Sumitomo Electric Industries Herstellungsverfahren einer integrierten Halbleiterschaltung
JP2896788B2 (ja) * 1989-07-19 1999-05-31 キヤノン株式会社 光検出素子
EP0413333A3 (en) 1989-08-18 1991-07-24 Hitachi, Ltd. A superconductized semiconductor device
US5164359A (en) * 1990-04-20 1992-11-17 Eaton Corporation Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate
US5024993A (en) 1990-05-02 1991-06-18 Microelectronics & Computer Technology Corporation Superconducting-semiconducting circuits, devices and systems
JPH04130619A (ja) 1990-09-20 1992-05-01 Mitsubishi Electric Corp 半導体装置の製造方法
US5341114A (en) 1990-11-02 1994-08-23 Ail Systems, Inc. Integrated limiter and amplifying devices
US5066925A (en) 1990-12-10 1991-11-19 Westinghouse Electric Corp. Multi push-pull MMIC power amplifier
US5077231A (en) 1991-03-15 1991-12-31 Texas Instruments Incorporated Method to integrate HBTs and FETs
US5166083A (en) 1991-03-28 1992-11-24 Texas Instruments Incorporated Method of integrating heterojunction bipolar transistors with heterojunction FETs and PIN diodes
US5213987A (en) 1991-03-28 1993-05-25 Texas Instruments Incorporated Method of integrating heterojunction bipolar transistors with PIN diodes
EP0505942A1 (en) * 1991-03-28 1992-09-30 Texas Instruments Incorporated Method of integrating heterojunction bipolar transistors with heterojunction FETs and PIN diodes
US5162243A (en) 1991-08-30 1992-11-10 Trw Inc. Method of producing high reliability heterojunction bipolar transistors
US5262335A (en) 1991-10-08 1993-11-16 Trw Inc. Method to produce complementary heterojunction bipolar transistors
KR950000522B1 (ko) 1991-11-25 1995-01-24 재단법인 한국전자통신연구소 수신용 광전집적 소자 및 그 제조방법
US5324682A (en) 1993-04-29 1994-06-28 Texas Instruments Incorporated Method of making an integrated circuit capable of low-noise and high-power microwave operation

Also Published As

Publication number Publication date
US6465289B1 (en) 2002-10-15
KR0175179B1 (ko) 1999-04-01
EP0710984B1 (en) 2001-08-08
JP2793983B2 (ja) 1998-09-03
DE69522075D1 (de) 2001-09-13
DE69522075T2 (de) 2002-01-03
JPH08255838A (ja) 1996-10-01
EP0710984A1 (en) 1996-05-08
CN1131819A (zh) 1996-09-25

Similar Documents

Publication Publication Date Title
CN1115728C (zh) 单片集成电路及在一公共衬底上制造单片集成电路的方法
US5422501A (en) Method of integrating heterojunction bipolar transistors with heterojunction FETs and PIN diodes
US4961194A (en) Compound semiconductor device having nonalloyed ohmic contacts
US5021361A (en) Method for making a field effect transistor integrated with an opto-electronic device
EP0829906A2 (en) Junction high electron mobility transistor-heterojunction bipolar transistor (jhemt-hbt) monolithic microwave integrated circuit (mmic) and single growth method of fabrication
US6057567A (en) Integrated circuit and method
US5097312A (en) Heterojunction bipolar transistor and integration of same with field effect device
US5252841A (en) Heterojunction bipolar transistor structure having low base-collector capacitance, and method of fabricating the same
US5213987A (en) Method of integrating heterojunction bipolar transistors with PIN diodes
US4751195A (en) Method of manufacturing a heterojunction bipolar transistor
JP2007335586A (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
US5270223A (en) Multiple layer wide bandgap collector structure for bipolar transistors
Wu et al. Pseudomorphic HEMT manufacturing technology for multifunctional Ka-band MMIC applications
JP2005524979A (ja) ヘテロ結合ｐｉｎダイオード及びその製造方法
US5171697A (en) Method of forming multiple layer collector structure for bipolar transistors
US5631173A (en) Method for forming collector up heterojunction bipolar transistor having insulative extrinsic emitter
US5648294A (en) Integrated circuit and method
US4775882A (en) Lateral bipolar transistor
EP0197424B1 (en) Process of fabricating a heterojunction bipolar transistor
Matsuoka et al. Novel InP/InGaAs double-heterojunction bipolar transistors suitable for high-speed IC's and OEIC's
JPH06267992A (ja) 半導体装置およびその製造方法
EP0505942A1 (en) Method of integrating heterojunction bipolar transistors with heterojunction FETs and PIN diodes
CN111244188B (zh) 异质结AlGaAs/GaAs二极管及其制备方法
Mochizuki et al. AlGaAs/GaAs HBTs with reduced base-collector capacitance by using buried SiO/sub 2/and polycrystalline GaAs in the extrinsic base and collector
EP0383034B1 (en) Integrated circuit and method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee