JP2011101031A - 増大した直線性および製造可能性を有するFETを含むBiFET - Google Patents
増大した直線性および製造可能性を有するFETを含むBiFET Download PDFInfo
- Publication number
- JP2011101031A JP2011101031A JP2010287829A JP2010287829A JP2011101031A JP 2011101031 A JP2011101031 A JP 2011101031A JP 2010287829 A JP2010287829 A JP 2010287829A JP 2010287829 A JP2010287829 A JP 2010287829A JP 2011101031 A JP2011101031 A JP 2011101031A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- etch stop
- bifet
- stop layer
- hbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 8
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 238000006731 degradation reaction Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 31
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 30
- 230000008569 process Effects 0.000 description 30
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 208000033999 Device damage Diseases 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910018949 PtAu Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- JUWSSMXCCAMYGX-UHFFFAOYSA-N gold platinum Chemical compound [Pt].[Au] JUWSSMXCCAMYGX-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/0328—Inorganic materials including, apart from doping materials or other impurities, semiconductor materials provided for in two or more of groups H01L31/0272 - H01L31/032
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Electromagnetism (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】基板上に位置するBiFETにおいて、HBT性能の低下を引起すことなくFETの製造可能性増大を達成させる。
【解決手段】基板上に位置するBiFET100は、基板の上に位置するエミッタ層部分122を含み、エミッタ層部分は第1のタイプの半導体を含む。HBTはエッチストップ層の第1の部分126をさらに含み、エッチストップ層の第1の部分はInGaPを含む。BiFETは基板の上に位置するFET106をさらに含み、FETはソース領域およびドレイン領域を含み、エッチストップ層の第2の部分146はソース領域およびドレイン領域の下に位置し、エッチストップ層の第2の部分はInGaPを含む。FETはエッチストップ層の第2の部分の下に直接接して位置する第2のタイプの半導体層をさらに含む。エッチストップ層はFETの線形性を増大させ、HBTの電子の流れを低下させない。
【選択図】図1
【解決手段】基板上に位置するBiFET100は、基板の上に位置するエミッタ層部分122を含み、エミッタ層部分は第1のタイプの半導体を含む。HBTはエッチストップ層の第1の部分126をさらに含み、エッチストップ層の第1の部分はInGaPを含む。BiFETは基板の上に位置するFET106をさらに含み、FETはソース領域およびドレイン領域を含み、エッチストップ層の第2の部分146はソース領域およびドレイン領域の下に位置し、エッチストップ層の第2の部分はInGaPを含む。FETはエッチストップ層の第2の部分の下に直接接して位置する第2のタイプの半導体層をさらに含む。エッチストップ層はFETの線形性を増大させ、HBTの電子の流れを低下させない。
【選択図】図1
Description
本発明は一般に、半導体装置の製作の分野にある。より具体的には、本発明はトランジスタ製作の分野にある。
ヘテロ接合バイポーラトランジスタ(「HBT」)などのバイポーラトランジスタおよび電界効果トランジスタ(「FET」)は、BiFET技術を利用することによって、例えばRF電力増幅器などの装置をもたらすために同じ半導体ダイ上に組込まれることができ、設計の自由度を増大する。その結果、HBTおよびFETを含むBiFET電力増幅器は、バイポーラトランジスタ電力増幅器よりも低い基準電圧で動作するよう有利に設計され得る。装置製造業者にとって特に興味があるのは、ガリウム砒素(「GaAs」)HBTプロセスにFETを組込むことによって形成され得る高出力のBiFET増幅器である。しかしながら、従来のGaAsHBTプロセスにFETを組み込む試みは、HBT性能を低下させ、および/またはFETの製造可能性を低下させる結果となってきた。
例えば、従来の1つのアプローチにおいて、FETは、アルミニウムガリウム砒素(「AIGaAs」)エミッタ層および高濃度にドーピングされたN型GaAs層の間に位置するFETチャネルとして、GaAsエミッタキャップ層を用いて形成され得る。調節されたエッチプロセスを利用することにより、高濃度にドーピングされたN型GaAs層において凹部が形成されることができ、凹部においてゲート層が形成され得る。しかしながら、調節されたエッチングプロセスの結果、上記のアプローチにおいてはFETしきい値電圧の均一性を達成するのが困難であり、それがFETの製造可能性を減じている。
調節されたエッチングプロセスの利用を避ける試みとして、FET形成プロセスにおいてアルミニウム砒素(「AlAs」)エッチストップ層がチャネル層の上で利用されてきた。しかしながら、AlAsエッチストップ層がFETおよびGaAsHBTを含むBiFETを形成するために利用されると、AlAsエッチストップ層は、望ましくないが、HBTの電子の流れを遮断することによってHBT性能を低下させる。さらに、AlAsエッチストップ層の酸化がAlAsエッチストップ層上に位置する装置の一部の破断を生じ、AlAsエッチストップ層は、装置の長期的な信頼性を低下させる。
このように、HBT性能の低下を引起すことなくFETの製造可能性増大を達成する、BiFETのための技術の必要性がある。
本発明は、増大した直線性および製造可能性を有するFETを含むBiFETに向けられる。本発明は、HBT性能の低下を引起すことなくFETの製造可能性増大を達成する、BiFETのための技術の必要性に対処し、解決する。
例示的な一実施例によれば、基板上に位置するBiFETは基板の上に位置するエミッタ層部分を含み、エミッタ層部分は第1のタイプの半導体を含む。第1のタイプの半導体は、低濃度にドーピングされたInGaPであり得る。HBTはエッチストップ層の第1の部分をさらに含み、エッチストップ層の第1の部分はInGaPを含む。BiFETは基板の上に位置するFETをさらに含み、FETはソース領域およびドレイン領域を含み、エッチストップ層の第2の部分はソース領域およびドレイン領域の下に位置し、エッチストップ層の第2の部分はInGaPを含む。FETは例えばデプレーション型FETまたはエンハンス型FETであり得る。例えば、エッチストップ層は約100.0オングストロームから約150.0オングストロームの厚さを有し得る。BiFETにおいて、エッチストップ層はFETの直線性を増大させ、HBTの電子の流れを低下させない。
この例示的な実施例によれば、FETは、FETのエッチストップ層の第2の部分の下に位置する第2のタイプの半導体層をさらに含む。第2のタイプの半導体層はGaAsを含み得る。BiFETは、FETのエッチストップ層の第2の部分の上に位置するメタルゲートコンタクトをさらに含む。本発明の他の特徴および利点は、下記の詳細な説明および添付の図面を参照すると、当業者にとってより容易に明らかとなる。
本発明は、増大した直線性および製造可能性を有するFETを含むBiFETに向けられる。下記の説明は、本発明の実現に関連する具体的な情報を含む。当業者は、本出願において具体的に説明される態様とは異なる態様で本発明が実現され得ることを認識する。さらに、本発明のいくつかの具体的詳細は、本発明を不明確にしないために説明されない。
本出願の図面およびそれに付随する詳細な説明は、本発明の単に例示的な実施例に向けられる。簡潔さを維持するため、本発明の他の実施例は本出願に具体的に記載されず、本図面に具体的に示されない。
当業者にとって明らかなある詳細および特徴は図1から省かれている。構造100が、半導体ダイの基板の上に位置するNPN HBTおよびNFETを含む例示的なBiFETを示すが、本発明は、PNP HBTおよびPFETを含むBiFETにも適用し得る。
図1は、本発明の一実施例による例示的なBiFETを含む例示的な構造の断面図を示す。当業者にとって明らかなある詳細および特徴は図1から省かれている。図1に示すように、構造100は、BiFET102、分離領域110、112および114ならびに半絶縁性GaAsであり得る基板108を含む。BiFET102は、分離領域110と112との間で基板108の上に位置するHBT104、および分離領域112と114との間で基板108の上に位置するFET106を含む。分離領域110、112および114は、基板108上の他の装置からの電気的分離をもたらし、当該技術で公知の態様で形成され得る。
図1にさらに示されるように、HBT104はサブコレクタ層116、コレクタ層部分118、ベース層部分120、エミッタ層部分122、エミッタキャップ層部分124、エッチストップ層部分126、底部コンタクト層部分128、上部コンタクト層部分130、コレクタコンタクト132、ベースコンタクト134およびエミッタコンタクト136を含む。さらに図1に示されるように、FET106は、低濃度にドーピングされたN型InGaP部分142、低濃度にドーピングされたN型GaAs部分144、本発明の一実施例によって典型的には低濃度にドーピングされたN型InGaPを含むエッチストップ層部分146、典型的には高濃度にドーピングされたN型GaAsを含む領域148および150を含んだソース領域およびドレイン領域、典型的にはInGaAsを含むコンタクト層部分、ゲートコンタクト156、ソースコンタクト158およびドレインコン
タクト160を含む。本実施例において、HBT104はNPN HBTであることができ、FET106はNFETであり得る。一実施例において、HBT104はPNP HBTであることができ、FET106はPFETであり得る。本実施例において、FET106はデプレーション型FETであり得る。一実施例において、FET106はエンハンス型FETであり得る。
タクト160を含む。本実施例において、HBT104はNPN HBTであることができ、FET106はNFETであり得る。一実施例において、HBT104はPNP HBTであることができ、FET106はPFETであり得る。本実施例において、FET106はデプレーション型FETであり得る。一実施例において、FET106はエンハンス型FETであり得る。
図1にさらに示されるように、サブコレクタ層116は基板108上に位置し、高濃度にドーピングされたN型GaAsを含み得る。サブコレクタ層116は、有機金属気相成長(「MOCVD」)プロセスまたは他のプロセスを用いて形成され得る。さらに図1に示されるように、コレクタ層部分118およびコレクタコンタクト132はサブコレクタ層116上に位置する。コレクタ層部分118は低濃度にドーピングされたN型GaAsを含むことができ、MOCVDプロセスまたは他のプロセスを用いて形成され得る。コレクタコンタクト132は適切な金属または金属の組合わせを含むことができ、サブコレクタ層116の上で堆積され、パターニングされることができる。図1にさらに示されるように、ベース層部分120はコレクタ層部分118上に位置し、高濃度にドーピングされたP型GaAsを含み得る。ベース層部分120は、MOCVDプロセスまたは他のプロセスを用いて形成され得る。
図1にさらに示されるように、エミッタ層部分122およびベースコンタクト134がベース層部分120上に位置する。エミッタ層部分122は、低濃度にドーピングされたN型インジウムガリウムリン(「InGaP」)を含むことができ、MOCVDプロセスまたは他のプロセスを用いてベース層部分120上で形成され得る。ベースコンタクト134は適切な金属または金属の組合わせを含むことができ、ベース層部分120上で堆積され、パターニングされ得る。図1にさらに示されるように、エミッタキャップ層部分124がエミッタ層部分122上に位置し、低濃度にドーピングされたN型GaAsを含み得る。エミッタキャップ層部分124は、MOCVDプロセスまたは他のプロセスを用いて形成され得る。
さらに図1に示されるように、エッチストップ層部分126は、エミッタキャップ層部分124上に位置し、低濃度にドーピングされたN型InGaPを含み得る。エッチストップ層部分126は、MOCVDプロセスまたは他のプロセスを用いて形成され得る。図1にさらに示されるように、底部コンタクト層部分128はエッチストップ層部分126上に位置し、高濃度にドーピングされたN型GaAsを含む。底部コンタクト層部分128は、MOCVDプロセスまたは他のプロセスを用いて形成され得る。
さらに図1に示されるように、上部コンタクト層部分130は底部コンタクト層部分128上に位置し、高濃度にドーピングされたN型インジウムガリウム砒素(「InGaAs」)を含み得る。上部コンタクト層部分130は、MOCVDプロセスまたは他のプロセスを用いて形成され得る。図1にさらに示されるように、エミッタコンタクト136は上部コンタクト層部分130上に位置し、適切な金属または金属の組合わせを含むことができ、上部コンタクト層130上で堆積され、パターニングされ得る。
HBT104の動作中、エミッタコンタクト136から、上部コンタクト層部分130、底部コンタクト層部分128、エッチストップ層部分126、エミッタキャップ層部分124、およびエミッタ層部分122を通るベース層部分120までの電子の流れは、矢印137によって示される。本発明においてはInGaPが非常に低い伝導帯のオフセットを有するので、エッチストップ層部分122は実質的にHBT104の電子の流れの障壁とは全くならない。その結果、本発明のエッチストップ層、すなわちエッチストップ層部分122は、実質的にHBT104の性能劣化を全く生じない。対照的に、AlAsを含む従来のエッチストップ層は、熱電子放出バリアを形成することによってHBTの中を
電子が流れることを遮断し、そのため温度によるHBT特性の変動を著しく増大する。その結果、従来のAlAsエッチストップ層によって、HBT性能の著しい劣化が生じる。さらに、AlAsの酸化によって従来のAlAsエッチストップ層より上に位置する層がAlAsエッチストップ層から分離し、このことにより、装置の傷害を引起し得る。このように、InGaPが酸化しにくい性質なので、本発明のInGaPエッチストップ層は、従来のAlAsエッチストップ層と比較してHBT信頼性を増大させる。
電子が流れることを遮断し、そのため温度によるHBT特性の変動を著しく増大する。その結果、従来のAlAsエッチストップ層によって、HBT性能の著しい劣化が生じる。さらに、AlAsの酸化によって従来のAlAsエッチストップ層より上に位置する層がAlAsエッチストップ層から分離し、このことにより、装置の傷害を引起し得る。このように、InGaPが酸化しにくい性質なので、本発明のInGaPエッチストップ層は、従来のAlAsエッチストップ層と比較してHBT信頼性を増大させる。
さらに図1に示されるように、低濃度にドーピングされたN型GaAs部分138は高濃度にドーピングされたN型GaAs層116に位置し、上述のコレクタ層部分118と組成および形成において実質的に類似である。図1にさらに示されるように、高濃度にドーピングされたP型GaAs部分140は低濃度にドーピングされたN型GaAs部分138上に位置し、上述のベース層部分120と組成および形成において実質的に類似である。さらに図1に示されるように、低濃度にドーピングされたN型InGaP部分142は高濃度にドーピングされたP型GaAs部分140上に位置し、上述のエミッタ層部分122と組成および形成において実質的に類似である。
図1にさらに示されるように、低濃度にドーピングされたN型GaAs部分144は低濃度にドーピングされたN型InGaP部分142上に位置し、上述のエミッタキャップ層部分124と組成および形成において実質的に類似である。低濃度にドーピングされたN型GaAs部分144は、FET106のためのチャネルを形成する。さらに図1に示されるように、エッチストップ層部分146は、低濃度にドーピングされたN型GaAs部分144上に位置し、低濃度にドーピングされたN型InGaPを含むことができる。エッチストップ層部分146は、MOCVDプロセスまたは他の適切なプロセスを用いて、低濃度にドーピングされたN型GaAs部分144上に形成され得る。本実施例において、エッチストップ層部分146は、約100.0オングストロームから約150.0オングストロームまでの厚さを有し得る。一実施例において、FET106はエンハンス型FETであり得、エッチストップ層部分146は100.0オングストロームより少ない厚さを有し得る。
図1にさらに示されるように、ソース領域148およびドレイン領域150は、エッチストップ層部分146上に位置し、高濃度にドーピングされたN型GaAsを含むことができる。ソース領域148およびドレイン領域150は、MOCVDプロセスまたは他のプロセスを用いて形成され得る。さらに図1に示されるように、コンタクト層部分152および154は、ソース領域148およびドレイン領域150上にそれぞれ位置し、高濃度にドーピングされたN型InGaAsを含むことができる。コンタクト層部分152および154は、MOCVDプロセスまたは他のプロセスを用いて形成され得る。
さらに図1に示されるように、ソースコンタクト158およびドレインコンタクト160は上部コンタクト層部分152および154上にそれぞれ位置する。ソースコンタクト158およびドレインコンタクト160は、プラチナ金(「PtAu」)または他の適切な金属を含むことができ、当該技術で公知の態様において形成され得る。図1にさらに示されるように、ゲートコンタクト156はギャップ162のエッチストップ層部分146上に位置し、ソース領域148およびドレイン領域150の間に形成されて適切な金属または金属の組合わせを含み得る。ギャップ162は、InGaAs層およびGaAs層を通って選択的にエッチングし、エッチストップ層部分146上でストップする、適切なエッチング化学を利用することによって形成され得る。ギャップ162の形成後、ゲートコンタクト156は当該技術で公知の態様でエッチストップ層部分146上に形成され得る。一実施例において、FET106はエンハンス型FETであることができ、ゲートコンタクト156は低濃度にドーピングされたN型GaAs部分144上に直接形成され得る。この実施例では、適切なエッチング化学が利用されることができ、エッチストップ層部
分146を通って選択的に軽くエッチングし、低濃度にドーピングされたN型GaAs部分144上でストップする。
分146を通って選択的に軽くエッチングし、低濃度にドーピングされたN型GaAs部分144上でストップする。
このように本発明は、エッチストップ層部分146を利用することによって、ギャップ162の深さを正確に制御するために選択性エッチプロセスを利用することができ、それによりエッチストップ層部分146の上面に精密にゲートコンタクト156を形成することができる。換言すれば、エッチストップ層部分146が選択性エッチプロセスにおいてエッチングされないので、ギャップ162の深さおよび、結果的に、ゲートコンタクト156の位置が、正確に制御され得る。その結果、本発明はFET106のしきい値電圧の正確な制御を達成し、それにより本発明が均一なしきい値電圧を達成することが可能となる。例として、デプレーション型FETについては、しきい値電圧は約−0.5ボルトから−0.7ボルトであり、エンハンス型FETについては、しきい値電圧は約0.5ボルトである。その結果本発明は、ゲートコンタクト156の位置を正確に制御するためにエッチストップ層部分146を利用することによって、より正確にウェハ全体にわたって再現され得るFETを達成し、製造歩留まりを増大させる。このように本発明は、エッチストップ層部分146を利用することによって、FETの製造可能性を有利に増大させる。さらに本発明は、図2に関連してさらに説明されるように、InGaPエッチストップ層上にゲートコンタクトを形成することによって、直線性が増大したFETを有利に達成する。
図2のグラフ200は、本発明の一実施例による例示的なHBTの例示的な相互コンダクタンス曲線を示す。グラフ200は相互コンダクタンス曲線202を示し、相互コンダクタンス曲線202は、ゲートソース電圧(「Vgs」)の変化によって生じる、図1のFET106の相互コンダクタンスの変化を示す。グラフ200は、Vgs軸206に対してプロットされる相互コンダクタンス軸204を含む。
グラフ200に示すように、相互コンダクタンス曲線202の領域208は約−4.0ボルトのVgsから約0.5ボルトのVgsまで比較的変化せず、FET106の直線性を示す。このように、領域208は本出願では「平らな領域208」とも呼ばれる。相互コンダクタンス曲線202の平らな領域208は、ゲートコンタクト156がワイドバンドギャップ材料すなわち金属を含み、かつゲートコンタクト156がGaAsチャネル144と直接インターフェースする代わりにInGaPエッチストップ層部分146上に位置する結果として生じる。このように本発明は、メタルゲートコンタクトの下に位置するInGaPエッチストップ層を利用することによって、FETの直線性の増大を達成し、すなわちFET106の相互コンダクタンスは、ゲートソース電圧のより広い範囲にわたって一定である。直線性はFET特性の重要な局面である。なぜなら例えばFETを利用する増幅器では、FETのゲートソース電圧の変動にもかかわらず増幅器の利得が予測可能かつ変化しないままであることは重要だからである。
上述のように本発明は、BiFETにおいてInGaPエッチストップ層を利用することにより、直線性が増大したFETを含むBiFETを有利に達成する。さらに、本発明のInGaPエッチストップ層はHBT性能の低下を生じない。さらに、InGaPが酸化しにくい性質なので、本発明のInGaPエッチストップ層は酸化しやすい従来のAlAsエッチストップ層と比較してBiFET信頼性を増加させる。さらに本発明は、ゲートコンタクトの位置を正確に制御するためにInGaPエッチストップ層を利用することによって、より正確にウェハ全体にわたって再現され得るFETを提供する。このように、HBT性能が低下しないこと、酸化しにくい性質、および正確に制御されたゲートコンタクト位置のため、本発明は増大した製造可能性を有利に達成する。
本発明の上述の記載から、本発明の範囲から逸脱することなくその概念を実現するため
にさまざまな手法が用いられ得ることが明らかである。さらに、本発明がある実施例を具体的に参照して記載されたが、当業者が本発明の精神と範囲とから逸脱することなく、形式および詳細において変更がなされ得ることを理解するであろう。このように、記載される実施例はあらゆる点で例示的であり、限定的でなく考慮される。また、本発明が本願明細書において記載された実施例に限られず、本発明の範囲から逸脱することなく多くの再配列、修正および代替が可能であることもまた理解されなければならない。
にさまざまな手法が用いられ得ることが明らかである。さらに、本発明がある実施例を具体的に参照して記載されたが、当業者が本発明の精神と範囲とから逸脱することなく、形式および詳細において変更がなされ得ることを理解するであろう。このように、記載される実施例はあらゆる点で例示的であり、限定的でなく考慮される。また、本発明が本願明細書において記載された実施例に限られず、本発明の範囲から逸脱することなく多くの再配列、修正および代替が可能であることもまた理解されなければならない。
このように、増大した直線性および製造可能性を有するFETを含むBiFETが記載された。
Claims (20)
- 基板上に位置するBiFETであって、
前記基板の上に位置するHBTを含み、前記HBTは、
前記基板の上に位置するエミッタ層部分を含み、前記エミッタ層部分は第1のタイプの半導体を含み、前記HBTはさらに、
前記エミッタ層部分の上に位置するエッチストップ層の第1の部分を含み、前記エッチストップ層の前記第1の部分はInGaPからなり、前記BiFETはさらに、
前記基板の上に位置するFETを含み、前記FETは、
ソース領域およびドレイン領域を含み、前記エッチストップ層の第2の部分は前記ソース領域および前記ドレイン領域の下に位置し、前記エッチストップ層の前記第2の部分はInGaPからなり、前記FETはさらに、
前記FETの前記エッチストップ層の前記第2の部分の下に直接接して位置する第2のタイプの半導体層を含む、BiFET。 - 前記FETの前記エッチストップ層の前記第2の部分上に位置するメタルゲートコンタクトをさらに含む、請求項1に記載のBiFET。
- 前記ソース領域および前記ドレイン領域にそれぞれ位置するソースコンタクトおよびドレインコンタクトをさらに含み、前記ソースコンタクトおよび前記ドレインコンタクトはInGaAsからなる、請求項1に記載のBiFET。
- 前記エッチストップ層部分は約100.0オングストロームから約150.0オングストロームまでの厚さを有する、請求項1に記載のBiFET。
- 前記第1のタイプの前記半導体はInGaPからなる、請求項1に記載のBiFET。
- 前記第2のタイプの前記半導体層はGaAsからなる、請求項1に記載のBiFET。
- 前記FETはデプレーション型FETである、請求項1に記載のBiFET。
- 前記FETはエンハンス型FETである、請求項1に記載のBiFET。
- 基板上に位置するBiFETであって、
前記基板の上に位置するHBTを含み、前記HBTは、
前記基板の上に位置するエミッタ層部分を含み、前記エミッタ層部分は第1のタイプの半導体を含み、前記HBTはさらに、
前記エミッタ層部分の上に位置するエッチストップ層の第1の部分を含み、前記エッチストップ層の前記第1の部分はInGaPからなり、前記BiFETはさらに、
前記基板の上に位置するFETを含み、前記FETは、
ソース領域およびドレイン領域を含み、前記エッチストップ層の第2の部分は前記ソース領域および前記ドレイン領域の下に位置し、前記エッチストップ層の前記第2の部分はInGaPからなり、前記FETはさらに、
前記FETの前記エッチストップ層の前記第2の部分の下に直接接して位置する第2のタイプの半導体層を含み、
前記ソース領域および前記ドレイン領域にそれぞれ位置するソースコンタクトおよびドレインコンタクトを含み、前記ソースコンタクトおよび前記ドレインコンタクトは第3のタイプの半導体からなる、BiFET。 - 前記FETの前記エッチストップ層の前記第2の部分上に位置するメタルゲートコンタクトをさらに含む、請求項9のBiFET。
- 前記エッチストップ層部分は約100.0オングストロームから約150.0オングストロームまでの厚さを有する、請求項9のBiFET。
- 前記第1のタイプの前記半導体はInGaPからなる、請求項9に記載のBiFET。
- 前記第3のタイプの前記半導体はInGaAsからなる、請求項9に記載のBiFET。
- 前記FETはエンハンス型FETである、請求項9に記載のBiFET。
- 前記FETはデプレーション型FETである、請求項9に記載のBiFET。
- 基板上に位置するBiFETであって、
前記基板の上に位置するHBTを含み、前記HBTは、
前記基板の上に位置するエミッタ層部分を含み、前記エミッタ層部分は第1のタイプの半導体を含み、前記HBTはさらに、
前記エミッタ層部分の上に位置するエッチストップ層の第1の部分を含み、前記エッチストップ層の前記第1の部分はInGaPからなり、前記BiFETはさらに、
前記基板の上に位置するFETを含み、前記FETは、
ソース領域およびドレイン領域を含み、前記エッチストップ層の第2の部分は前記ソース領域および前記ドレイン領域の下に位置し、前記エッチストップ層の前記第2の部分はInGaPからなり、前記FETはさらに、
前記ソース領域および前記ドレイン領域にそれぞれ位置するソースコンタクトおよびドレインコンタクトと、
前記エッチストップ層の前記第2の部分上に位置するメタルゲートコンタクトと、
前記FETの前記エッチストップ層の前記第2の部分の下に直接接して位置する第2のタイプの半導体層を含み、前記第2のタイプの前記半導体層は前記FETのチャネルを形成している、BiFET。 - 前記ソースコンタクトおよび前記ドレインコンタクトはInGaAsからなる、請求項16に記載のBiFET。
- 前記第1のタイプの前記半導体はInGaPからなる、請求項16に記載のBiFET。
- 前記エッチストップ層部分は約100.0オングストロームから約150.0オングストロームまでの厚さを有する、請求項16に記載のBiFET。
- 前記第2のタイプの前記半導体層はGaAsからなる、請求項16に記載のBiFET。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/692,134 US6906359B2 (en) | 2003-10-22 | 2003-10-22 | BiFET including a FET having increased linearity and manufacturability |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006535545A Division JP4766493B2 (ja) | 2003-10-22 | 2004-10-04 | 増大した直線性および製造可能性を有するFETを含むBiFET |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011101031A true JP2011101031A (ja) | 2011-05-19 |
Family
ID=34522032
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006535545A Active JP4766493B2 (ja) | 2003-10-22 | 2004-10-04 | 増大した直線性および製造可能性を有するFETを含むBiFET |
JP2010287829A Pending JP2011101031A (ja) | 2003-10-22 | 2010-12-24 | 増大した直線性および製造可能性を有するFETを含むBiFET |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006535545A Active JP4766493B2 (ja) | 2003-10-22 | 2004-10-04 | 増大した直線性および製造可能性を有するFETを含むBiFET |
Country Status (8)
Country | Link |
---|---|
US (1) | US6906359B2 (ja) |
EP (1) | EP1676325B1 (ja) |
JP (2) | JP4766493B2 (ja) |
KR (1) | KR100777536B1 (ja) |
CN (1) | CN100527446C (ja) |
AT (1) | ATE492031T1 (ja) |
DE (1) | DE602004030599D1 (ja) |
WO (1) | WO2005041261A2 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7015519B2 (en) * | 2004-02-20 | 2006-03-21 | Anadigics, Inc. | Structures and methods for fabricating vertically integrated HBT/FET device |
US7385236B2 (en) * | 2005-10-21 | 2008-06-10 | Visual Photonics Epitaxy Co., Ltd. | BiFET semiconductor device having vertically integrated FET and HBT |
US20080026545A1 (en) * | 2006-07-28 | 2008-01-31 | Paul Cooke | Integrated devices on a common compound semiconductor III-V wafer |
US7700423B2 (en) * | 2006-07-28 | 2010-04-20 | Iqe Rf, Llc | Process for manufacturing epitaxial wafers for integrated devices on a common compound semiconductor III-V wafer |
US7619482B1 (en) | 2007-03-13 | 2009-11-17 | Rf Micro Devices, Inc. | Compact low voltage low noise amplifier |
US7656002B1 (en) * | 2007-11-30 | 2010-02-02 | Rf Micro Devices, Inc. | Integrated bipolar transistor and field effect transistor |
US7755107B2 (en) * | 2008-09-24 | 2010-07-13 | Skyworks Solutions, Inc. | Bipolar/dual FET structure including enhancement and depletion mode FETs with isolated channels |
JP2010206020A (ja) | 2009-03-04 | 2010-09-16 | Panasonic Corp | 半導体装置 |
US8350418B2 (en) * | 2009-10-02 | 2013-01-08 | Skyworks Solutions, Inc. | Circuit and method for generating a reference voltage |
US9105488B2 (en) | 2010-11-04 | 2015-08-11 | Skyworks Solutions, Inc. | Devices and methodologies related to structures having HBT and FET |
US20120112243A1 (en) * | 2010-11-04 | 2012-05-10 | Zampardi Peter J | Bipolar and FET Device Structure |
US9679869B2 (en) | 2011-09-02 | 2017-06-13 | Skyworks Solutions, Inc. | Transmission line for high performance radio frequency applications |
US9070732B2 (en) | 2012-04-27 | 2015-06-30 | Skyworks Solutions, Inc. | Bipolar transistor having collector with doping spike |
US9054065B2 (en) | 2012-04-30 | 2015-06-09 | Skyworks Solutions, Inc. | Bipolar transistor having collector with grading |
CN104508975B (zh) | 2012-06-14 | 2018-02-16 | 天工方案公司 | 工艺补偿的hbt功率放大器偏置电路和方法 |
WO2013188712A1 (en) | 2012-06-14 | 2013-12-19 | Skyworks Solutions, Inc. | Power amplifier modules including related systems, devices, and methods |
US9093969B2 (en) | 2012-08-15 | 2015-07-28 | Skyworks Solutions, Inc. | Systems, circuits and methods related to controllers for radio-frequency power amplifiers |
TWI489626B (zh) * | 2012-08-24 | 2015-06-21 | Visual Photonics Epitaxy Co Ltd | Bipolar high electron mobility transistor |
CN102983172A (zh) * | 2012-12-14 | 2013-03-20 | 中国科学院微电子研究所 | GaAs基垂直结构MOS器件及其制作方法 |
US20160049502A1 (en) * | 2014-08-15 | 2016-02-18 | Visual Photonics Epitaxy Co., Ltd. | Heterojunction bipolar transistor with blocking layer structure |
US10867834B2 (en) * | 2015-12-31 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
JP2018137259A (ja) | 2017-02-20 | 2018-08-30 | 株式会社村田製作所 | ヘテロ接合バイポーラトランジスタ |
US11069678B2 (en) * | 2017-08-29 | 2021-07-20 | Qorvo Us, Inc. | Logic gate cell structure |
KR20190035503A (ko) * | 2017-09-25 | 2019-04-03 | 롬엔드하스전자재료코리아유한회사 | 유기 전계 발광 화합물 및 이를 포함하는 유기 전계 발광 소자 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04268761A (ja) * | 1991-02-25 | 1992-09-24 | Oki Electric Ind Co Ltd | 半導体素子の製造方法及びその実施に使用する物 |
JPH06177332A (ja) * | 1991-03-15 | 1994-06-24 | Texas Instr Inc <Ti> | Hbtとfetを集積する方法 |
JPH06209077A (ja) * | 1993-01-08 | 1994-07-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH07221274A (ja) * | 1994-02-02 | 1995-08-18 | Sumitomo Electric Ind Ltd | 化合物半導体装置およびその製造方法 |
JPH09252112A (ja) * | 1996-03-14 | 1997-09-22 | Toshiba Corp | 高電子移動度トランジスタ及びiii−v族化合物半導体デバイス |
JPH10177953A (ja) * | 1996-09-12 | 1998-06-30 | He Holdings Inc Dba Hughes Electron | 高電子移動度トランジスタとヘテロ接合バイポーラトランジスタとを含むモノリシックマイクロ波集積回路およびその単一成長処理による製造方法 |
JP2000058663A (ja) * | 1998-08-11 | 2000-02-25 | Mitsubishi Electric Corp | 集積型バイアス回路素子 |
JP2001111038A (ja) * | 1999-10-12 | 2001-04-20 | Murata Mfg Co Ltd | 半導体装置 |
JP2001250939A (ja) * | 2000-03-06 | 2001-09-14 | Nec Corp | 電界効果トランジスタおよびその製造方法 |
JP2003163226A (ja) * | 2001-11-27 | 2003-06-06 | Fujitsu Quantum Devices Ltd | 電界効果型化合物半導体装置及びその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02109360A (ja) * | 1988-10-18 | 1990-04-23 | Hitachi Ltd | 半導体装置 |
US5573964A (en) * | 1995-11-17 | 1996-11-12 | International Business Machines Corporation | Method of making thin film transistor with a self-aligned bottom gate using diffusion from a dopant source layer |
US5821573A (en) * | 1996-10-17 | 1998-10-13 | Mitsubishi Semiconductor America, Inc. | Field effect transistor having an arched gate and manufacturing method thereof |
EP1171920B1 (en) * | 1999-03-25 | 2006-11-29 | OVONYX Inc. | Electrically programmable memory element with improved contacts |
JP2002319589A (ja) * | 2001-04-20 | 2002-10-31 | Hitachi Ltd | 半導体装置およびこれを用いた電力増幅器 |
JP2003023012A (ja) * | 2001-07-06 | 2003-01-24 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
-
2003
- 2003-10-22 US US10/692,134 patent/US6906359B2/en not_active Expired - Lifetime
-
2004
- 2004-10-04 DE DE602004030599T patent/DE602004030599D1/de active Active
- 2004-10-04 JP JP2006535545A patent/JP4766493B2/ja active Active
- 2004-10-04 AT AT04794162T patent/ATE492031T1/de not_active IP Right Cessation
- 2004-10-04 WO PCT/US2004/032717 patent/WO2005041261A2/en active Application Filing
- 2004-10-04 CN CNB2004800312154A patent/CN100527446C/zh active Active
- 2004-10-04 KR KR1020067007563A patent/KR100777536B1/ko active IP Right Grant
- 2004-10-04 EP EP04794162A patent/EP1676325B1/en active Active
-
2010
- 2010-12-24 JP JP2010287829A patent/JP2011101031A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04268761A (ja) * | 1991-02-25 | 1992-09-24 | Oki Electric Ind Co Ltd | 半導体素子の製造方法及びその実施に使用する物 |
JPH06177332A (ja) * | 1991-03-15 | 1994-06-24 | Texas Instr Inc <Ti> | Hbtとfetを集積する方法 |
JPH06209077A (ja) * | 1993-01-08 | 1994-07-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH07221274A (ja) * | 1994-02-02 | 1995-08-18 | Sumitomo Electric Ind Ltd | 化合物半導体装置およびその製造方法 |
JPH09252112A (ja) * | 1996-03-14 | 1997-09-22 | Toshiba Corp | 高電子移動度トランジスタ及びiii−v族化合物半導体デバイス |
JPH10177953A (ja) * | 1996-09-12 | 1998-06-30 | He Holdings Inc Dba Hughes Electron | 高電子移動度トランジスタとヘテロ接合バイポーラトランジスタとを含むモノリシックマイクロ波集積回路およびその単一成長処理による製造方法 |
JP2000058663A (ja) * | 1998-08-11 | 2000-02-25 | Mitsubishi Electric Corp | 集積型バイアス回路素子 |
JP2001111038A (ja) * | 1999-10-12 | 2001-04-20 | Murata Mfg Co Ltd | 半導体装置 |
JP2001250939A (ja) * | 2000-03-06 | 2001-09-14 | Nec Corp | 電界効果トランジスタおよびその製造方法 |
JP2003163226A (ja) * | 2001-11-27 | 2003-06-06 | Fujitsu Quantum Devices Ltd | 電界効果型化合物半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100527446C (zh) | 2009-08-12 |
US6906359B2 (en) | 2005-06-14 |
JP2007508715A (ja) | 2007-04-05 |
EP1676325A4 (en) | 2008-06-04 |
JP4766493B2 (ja) | 2011-09-07 |
DE602004030599D1 (de) | 2011-01-27 |
EP1676325A2 (en) | 2006-07-05 |
CN1871712A (zh) | 2006-11-29 |
WO2005041261A2 (en) | 2005-05-06 |
US20050087762A1 (en) | 2005-04-28 |
WO2005041261A3 (en) | 2005-06-16 |
KR100777536B1 (ko) | 2007-11-19 |
EP1676325B1 (en) | 2010-12-15 |
KR20060064688A (ko) | 2006-06-13 |
ATE492031T1 (de) | 2011-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4766493B2 (ja) | 増大した直線性および製造可能性を有するFETを含むBiFET | |
US7989845B2 (en) | Semiconductor device having a hetero-junction bipolar transistor and manufacturing method thereof | |
US5250826A (en) | Planar HBT-FET Device | |
US7557389B2 (en) | Field-effect transistor | |
US20120112243A1 (en) | Bipolar and FET Device Structure | |
JPH05109750A (ja) | 半導体装置及びその製造方法 | |
KR100647354B1 (ko) | 갈륨 비소 hbt 및 그 제조 방법 | |
JP2007005406A (ja) | ヘテロ接合バイポーラトランジスタ及び製造方法 | |
WO2022123261A4 (en) | A transistor device | |
JP2004193273A (ja) | ヘテロ接合型化合物半導体電界効果トランジスタ及びその製造方法 | |
JPH10199896A (ja) | 半導体装置の製造方法および半導体装置 | |
JP3439578B2 (ja) | 半導体装置およびその製造方法 | |
JP2000349096A (ja) | 化合物電界効果トランジスタおよびその製造方法 | |
US6200838B1 (en) | Compound semiconductor device and method of manufacturing the same | |
JPH10173137A (ja) | 半導体装置およびその製造方法 | |
JP2861415B2 (ja) | バイポーラトランジスタの製造方法 | |
JP2010287603A (ja) | 化合物半導体素子及びその製造方法 | |
JP3460104B2 (ja) | 電界効果半導体装置及びその製造方法 | |
JPH1092845A (ja) | 電界効果トランジスタ | |
JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
JPH0661431A (ja) | 半導体装置及びその製造方法 | |
JP2009295651A (ja) | 半導体装置 | |
JPH08115927A (ja) | 電界効果トランジスタ | |
JP2000307101A (ja) | 半導体装置およびその製造方法 | |
JPH10261654A (ja) | 電界効果トランジスタおよびそれを用いた増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131105 |