KR100226852B1 - 바이폴라 트랜지스터 및 그의 제조방법 - Google Patents

바이폴라 트랜지스터 및 그의 제조방법 Download PDF

Info

Publication number
KR100226852B1
KR100226852B1 KR1019960061921A KR19960061921A KR100226852B1 KR 100226852 B1 KR100226852 B1 KR 100226852B1 KR 1019960061921 A KR1019960061921 A KR 1019960061921A KR 19960061921 A KR19960061921 A KR 19960061921A KR 100226852 B1 KR100226852 B1 KR 100226852B1
Authority
KR
South Korea
Prior art keywords
layer
conductive
emitter
thin film
electrode
Prior art date
Application number
KR1019960061921A
Other languages
English (en)
Other versions
KR19980043940A (ko
Inventor
김동욱
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960061921A priority Critical patent/KR100226852B1/ko
Publication of KR19980043940A publication Critical patent/KR19980043940A/ko
Application granted granted Critical
Publication of KR100226852B1 publication Critical patent/KR100226852B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

고주파 동작에 적합한 바이폴라 트랜지스터 및 그 제조방법에 관한 것으로, 기판상의 소정영역에 특정방향으로 유전체 박막을 형성하고, 유전체 박막을 마스크로 기판상에 제1도전형 콜렉터층을, 제1도전형 콜렉터층 전면에 제2도전형 베이스층을, 제2도전형 베이스층 전면에 제1도전형 에미터층을 차례로 형성한 후, 제1도전형 에미터층의 일측면과 유전체 박막의 일부분에 걸치도록 에미터 전극을 형성하며, 제1도전형 에미터층의 소정영역을 제거하여 제2도전형 베이스층을 노출시키고, 노출된 제2도전형 베이스층의 일부분에 베이스 전극을 형성한 다음, 베이스 전극 일측의 제2도전형 베이스층 및 제1도전형 콜렉터층을 일정 깊이로 제거하고, 제1도전형 콜렉터층의 일부분에 콜렉터 전극을 형성함으로써, 공정상의 어려움을 제거하고 고주파 동작에 적합한 바이폴라 트랜지스터를 제작할 수 있다.

Description

바이폴라 트랜지스터 및 그의 제조방법
본 발명은 바이폴라 트랜지스터에 관한 것으로, 특히 고주파 동작에 적합한 바이폴라 트랜지스터 및 그 제조방법에 관한 것이다.
일반적으로, 바이폴라 트랜지스터는 점점 더 높은 동작 주파수가 요구됨에 따라 전류 주입부인 에미터의 면적이 점점 작아지고 베이스층의 두께가 점점 얇아지고 있는 추세이다.
그러나, 이러한 추세는 바이폴라 트랜지스터의 제조 공정을 어렵게 만들고 있다.
즉, 에미터 면적의 축소는 공정의 도금 작업을 어렵게 만들고 있으며, 베이스의 박층화는 베이스 금속을 형성하기 위한 식각 작업을 어렵게 만든다.
도 1a 내지 1c는 종래 기술에 따른 바이폴라 트랜지스터의 제조 공정을 보여주는 공정 단면도로써, 도 1a에 도시된 바와 같이, 기판(1)상에 N+형 콜렉터층(2), N형 콜렉터층(3), P+형 베이스층(4), N형 에미터층(5), N+형 에미터층(6)을 차례로 형성하고, N+형 에미터층(6)상의 일정영역에 에미터 전극(7)을 형성한다. 이어, 도 1b에 도시된 바와 같이, 에미터 전극(7)을 사이에 두고 에미터 전극(7) 양측의 N형 에미터층(5) 및 N+형 에미터층(6)을 식각하여 P+형 베이스층(4)을 노출시킨 후, 노출된 P+형 베이스층(4)상의 일정영역에 베이스 전극(8)을 형성한다. 그리고, 도 1c에 도시된 바와 같이, 베이스 전극(8) 일측의 P+형 베이스층(4)과 N형 콜렉터층(3) 및 N+형 콜렉터층(2)을 일정 깊이로 식각한 후, 노출된 N+형 콜렉터층(2)상의 일정영역에 콜렉터 전극(9)을 형성한다.
이와 같이, 형성되는 바이폴라 트랜지스터는 도1c에 도시된 바와 같이, 피라미드 형태로 에미터 전극(7), 베이스 전극(8), 콜렉터 전극(9)이 형성된다.
이때, 에미터 전극(7)은 전류를 주입하는 역할을 담당하고, 베이스 전극(8)은 주입된 전류를 변조하며, 콜렉터 전극(9)은 변조된 전류를 집결시키는 역할을 한다.
한편, GaAs 바이폴라 트랜지스터의 경우는 전류 주입의 효과를 높이기 위해 에미터층으로 밴드갭(band gap)이 큰 AlGaAs층을 사용한다. 이러한 소자를 이종 접합 바이폴라 트랜지스터라고 한다.
종래 기술에 따른 바이폴라 트랜지스터 및 그 제조 방법에 있어서는 다음과 같은 문제점이 있었다.
첫째, 바이폴라 트랜지스터의 동작 주파수를 높이기 위해서는 에미터의 면적을 줄여야 하지만, 에미터 면적의 축소는 소자 제작 공정중에서 소자의 기생 용량 성분과 기생 저항 성분을 줄이는 필수 공정인 에어-브릿지(air-bridge)공정과 전기 도금 공정을 어렵게 만든다.
그 이유는 상기의 두 공정을 수행하기 위해서는 어느 정도 이상의 에미터 면적이 필요하기 때문이다.
둘째, 바이폴라 트랜지스터의 동작 주파수를 높이기 위해서는 매우 얇은 베이스층이 요구되지만, 베이스층이 얇아지면 이득을 얻을 수 있는 구간이 짧아져 이득의 감소가 일어날 수 있다. 그러므로, 베이스층의 농도를 충분히 높게하여 그 문제를 해결하였다. 하지만, 이러한 베이스층의 박층화는 베이스를 형성하기 위한 식각 공정을 매우 어렵게 만들었다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 선택적 에피층 성장기법을 이용하여 고주파 동작에 적합한 바이폴라 트랜지스터 및 그 제조방법을 제공하는데 그 목적이 있다.
도1a 내지 1c는 종래 기술에 따른 바이폴라 트랜지스터의 제조 공정을 보여주는 공정 단면도.
도2a 내지 2e도는 본 발명에 따른 바이폴라 트랜지스터의 제조 공정을 보여주는 공정단면도.
도면의 주요부분에 대한 부호의 설명
11 : 기판 12 : 유전체 박막
13 : N+형 콜렉터층 14 : N형 콜렉터층
15 : P+형 베이스층 16 : N형 에미터층
17 : N+형 에미터층 18 : 에미터 전극
19 : 베이스 전극 20 : 콜렉터 전극
본 발명에 따른 바이폴라 트랜지스터 및 그 제조방법은 기판상의 일정영역에 유전체 박막을 특정한 방향으로 형성하고, 유전체 박막을 마스크로 기판상의 특정부분에만 에피층(콜렉터층, 베이스층, 에미터층)을 성장시키는데 그 특징이 있다.
본 발명의 다른 특징은 에미터 전극을 유전체 박막과 에미터층상에 걸쳐 형성시키는데 있다.
본 발명의 또 다른 특징은 에미터 전극을 에미터층의 두께가 얇은 부분에 형성시키고, 베이스 전극 및 콜렉터 전극은 베이스층 및 콜렉터층의 두께가 두꺼운 부분에 각각 형성시키는데 있다.
본 발명의 또 다른 특징은 유전체 박막을 기판의(110)방향에 대해 10∼20°의 각도를 가지도록 형성시키는데 있다.
상기와 같은 특징을 갖는 본 발명을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도2a 내지 2e는 본 발명에 따른 바이폴라 트랜지스터의 제조 공정을 보여주는 공정단면도로써, 도2a에 도시된 바와 같이, GaAs 기판(11)사에 유전체 박막(12)을 형성하고, 유전체 박막(12)을 기판(11)상의 일정영역에만 남도록 패터닝한다.
이때, 유전체 박막(12)은 SiO2를 사용하고, 기판(11)의 (110)방향에 대해 약 10∼20°의 각도를 가지도록 형성한다.
이어, 도2b에 도시된 바와 같이, MOCVD(Metal Organic Chemical Vapour Depsition)방법으로 유전체 박막(12)을 마스크로 하여 유전체 박막(12) 일측의 기판(11)상에 N+형 콜렉터층(13), N형 콜레터층(14), P+형 베이스층(15), N형 에미터층(16), N+형 에미터층(17)을 차례로 형성한다.
이때, N+형 콜렉터층(13), N형 콜렉터층(14), P+형 베이스층(15), N형 에미터층(16), N+형 에미터층(17)은 정메사(mesa) 형태로 성장된다.
이와 같이, N+형 콜렉터층(13), N형 콜렉터층(14), P+형 베이스층(15), N형 에미터층(16), N+형 에미터층(17)이 성장되는 이유는 마스크용 유전체 박막(12) 패턴 방향에 따라 N+형 콜렉터층(13), N형 콜렉터층(14), P+형 베이스층(15), N형 에미터층(16), N+형 에미터층(17)의 단면의 형태(정메사형 또는 역메사형)가 결정되기 때문이다.
즉, 유전체 박막(12)을 기판(11)의 (110)방향에 대해 약 10∼20°의 각도로 형성되도록 설정함으로써, N+형 콜렉터층(13), N형 콜렉터층(14), P+형 베이스층(15), N형 에미터층(16), N+형 에미터층(17)은 정메사형으로 성장되는 것이다.
그러므로, 정메사형으로 성장된 N+형 콜렉터층(13), N형 콜렉터층(14), P+형 베이스층(15), N형 에미터층(16), N+형 에미터층(17)은 위치에 따라 두께가 다르게 나타난다.
즉, 유전체 박막(12)에 가까운 부분은 얇게 형성되고, 유전체 박막(12)에서 먼 부분은 두껍게 형성된다.
그리고, 도2c에 도시된 바와 같이, N+형 에미터층(17)의 일측면과 유전체 박막(12)의 일부분에 걸치도록 에미터 전극(18)을 형성한다.
이때, 에미터 전극(18)이 형성되는 N+형 에미터층(17)의 일측면은 두께가 얇은 부분이다.
이어, 도2d에 도시된 바와 같이, 에미터 전극(18) 일측의 N형 에미터층(16) 및 N+형 에미터층(17)을 식각하여 P+형 베이스층(15)을 노출시키고, 노출된 P+형 베이스층(15)상의 일정영역에 베이스 전극(19)을 형성한다.
이때, 베이스 전극(19)이 형성되는 영역은 P+형 베이스층(15)의 두께가 두꺼운 부분이다.
그리고, 도2e에 도시된 바와 같이, 베이스 전극(19) 일측의 P+형 베이스층(15) 및 N형 콜렉터층(14)을 식각하여 N+형 콜렉터층(13)을 노출시키고, 노출된 N+형 콜렉터층(13)상의 일정영역에 콜렉터 전극(20)을 형성함으로써, 바이폴라 트랜지스터를 완성한다.
이때, 콜렉터 전극(20)이 형성되는 영역은 N+형 콜렉터층(13)의 두께가 두꺼운 부분이다.
상기와 같은 제조 방법으로 형성되는 바이폴라 트랜지스터의 구조를 살펴보면, 도2d에 도시된 바와 같이, 콜렉터층(13.14), 베이스층(15), 에미터층(16.17)이 정메사형으로 형성되고, 에미터 전극(18)이 에미터층(17)의 두께가 얇은 부분과 유전체 박막(12)상에 걸쳐서 형성되며, 베이스 전극(19) 및 콜렉터 전극(20)이 베이스층(15) 및 콜렉터층(13)의 두께가 두꺼운 부분에 각각 형성된 구조를 갖는다.
즉, 에피층(콜렉터층, 베이스층, 에미터층)의 두꺼운 부분은 전극을 형성하는데 사용하고, 에피층의 얇은 부분은 실제 소자의 동작 영역으로 사용한다.
본 발명에 따른 바이폴라 트랜지스터 및 그 제조방법에 있어서는 다음과 같은 효과가 있다.
첫째, 에미터 전극이 유전체 박막과 에미터층상에 걸쳐 형성되기 때문에 고속 동작을 위해 에미터 전극의 면적을 줄여도 유전체 박막상에 넓은 면적의 에미터 전극이 형성된다. 그러므로, 실제 에미터 전극의 면적은 작게 하면서 소자의 기생용량 성분과 기생 저항 성분을 줄이는 필수 공정인 에어-브릿지(air-bridge)공정과 전기 도금 공정을 위한 더미(dummy)공간이 확보되므로 고주파 동작에 적합하다.
둘째, 베이스 전극을 형성하기 위해 수행하는 식각공정은 실제 베이스층보다 두꺼운 부분에서 이루어지므로 종래 기술에 따른 식각공정상의 어려움을 제거할 수 있다.
셋째, 베이스 전극 하측의 베이스층이 종래 기술에 따른 베이스층에 비해 두껍게 형성되어 베이스 전극 하측의 베이스층으로부터 실제 베이스 동작 영역(베이스층의 두께가 얇은 부분)까지의 저항을 줄일 수 있으므로 고주파 동작에 적합하다.

Claims (7)

  1. 기판상의 소정영역에 특정방향으로 유전체 박막을 형성하는 스텝; 상기 유전체 박막을 마스크로 상기 기판상에 제 1 도전형 콜렉터층을, 제 1 도전형 콜렉터층 전면에 제2도전형 베이스층을, 제2도전형 베이스층 전면에 제1도전형 에미터층을 차례로 형성하는 스텝 ; 상기 제1도전형 에미터층의 일측면과 상기 유전체 박막의 일부분에 걸치도록 에미터 전극을 형성하는 스텝 ; 상기 제1도전형 에미터층의 소정영역을 제거하여 제2도전형 베이스층을 노출시키고, 노출된 제2도전형 베이스층의 일부분에 베이스 전극을 형성하는 스텝 ; 그리고 상기 베이스 전극 일측의 제2도전형 베이스층 및 제1도전형 콜렉터층을 일정 깊이로 제거하고, 제1도전형 콜렉터층의 일부분에 콜렉터 전극을 형성하는 스텝으로 이루어짐을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  2. 제1항에 있어서, 상기 유전체 박막은 기판의 (110)방향에 대해 10∼20°의 각도를 가지도록 형성함을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  3. 제1항에 있어서, 상기 유전체 박막은 SiO2로 형성함을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  4. 제1항에 있어서, 상기 제1도전형 콜렉터층과 제2도전형 베이스층 및 제1도전형 에미터층의 성장 방향은 상기 유전체 박막의 형성 방향에 따라 결정됨을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  5. 기판 ; 상기 기판상의 일정영역에 형성되는 유전체 박막 ; 상기 유전체 박막 일측의 기판상에 차례로 형성되는 제1도전형 콜렉터층, 제2도전형 베이스층, 제1도전형 에미터층 ; 상기 제1도전형 에미터층의 일측면과 유전체 박막상의 일부분에 걸쳐 형성되는 에미터 전극 ; 상기 제2도전형 베이스층상의 일부분에 형성되는 베이스 전극; 그리고 상기 제1도전형 콜렉터층상의 일부분에 형성되는 콜렉터층으로 구성됨을 특징으로 하는 특징으로 하는 바이폴라 트랜지스터.
  6. 제5항에 있어서, 상기 제1도전형 콜렉터층과 제2도전형 베이스층 및 제1도전형 에미터층의 두께는 유전체 박막에 가까운 부분보다 유전체 박막에서 먼 부분이 더 두껍게 형성됨을 특징으로 하는 바이폴라 트랜지스터.
  7. 제5항에 있어서, 상기 에미터 전극은 제1도전형 에미터층의 두께가 얇은 부분에 형성되고, 상기 베이스 전극 및 콜렉터 전극은 제2도전형 베이스층 및 제1도전형 콜렉터층의 두께가 두꺼운 부분에 각각 형성됨을 특징으로 하는 바이폴라 트랜지스터.
KR1019960061921A 1996-12-05 1996-12-05 바이폴라 트랜지스터 및 그의 제조방법 KR100226852B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960061921A KR100226852B1 (ko) 1996-12-05 1996-12-05 바이폴라 트랜지스터 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960061921A KR100226852B1 (ko) 1996-12-05 1996-12-05 바이폴라 트랜지스터 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR19980043940A KR19980043940A (ko) 1998-09-05
KR100226852B1 true KR100226852B1 (ko) 1999-10-15

Family

ID=19485894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960061921A KR100226852B1 (ko) 1996-12-05 1996-12-05 바이폴라 트랜지스터 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100226852B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737900A (ja) * 1993-07-20 1995-02-07 Fujitsu Ltd 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737900A (ja) * 1993-07-20 1995-02-07 Fujitsu Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR19980043940A (ko) 1998-09-05

Similar Documents

Publication Publication Date Title
US5362678A (en) Method of manufacturing insulated via hole structure for semiconductor device
JPH048943B2 (ko)
JPS5897855A (ja) モノリシツク集積回路の製造方法
US4377899A (en) Method of manufacturing Schottky field-effect transistors utilizing shadow masking
US4507845A (en) Method of making field effect transistors with opposed source _and gate regions
US5063167A (en) Method of producing a bipolar transistor with spacers
US5225703A (en) Dual field effect transistor structure employing a single source region
JPH03222336A (ja) 半導体装置の製造方法
US5468659A (en) Reduction of base-collector junction parasitic capacitance of heterojunction bipolar transistors
US5541424A (en) Permeable base transistor having laminated layers
US4713355A (en) Bipolar transistor construction
KR100226852B1 (ko) 바이폴라 트랜지스터 및 그의 제조방법
US5350702A (en) Method for fabricating a dual-gate metal-semiconductor field effect transistor
US5252500A (en) Method of fabricating a semiconductor device
KR100249168B1 (ko) 반도체소자 제조방법
GB2057760A (en) Integrated circuit device and method of making the same
JPH0260222B2 (ko)
KR100205018B1 (ko) 이종접합 트랜지스터의 베이스층을 이용한 커패시터의제조방법
JPH01241867A (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP2576165B2 (ja) バイポーラトランジスタの製造方法
JPS6237890B2 (ko)
JP3520625B2 (ja) 半導体装置の製造方法
US5177026A (en) Method for producing a compound semiconductor MIS FET
JPS62115782A (ja) 半導体装置の製造方法
KR100257525B1 (ko) 트랜지스터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050607

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee