JPS5897855A - モノリシツク集積回路の製造方法 - Google Patents

モノリシツク集積回路の製造方法

Info

Publication number
JPS5897855A
JPS5897855A JP57205593A JP20559382A JPS5897855A JP S5897855 A JPS5897855 A JP S5897855A JP 57205593 A JP57205593 A JP 57205593A JP 20559382 A JP20559382 A JP 20559382A JP S5897855 A JPS5897855 A JP S5897855A
Authority
JP
Japan
Prior art keywords
region
electrode
transistor
oxide layer
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57205593A
Other languages
English (en)
Other versions
JPH0148660B2 (ja
Inventor
ハンス−ユルゲン・ガ−レ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
ITT Inc
Original Assignee
Deutsche ITT Industries GmbH
ITT Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH, ITT Industries Inc filed Critical Deutsche ITT Industries GmbH
Publication of JPS5897855A publication Critical patent/JPS5897855A/ja
Publication of JPH0148660B2 publication Critical patent/JPH0148660B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術的背景〕 本発明は、少なくとも１対の相補型電界効果トランジス
タと少なくとも１個のベイＩ−ラトランジスタとを具備
しているモノリシック集積回路に関する。
少なくとも１対の相補型８１ｒ−）電界効果トランジス
タと少なくとも１個のＮＰＮＰＮ型ブレーナイ−−ラト
ラ、ン２スタとを具備しているモノリシック集積回路の
製造方法はＢ、Ｈｏ＠ｆｆｉｎｇａｒおよびＧ、　Ｚｉ
ｌｌｌ１ｍ＠ｒ　両氏の「新しい０ＭＯ８技術」（Ｊ、
　Ｘ、　Ｃａｒｒｏｌｌ　＠　８ｏ１１ｄ　Ｓｔａ、ｔ
ｅ獅ｖｌｃｓｓ、、　ｐｉ１１４頁乃至＄１１７ｊｊ、
１９８０年発行）に記載されている。この方法において
、はＮＰＮパイ４−ラトランノス、り用、の領域とＰチ
ャンネル電界効果トランジスタ用の領域が基体、として
使用されたＰＷｉウェハの一方の表面に形成され、これ
ら２個の領域、のそれぞれはＰＮ接合によって基体から
直流的に絶縁されている。これら２つの領域の形成に続
いて基体は開口を有する厚い酸化層を設けられ、その開
口を通ってイオンがトランジスタのしきい値電圧および
トランジスタ間の電界しきい値電圧を調整するためにマ
スクを使用して局部的に注入される０通常の５ｉｒ−）
　０ＭＯ８技術で使用される！ロセスステ。
ｆＪｌｃ加えて、さらにパイＩ−ラトランジスタのペー
ス領域の不純物を注入するためのマスキングおよびイオ
ン注入ステツブが行なわれる。このイオン注入は電界効
果トランジスタの区域の薄い酸化層と同時に形成される
薄い酸化層を通して行なわれる。２つのマスクしたイオ
ン注入ステ、ｆによって一方のステップでＮチャンネル
電界効果トランジスタの領域の不純物が、他方のステツ
ノでＰチャンネルトランジスタの領域の不純物が通常の
８１　ｒ−トＣＭＯ８技術の場合のように半導体中に導
入され、Ｎ型電極材料層の不所望の部分を工、チングし
て除去することによって形成されたｆ−）電極がマスク
とじて使用されるｏｒ−）電極の形成と同時にパイダー
ツトランジスタのエンツタ電極がベース領域の露出表面
に形成される。この二ば、夕電極からエン、夕領域がそ
れに続く高温処理においてペース領域に拡散される。
ノぐイ４−ラトランジスタに関して、この従来の方法は
補償され九エミ、りに基づに欠点を有している。すなわ
ちエン、夕はペース領域の不純物を可成の量含んでいる
。高い動作速度を達成する九めに必要である低いベース
抵抗と浅い注入層に対する相反する要求は従来の方法で
満足させる仁とはできない。
しかしながら従来の方法の本質的な欠点は、・童イＩ−
ラトランジスタは電界効果トランジスタよシ著しく余計
にスペースを必要とすることである。基体に対して必要
なス（−スは計算外°に−置くこととして、パイ／−２
トランジスタは電界効果トランジスタの２倍以上の面積
を占める。それは主として必要な調整の許容誤差による
ものである。コレクタ一点に関するペース領域の調整お
よびペース領域に関するエンツタ領域の調整は共に臨界
的である。
〔発明の目的〕
したがって、本発明の目的は、通常の０ＭＯ８技術から
変形した、可能な限シ自己調整および／ｌたは臨界的で
ないプロセスを使用してバイポーラ集積トランジスタの
製造を可能にしてそれＫよりパイＩ−ラトランジスタに
必要なスペースが著しく節減できるような方法を提供す
ることである。
〔発明の概要〕
したがって、本発明は特許請求の範囲の前提要件に記載
した製造方法に関するものであり、それはＮ型珪化物の
ような電極材料の使用を含むものである。
したがって、本発明によシ上記目的は特許請求の範囲に
記載した方法によｐ達成される。
本発明による方法は、パイＩ−ラトランジスタを製造す
る特別の方法によって従来のプロセスを使用して従来の
方法を簡単化する効果を奏する。電界効果トランジスタ
の製造のためのプロセスは変らないから、これらのトラ
ンジスタの電気的特性における変化は考えられない。
もしもパイＩ−ラトランジスタの開口が条帯状の薄い酸
化層によって分割されている構造にするならば、最大の
ス（−スの節減が得られる。
一方酸化層条帯側から見て半導体表面の露出し九部分社
厚い酸化層中の開口の縁部まで条帯の一方の側の工はツ
タ領域の区域および他方の側のコレクタ接点の区域によ
って占められる。
臨界的でないマス中ングステ、グにおいて、イオンは薄
い酸化層９を透過するような加速エネルギで露出された
（薄い酸化層のない）エン、り区域に注入され、形成さ
れるべきエミッタ領域の下方に形成されるべきペース領
域の不純物のドーグ領域・を形成する。それに続く高温
処理において、このドーグされた領域は半導体表面にお
ける横７方向のペース領域と結合したペース領域に変化
する０、運込酸化層中の全ての開口は方形であることが
好ましい。
本発明の方法の別の特徴は、電界効果トランジスタのｆ
ｆ−）電極とパイＩ−ラトランジスタの工２．夕および
コレクタ電極の両者をＮ型電極材料層を使用してエツチ
ングして形成することであシ、後の２つのパイ？−ラト
ランジスタの電極は拡散源として使用される。
〔発明の実施例〕
添附図面を参照に本発明方法を実施例によシ詳細に説明
する。
本発明方法におｉて使用される基体ＦｉＰ型シリコンウ
ェハ１であ夛、その一方の表面に第１の領域２と第２の
領・域３がそれぞれＮＰＮ　／４イｌ−ラトランジスタ
用およびＰチャンネル電界効果トランジスタ用として周
知の方法により形成される。半導体表面にドーグ不純物
を導入するためにマスクイオン注入処理を使用すること
が好ましい。
仁の目的に必要であったマスク層の除去に続いて、厚い
酸化層１５が熱酸化によりて半導体表面に生成される。
それは、基体領域２シよび１０区域とＮチャンネル電界
効果トランジスタの区域が例えば窒化シリコンの酸化防
止マスク層によって半導体材料の酸化に対してマスクさ
れるか、或はマスクなしに熱酸化によシ一様な厚さの厚
い酸化層１５が形成されるかの何れかによって行なわれ
る。説明を簡単にするために第１図は後者の場合に関す
るものとして説明する。第１の場合にはトランジスタの
間の牛導体部分を埋設するように厚い酸化層部分が得ら
れる。前述の文献に記載された方法ではｆｆ−）酸化処
理が行なわれ、その処理において開口を閉塞する薄い酸
化層ｒ、ｓ、ｔｔが開口４．５．６内に生成される。基
体領域２および３は第１図に示すようにドーグ不純物の
活性化と拡散によって形成される。
本発明方法においては半導体表面はパイ／　−ラトラン
ジスタのエミッタ区域１０およびプレフタ接点区域１１
がフォトリソグラフエツチング処理を使用して露出され
る。それから、第２図に示すようにパイトラトランジス
タのエミッタ区域１０およびそれにＩＩ！Ｉする薄い酸
化層９の下の部分を覆わないで残すようにイオンマスク
層１４が付着される０次にパイトラトランジスタのペー
ス領域の導電型の不純物のイオン注入が行なわれ、その
加速電圧は薄い酸化層９を透過したイオンが酸化層９の
露出部分の下で紘半導体表面ですでに速度が低下される
ような電圧である。
第３図はノ４イ／−２トランジスタの部分を拡大して示
す、この第３図における線Ｂ−Ｂに沿った薄い酸化層９
の露出している部分の下にあるペース領域の部分で半導
体表面に垂直な断面と、線Ａ−ＡＫ沿りたエミ、り領域
の下になる。
ペース領域の部分の断面について検討する。
第４図は、これら２つの線に沿った深さＸの関数として
不純物密度Ｎａを概略的に示している。エミ、り領域の
下になる不純物濃度の高いペース部分は半導体表面の下
方の比較的深い位置にあることが認められ、それ故それ
は「埋設された」ペース領域と呼ぶことができる。これ
は不純物員度の補償をしない工ｉ、夕が得られる効果が
ある。すなわち、エミッタ領域となる上記埋設されたペ
ース領域の上方の位置する部分のペース領域不純物の濃
度は極めて少量に過ぎないからペース領域の不純物を補
償する必要紘殆どない。ペース領域の注入不純物の量は
所望の電流利得に直接対応する。
本発明の方法の実施例において厚い酸化層１５中の開口
６は方形であシ、条帯状の薄い酸化層りによって２つに
分けられ、条帯状の薄い酸化層９とエミッタ領域の区域
１ｏとおよびコレクタ接点領域の区域１１とで開口の全
面積を占めるように構成される。これは薄い酸化層９の
長手方向における調整を臨界的でなくすることのできる
利点がある。
ペース領域２０（１）不純物のイオン注入に続いて、マ
スク層１４が除去され、Ｎ型電極材料層が、部分的に厚
い酸化層１５で、部分的に薄い酸化層７−　Ｊｔ　ｍ　
！Ｊで覆われている基体ｌの前述の表面に付着される。
Ｎ型電極材料層はフォトリングラフ技術を使用して電界
効果トランジスタのｆ−）電極１６および１１、／譬イ
Ｉ−２トツンジスタのエミッタ電極１＃およびコレクタ
電極１８を画定するようにエツチングされる。
このＮ型電極材料層はＮ型シリコン層であることが好ま
しい・ 次に７オトレジスト層の除去およびｆ−）電極１１１．
１’／の側傍の半導体表面の露出に続いて２回のマスク
・イオン注入ステツブでまずＮチャンネル電界効果トラ
ンジスタの領域の不純物が、次に第２のステ、ｆでＰチ
ャンネル電界効果トランジスタの領域の不純物が通常の
８１ｒ−）技術のようにイオン注入される。しかしなが
ら最初に述べた方法と違うて、Ｐチャンネル電界効果ト
ランジスタの領域の不純物のマスク・イオン注入中、ペ
ース接点領域２１の不純物がエミ、り電極１９とコレク
タ電極１８との閏の半導体表面中にイオン注入される。
このステップにおいてエミッタ電極１９゛とコレクタ電
極１８とは第７図に示すようにペース接点領域２１の不
純物注入のためのマスクとして作用する・このマスクス
テップもまた注入マスクの正確な整列ＦＣ１１１，て臨
界的なものではない。何故ならばマスクの端縁は厚い酸
化層１５、工ζ。
夕電極１ｇおよびコレクタ電極１曹の各縁部によって画
定されているからである。それ故ペース接点領域２１が
ペース領域２０から外れることは殆ど起）得ないことで
ある。
しかしながら、薄い酸化一層９の端縁に関する電極１ｇ
、１７，１１１．１９の形成のためのフォトレジストマ
スクの整列には特別の注意が必要である。コレクタ電極
１８が薄い酸化層９に重なることはコレクターペース破
壊電圧に影響を与える。さらに、半導体表面においてペ
ース接点領域２１とエミ、り領域２３との間には成る最
小距離が必要である。
スペースを節減するために、Ｎチャンネル電界効果トラ
ンジスタはＰチャンネルトランジスタに対して第７図に
示したのと同じ方法で製造されるべきである。このＰチ
ャンネル電界効果トランジスタにおいては、電極１１に
よって画定された端縁を除いて領域の端縁は厚い酸化層
１５中の開口５の端ｌ＆によりて決定される。バイプー
ラトランジスタと同様に、薄い酸化層中の開口４および
５はそれぞれｒ−ト酸化層として使用される条帯状の薄
い酸化層ＪＪＫよって２分されなければならない。これ
は薄い酸化層１３の長手方向における調整を臨界的でな
くする効果を有する。領域に対する接点および電極なら
びに相互接続路が周知の方法で最終的に形成される。
ウェハ上の所要面積量はセルファジャスト電極を有する
処理を使用することによってさらに低減される。その処
理においてはダート電極１６および１ｒは酸化層上の電
界効果トランジスタの領域において電極の若干のオーツ
クーラ、ｆを犠牲にして表面において酸化される。これ
に関連して参考文献としてＮＴ　Ｇ　−Ｆａｃｈｂ＠ｒ
ｅｈｔ＊第７７巻第２２〜２９頁が挙げられる。このセ
ルフ・アジャスト接点を使用する技術は部品ス（−スを
節減するが、それは一方で／ｌ１ｒ−）電極と電界効果
トランジスタの領域の接点（それらは一般にフルきニウ
ムである）との間のキャノｆシタンスが著しく増加する
欠点を生じる。さらに調整のために必要なオーパーラ、
！のために電界効果トランジスタのダートの長さを増加
させなければならず、それは同様に周波数特性には悪い
影響を及ぼす。したがって、そのようなセルフ・アジャ
スト接点の使用は比較的低速度の回路に限定される。
第８図は、バイプーラトランジスタを備えたＩＥ７図の
集積回路の拡大した部分的上面図を示す。図で６は厚い
酸化層１５の開口の端縁を示している。コレクタ領域２
のＰＮ接合区域は破線ｌで半導体表面において示してい
る。一方Ｎ型電極１９および１８は開口１５′を通って
半導体表面と接触している。したがって薄い酸化層９上
の電極１８および１９のオーパーラ、ノは破１７１１５
’の電極１８および１９（実線）からの距離によって決
定される。コレゲタ一点領域２２およびエミ、り領域２
３のＰＮ接合区域は半導体表面における破線２１および
２／でそれぞれ示されている。エミッタ領域２３および
コレクタ接点領域２２のＰＮ接合の拡散に使用される高
温処理中に電界効果トランジスタの領域の不純物および
ノ々イポーラトランジスタのベース領域およびペース接
点領域２１の不純物は活性化され、半導体中に拡散する
。ＮＰＮ　ｆレーナトランジスタに必要な面積はｐＭｏ
ｓ電界効果トランジスタの必要面積よシｉｓ＊大きいに
過ぎない。
本発明方法の別の本質的な利点は他のトランジスタ装置
が同等追加のステ、グを必要としないで同じ基体上に同
様に製造することができることである。ラテラルＰＮＰ
　）ランジスタはベース領域としてＰ−ＭＯ８電界効果
トランジスタの基体領域を使用するこ左によって得られ
る。基体領域３に対する接点はＮ型電極材料好ましくは
Ｎ型多結晶シリコンによ〕形成される。垂直基体ＰＮＰ
　）ランジスタはＮＰＮ　）ヲンジスタからエミ、り領
域を除くことによって得られる。し九かって、本発明の
方法によれば相補型パイポー２トランジスタの形成もま
た容易に可能である。
本発明による方法においては基体領域２およびＳはまた
一導電型の基体１上の反対導電型のエピタキシャル層中
に酸化とエピタキシャル層中への基体の導電型の不純物
の拡散とによって輪郭をえかかれ電気的に絶縁されて形
成されてもよい。
【図面の簡単な説明】
ｆｌＥ１図および第２図は本発明方法の１実施例の連続
する２つの工程を示し一１第３図は集積回Ｉｌｌ　Ｃ）
　ＮＰＮバイプーラトランジスタ部分の拡大断面図を示
し、第４図は第３図の線Ａ　−Ａ’およびＢ　−Ｂ’に
沿った不純物分布を概啼的に示す。第５図、第６図、第
７図は本発明方法のさらに後続する工程を説明する断面
図であシ、第８図は第７図のパイ４−ラド２ンジスタの
上面図である。 １・・・基体、２，３・・・基体領域、４，５．６・・
・酸化層１ｊの開口、？、８．９・・・薄い酸化層、１
０・・・二ｉ、タ区域、１１・・・コレクタ接点区域、
１５・・・厚い酸化層、１６．１７・−’ｆ−）電極、
１８・・・コレクタ電極、１９・・・エミッタ電極。 出願人代理人　　弁理士　鈴　江　武　彦ＦＩＧ、４ ＮＨＯ２ＰＭＯ５針調

Claims (5)

    【特許請求の範囲】
  1. （１）　　Ｎ型材料からなるｒ−）電極を有する少なく
    とも１対の相補型電界効果トランジスタと少なくとも１
    個のパイ４−ラ！レーナトランジスタとを具備し： 基体（１）として使用されるＰ型ウニ／１の一方の主面
    Ｋ　ＮＰＮ　／４イーーラトランジスタ用およびＰチャ
    ンネル電界効果トランジスタ用の第１の基体領域（２）
    シよび第２の基体領域（３）がそれぞれ形成され； 露出された主面に基体領域（Ｚ　、　Ｓ）の区域および
    Ｎチャンネル電界効果トランジスタの区域となｌ）？”
    −）酸化処理中に薄い酸化層（１゜１１．１）Ｋより閉
    塞される開口（４，ｇ、ｔ）を有する厚い酸化層（１５
    ）が設けられ；イオン注入に対するマスクを使用して基
    体の導電型の不純物が薄い酸化層（９）を透過するよう
    な加速電圧でパイ４！−７’）ランジスタの薄い酸化層
    の部分を透過してイオン注入され：その後、Ｎ型電極材
    料層が付着され、その不所望部分がエツチングで除去さ
    れて電界効果トランジスタのグー）電極（１６，ＩＦ）
    およびパイ−−ラトランジスタのエミ、り電極（１９）
    が形成され； ｆ−）電極Ｃ１６，１７）の側傍の半導体表面が露出さ
    れた後、２回のマスク・イオン注入ス？ッグで、一つの
    ステツブでＮチャンネル電界効果トランジスタの領域の
    不純物が、他方のステッノでＰチャンネル電界効果トラ
    ンジスタの領域の不純物が活性化される前に半導体表面
    中に導入されるモノリシック集積回路の製造方法におい
    て、 ｒ−）酸化処理後に半導体表面のパイ−−２トランジス
    タのエミ、り領域の区域（１０）およびコレクタ接点領
    域の区域（１１）が露出され； 注入イオンに対するマスクを使用してパイ４−ラトラン
    ジスタの工ｆ、タ領域（１ｏ）の表面およびそれにｉＩ
    接する薄い酸化層（９）の下の部分に基体と同じ導電型
    の不純物をイオン注入し； その後半導体表面に付着させたＮ型電極材料層の不所望
    な部分がエツチングされて除去されて電界効果トランジ
    スタのｒ−）電゛極（１６゜１７）およびバイポーラト
    ランジスタのエミ。 夕電極（１９）およびコレクタ電極（１８）が形成され
    ； その後、Ｐチャンネル電界効果トランジスタの領域の不
    純物を導入するためのマスク・イオン注入処理中に（−
    ス接点領域（２１）の不純物がエミッタ電極（１９）と
    コレクタ電極（ＩＩＩ）との間の半導体表面中に導入さ
    れ： 最後に高温処理が行なわれて注入されたイオンが活性化
    され、エミッタ領域（２Ｊ）およびコレクタ接点領域（
    ２２）がそれぞれエミ、り電極（１９）およびコレクタ
    電極（１８）から拡散されることを特徴とするモノリシ
    、り集積回路の製造方法。
  2. （２）　　バイプーラトランジスタの基体領域（２）の
    区域における開口（＃）がエミッタ区域（１ｏ）、−コ
    レクタ接点区域（１１）およびこれら両区域間に配置さ
    れ開口を２分している条帯状の薄い酸化層（９）によっ
    て隙間なく占められていることを特徴とする特許請求の
    範囲第１項記載の製造方法。
  3. （３）　　開口（６）が方形であることを特徴とする特
    許請求の範囲第１項または第２項記載の製造方法。
  4. （４）開口（６）が条帯状の薄い酸化層（９）によって
    分けられておシ、端縁の全長に沿ってコレクタ電極（１
    ８）に接している薄い酸化膜（９）がこの電極と重なっ
    ていることを特徴とする特許請求の範囲第１為項乃至第
    ３項の何れか記載の製造方法。
  5. （５）厚い酸化層中の電界効果トランジスタの開口（４
    ，５）がそれぞれダート酸化層として使用される条帯状
    の酸化層（１３）によって分割されていることを特徴と
    する特許請求の範囲ｌＸ１項乃至第４項の何れか記載の
    製造方法・
JP57205593A 1981-11-28 1982-11-25 モノリシツク集積回路の製造方法 Granted JPS5897855A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP81109995.1 1981-11-28
EP81109995A EP0080523B1 (de) 1981-11-28 1981-11-28 Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem Paar von komplementären Feldeffekttransistoren und mindestens einem Bipolartransistor

Publications (2)

Publication Number Publication Date
JPS5897855A true JPS5897855A (ja) 1983-06-10
JPH0148660B2 JPH0148660B2 (ja) 1989-10-20

Family

ID=8188041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57205593A Granted JPS5897855A (ja) 1981-11-28 1982-11-25 モノリシツク集積回路の製造方法

Country Status (4)

Country Link
US (1) US4475279A (ja)
EP (1) EP0080523B1 (ja)
JP (1) JPS5897855A (ja)
DE (1) DE3175429D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6080267A (ja) * 1983-10-07 1985-05-08 Toshiba Corp 半導体集積回路装置の製造方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3230077A1 (de) * 1982-08-12 1984-02-16 Siemens AG, 1000 Berlin und 8000 München Integrierte bipolar- und mos-transistoren enthaltende halbleiterschaltung auf einem chip und verfahren zu ihrer herstellung
EP0122313B1 (de) * 1983-04-18 1987-01-07 Deutsche ITT Industries GmbH Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem integrierten Isolierschicht-Feldeffekttransistor
CA1258320A (en) * 1985-04-01 1989-08-08 Madhukar B. Vora Small contactless ram cell
FR2581248B1 (fr) * 1985-04-26 1987-05-29 Efcis Procede de fabrication de transistors a effet de champ et transistors bipolaires lateraux sur un meme substrat
JPS61287159A (ja) * 1985-06-13 1986-12-17 Oki Electric Ind Co Ltd Ｂｉ−ＣＭＯＳ半導体ＩＣ装置の製造方法
EP0219641B1 (de) * 1985-09-13 1991-01-09 Siemens Aktiengesellschaft Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung
US4808548A (en) * 1985-09-18 1989-02-28 Advanced Micro Devices, Inc. Method of making bipolar and MOS devices on same integrated circuit substrate
US4737472A (en) * 1985-12-17 1988-04-12 Siemens Aktiengesellschaft Process for the simultaneous production of self-aligned bipolar transistors and complementary MOS transistors on a common silicon substrate
DE3706278A1 (de) * 1986-02-28 1987-09-03 Canon Kk Halbleitervorrichtung und herstellungsverfahren hierfuer
US4727046A (en) * 1986-07-16 1988-02-23 Fairchild Semiconductor Corporation Method of fabricating high performance BiCMOS structures having poly emitters and silicided bases
US4764482A (en) * 1986-11-21 1988-08-16 General Electric Company Method of fabricating an integrated circuit containing bipolar and MOS transistors
JPS63304657A (ja) * 1987-06-04 1988-12-12 Fujitsu Ltd 半導体装置の製造方法
KR900001062B1 (ko) * 1987-09-15 1990-02-26 강진구 반도체 바이 씨 모오스 장치의 제조방법
KR900005353B1 (ko) * 1987-11-03 1990-07-27 삼성전자 주식회사 반도체 장치의 제조방법
US5173760A (en) * 1987-11-03 1992-12-22 Samsung Electronics Co., Ltd. BiCMOS semiconductor device
JPH01264253A (ja) * 1988-04-15 1989-10-20 Hitachi Ltd 半導体装置の製造方法
KR910009739B1 (ko) * 1988-07-13 1991-11-29 삼성전자 주식회사 반도체장치의 제조방법
US4982257A (en) * 1988-08-01 1991-01-01 International Business Machines Corporation Vertical bipolar transistor with collector and base extensions
US5256582A (en) * 1989-02-10 1993-10-26 Texas Instruments Incorporated Method of forming complementary bipolar and MOS transistor having power and logic structures on the same integrated circuit substrate
US4918026A (en) * 1989-03-17 1990-04-17 Delco Electronics Corporation Process for forming vertical bipolar transistors and high voltage CMOS in a single integrated circuit chip
US5108938A (en) * 1989-03-21 1992-04-28 Grumman Aerospace Corporation Method of making a trench gate complimentary metal oxide semiconductor transistor
WO1990011616A1 (en) * 1989-03-21 1990-10-04 Grumman Aerospace Corporation Trench gate complimentary metal oxide semiconductor transistor
US5171702A (en) * 1989-07-21 1992-12-15 Texas Instruments Incorporated Method for forming a thick base oxide in a BiCMOS process
EP0606114A1 (en) * 1989-08-11 1994-07-13 Seiko Instruments Inc. Method of producing field effect transistor
US4960726A (en) * 1989-10-19 1990-10-02 International Business Machines Corporation BiCMOS process
US4987089A (en) * 1990-07-23 1991-01-22 Micron Technology, Inc. BiCMOS process and process for forming bipolar transistors on wafers also containing FETs
EP0505877A2 (en) * 1991-03-27 1992-09-30 Seiko Instruments Inc. Impurity doping method with adsorbed diffusion source
DE4319437C1 (de) * 1993-03-05 1994-05-19 Itt Ind Gmbh Deutsche Verfahren zur Herstellung einer monolithisch integrierten Schaltung mit mindestens einem CMOS-Feldeffekttransistor und einem npn-Bipolar-Transistor
US5411900A (en) * 1993-03-05 1995-05-02 Deutsche Itt Industries, Gmbh Method of fabricating a monolithic integrated circuit with at least one CMOS field-effect transistor and one NPN bipolar transistor
JP2776350B2 (ja) * 1995-12-18 1998-07-16 日本電気株式会社 半導体集積回路装置の製造方法
US7772653B1 (en) * 2004-02-11 2010-08-10 National Semiconductor Corporation Semiconductor apparatus comprising bipolar transistors and metal oxide semiconductor transistors
US8791546B2 (en) * 2010-10-21 2014-07-29 Freescale Semiconductor, Inc. Bipolar transistors having emitter-base junctions of varying depths and/or doping concentrations

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1362345A (en) * 1973-05-11 1974-08-07 Mullard Ltd Semiconductor device manufacture
US3981072A (en) * 1973-05-25 1976-09-21 Trw Inc. Bipolar transistor construction method
US4066917A (en) * 1976-05-03 1978-01-03 National Semiconductor Corporation Circuit combining bipolar transistor and JFET's to produce a constant voltage characteristic
US4095252A (en) * 1976-12-27 1978-06-13 National Semiconductor Corporation Composite jfet-bipolar transistor structure
US4120707A (en) * 1977-03-30 1978-10-17 Harris Corporation Process of fabricating junction isolated IGFET and bipolar transistor integrated circuit by diffusion
DE2728845A1 (de) * 1977-06-27 1979-01-18 Siemens Ag Verfahren zum herstellen eines hochfrequenztransistors
DE2753704C2 (de) * 1977-12-02 1986-11-06 Bernd Prof. Dr. rer.nat 5841 Holzen Höfflinger Verfahren zum gleichzeitigen Herstellen von mittels Feldoxid isolierten CMOS-Schaltungsanordnungen und Bipolartransistoren
US4225877A (en) * 1978-09-05 1980-09-30 Sprague Electric Company Integrated circuit with C-Mos logic, and a bipolar driver with polysilicon resistors
US4403395A (en) * 1979-02-15 1983-09-13 Texas Instruments Incorporated Monolithic integration of logic, control and high voltage interface circuitry
US4311532A (en) * 1979-07-27 1982-01-19 Harris Corporation Method of making junction isolated bipolar device in unisolated IGFET IC
US4346512A (en) * 1980-05-05 1982-08-31 Raytheon Company Integrated circuit manufacturing method
US4402003A (en) * 1981-01-12 1983-08-30 Supertex, Inc. Composite MOS/bipolar power device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6080267A (ja) * 1983-10-07 1985-05-08 Toshiba Corp 半導体集積回路装置の製造方法
JPH0315346B2 (ja) * 1983-10-07 1991-02-28 Tokyo Shibaura Electric Co

Also Published As

Publication number Publication date
EP0080523A1 (de) 1983-06-08
US4475279A (en) 1984-10-09
EP0080523B1 (de) 1986-10-01
JPH0148660B2 (ja) 1989-10-20
DE3175429D1 (en) 1986-11-06

Similar Documents

Publication Publication Date Title
JPS5897855A (ja) モノリシツク集積回路の製造方法
JP2002110985A (ja) 半導体装置及びその製造方法
US3873372A (en) Method for producing improved transistor devices
KR100239929B1 (ko) 반도체 장치 및 그 제조 방법
JPS6140146B2 (ja)
US4689872A (en) Method of manufacturing a semiconductor device
KR0149527B1 (ko) 반도체 소자의 고전압용 트랜지스터 및 그 제조방법
JPS6156874B2 (ja)
US5063167A (en) Method of producing a bipolar transistor with spacers
KR20000003951A (ko) 에스오아이 소자의 소자분리 방법
KR100375614B1 (ko) 바이폴라트랜지스터제조방법
EP0348626B1 (en) Process for fabricating isolated vertical bipolar and JFET transistors and corresponding IC
JP3307481B2 (ja) 半導体装置
JPS6025028B2 (ja) 半導体装置の製造方法
JPH02199868A (ja) 半導体集積回路装置及びその製造方法
JP3326990B2 (ja) バイポーラトランジスタ及びその製造方法
JPH0298939A (ja) 半導体装置の製造方法
JP2706162B2 (ja) 半導体装置の製造方法
KR0161893B1 (ko) 반도체 소자의 구조 및 제조방법
JPH02106073A (ja) 伝導度変調型ｍｏｓｆｅｔの製造方法
JP3260549B2 (ja) バイポーラ型半導体集積回路装置の製造方法
KR101044325B1 (ko) 표준 ｃｍｏｓ 공정을 이용한 바이씨모스 소자 및 그 제조방법
KR0147651B1 (ko) 바이 씨 모스 장치 및 그 제조방법
JP3052347B2 (ja) 半導体装置及びその製造方法
KR100319872B1 (ko) 신뢰성이개선된바이씨모스(BiCMOS)반도체장치의제조방법