JPS6156874B2 - - Google Patents

Info

Publication number
JPS6156874B2
JPS6156874B2 JP55059375A JP5937580A JPS6156874B2 JP S6156874 B2 JPS6156874 B2 JP S6156874B2 JP 55059375 A JP55059375 A JP 55059375A JP 5937580 A JP5937580 A JP 5937580A JP S6156874 B2 JPS6156874 B2 JP S6156874B2
Authority
JP
Japan
Prior art keywords
finger
layer
gate
region
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55059375A
Other languages
English (en)
Other versions
JPS55150275A (en
Inventor
Roisu Roisu
Maachin Tanburitsuji Piitaa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS55150275A publication Critical patent/JPS55150275A/ja
Publication of JPS6156874B2 publication Critical patent/JPS6156874B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は一導電形の指合状に組み合わさつた指
状ソースおよびドレイン領域を導電性のさらに高
い基板上の反対導電形のエピタキシヤル層の一部
分に設けてあり、前記指状ソース領域を前記基板
に短絡させてあり、前記エピタキシヤル層上の絶
縁層上のゲートを前記指状ソースおよびドレイン
領域間に設けてあり、および前記ゲートと指合状
に組み合わされたドレイン電極を前記指状ドレイ
ン領域に接触するように設けてある絶縁ゲート形
電界効果トランジスタに関する。
本発明はさらにこのトランジスタの製造方法に
関するものである。
文献「IEEE Transaction on Electron
Devices」Novenber 1974の第733頁および734頁
に記載されている論文「Si UHF MOS High−
power FET」には高周波および高電力動作用絶
縁ゲート形電界効果トランジスタの製造方法が開
示されている。この方法では一導電形の指合状に
組み合わされた指状ソースおよびドレイン領域
（interdigitatedsource and drain fingers）を導
電性のさらに高い基板上の反対導電形のエピタキ
シヤル層の一部分に設け；これら指状ソース領域
を基板に短絡させ；エピタキシヤル層上の絶縁層
上のゲートを指状ソースおよびドレイン領域間に
設け；およびこのゲートと指合状に組み合わせら
れるドレイン電極を前述の指状ドレイン領域と接
触させるように設けている。かかるトランジスタ
の利点はソース電極を基板の背面に対する接続部
によつて例えば銅のヒート・シンク上に設けるこ
とが出来ることである。このことによりゲートお
よびドレイン電極の指合状組み合わせがソース電
極によつて複雑化されないようにすることが可能
となり、トランジスタを回路中にエミツタ共通形
態で組み込む場合に特に有益である。
しかしながらIEEE Transactionsの論文に記
載の方法にはいくつかの欠点がある。指状ソース
領域を基板に短絡させるために、基板（ｐ＋）と
ｐ形エピタキシヤル層の双方と同一の導電形の高
ドーピング濃度の“パイプ（pipe）”を深く拡散
させている。これらｐ＋パイプをｐ形エピタキシ
ヤル層を経て完全に導出させて基板と接触させて
いる。この場合、指合状のソースおよびドレイン
領域（ｎ＋）を拡散によつて設けるので、指状ソ
ース領域がエピタキシヤル層の表面でｐ＋パイプ
の端縁部分をオーバドープする。続いてアルミニ
ウム電極パターンを形成するが、この電極パター
ンは指合状に組み合わせられたゲートおよびドレ
イン電域はもとよりエピタキシヤル層の表面で指
状のｎ＋ソース領域をｐ＋パイプへ短絡させる電
極をも含んでいる。
これらｐ＋パイプをエピタキシヤル層の表面で
ｎ＋ソース領域によつて局部的にオーバドープす
る必要があるので、これらｐ＋パイプの表面ドー
ピング濃度を制限し、従つてこれらパイプが基板
に近づくところのパイプの拡散ドーピング濃度は
より小さくなる。ｐ＋パイプのドーピング濃度に
関するこの制限のためにソース接続部に対する直
列抵抗が著しく大となりそのため負帰還が著しく
なり、このトランジスタをソース接地形態で使用
した時このトランジスタに対する利得を低減させ
てしまう。
ｐ＋パイプを形成するアクセプタ・ドーパント
はエピタキシヤル層を経て通る間に横方向に拡散
するので、その結果得られたパイプは広がり特に
エピタキシヤル層が厚い場合には指合状幾何配置
内に大きな表面領域を占有してしまう。
ソースおよびドレイン拡散後にアルミニウム電
極パターンを設けるが、このパターンは指状ソー
ス領域をｐ＋パイプへ短絡させるために必要であ
る。この場合にはアルミニウムゲートとなるが多
結晶珪素ゲートが望ましい場合もある。またこの
場合には電極パターンの画成のために使用するフ
オトマスクと、既に形成されたｎ形ソースおよび
ドレイン領域とによつて画成されるチヤンネルと
の間で整合させる工程が必要となる。しかしなが
ら、高周波に対する性能を良好にするためには、
ゲートと指状ソースおよびドレイン領域との重な
り合いによる容量を最小限に押えることが望まし
い。従つて、ソースおよびドレインのドーピン
グ・ステツプの間にゲートでチヤンネル領域をマ
スクする自己整合プロセスを使用することが望ま
しい。前述のIEEE Transactionsの論文に記載
されている方法を変更して自己整合プロセスを使
用するようにするためには、短絡されるべきｐ−
ｎ接合をエピタキシヤル層の表面で終端させるよ
うにするためにｐ＋パイプの上のソースドーピン
グをマスキングすることが追加的に必要となり、
その実行の妨げとなる。
ところで、ゲートを単に指合状に組み合わされ
た構造を以つて構成するのではなく指合状に組み
合わされた指状のトランジスタドレインの回りに
完全にかつ中間の指状ソース領域の回りに完全に
（それらの端縁においてはもとよりそれらの側部
に沿つても）延在させると望ましい場合が多いと
いうことが判つた。このような構造にすることは
ゲートの制御下にない寄生チヤンネルによつてソ
ースおよびドレインが相互接続しないようにする
ことが出来、しかも電気的に不安定となりがちな
半導体本体の端縁と活性トランジスタ領域との間
に寄生チヤンネルによつて接続が形成されないよ
うにすることが出来、望ましいことである。
本発明によれば一導電形の指合状に組み合わさ
つた指状ソースおよびドレイン領域を導電性のさ
らに高い基板上の反対導電形のエピタキシヤル層
の一部分に設けてあり、前記指状ソース領域を前
記基板に短絡させてあり、前記エピタキシヤル層
上の絶縁層上のゲートを前記指状ソースおよびド
レイン領域間に設けてあり、および前記ゲートと
指合状に組み合わされたドレイン電極を前記指状
ドレイン領域に接触するように設けてある絶縁ゲ
ート形電界効果トランジスタにおいて、前記ゲー
トは個別の互いに平行な複数個の穴を有するゲー
ト層を具えていてこれら穴は前記指状ソース領域
の個別の平行な部分が設けられる領域上に位置し
ており、さらに前記エピタキシヤル層中の互いに
平行な溝が前記穴の範囲内に存在しており、さら
に前記溝は前記エピタキシヤル層を経て前記基板
へと延在し、Ｖ字状断面を有しかつ前記指状ソー
ス領域の前記部分によつて相対向する側部に沿つ
て隣接されており、さらに前記ゲート層の前記穴
の範囲内であつてかつ前記溝の壁上にわたつて平
行な指状金属部が存在しており、該指状金属部は
前記指状ソース領域に沿つて長手方向に延在して
前記指状ソース領域の前記部分を前記エピタキシ
ヤル層および前記基板へ短絡させるようになして
いることを特徴とする。
かような絶縁ゲート形電界効果トランジスタを
高精度の自己整合を与える方法によつて有益に製
造し得る。
これがため、本発明によれば一導電形の指合状
に組み合わさつた指状ソースおよびドレイン領域
を導電性のさらに高い基板上の反対導電形のエピ
タキシヤル層の一部分に設け、前記指状ソース領
域を前記基板に短絡させ、前記エピタキシヤル層
上の絶縁層上のゲートを前記指状ソースおよびド
レイン領域間に設け、および前記ゲートと指合状
に組み合わされたドレイン電極を前記指状ドレイ
ン領域に接触するように設けた絶縁ゲート形電界
効果トランジスタを製造するに当り、 (a) 前記絶縁層上に個別の平行な複数個の穴を有
するゲート層を形成する工程と、 (b) 該一導電形の互いに平行な島を形成しこれら
島から前記指状ソース領域の少なくとも一部分
を設けるために、前記穴を介して前記エピタキ
シヤル層へ前記一導電形を決定するドーパント
を導入させる工程と、 (c) 互いに平行な穴を有していてこれら穴の各々
が１つの島の領域の一部分上に位置しかつ該島
と関連する前記ゲート層の穴よりも小さい状態
にある耐エツチングマスクを前記エピタキシヤ
ル層上に設ける工程と、 (d) 前記エピタキシヤル層を経て前記基板へ延在
し、Ｖ字状断面を有し、前記島に沿つて長手方
向に延在しおよび相対向する側部に沿つて前記
島の残りの部分によつて接続されている互いに
平行な溝を形成するために、前記島の前記領域
とその下側に存在する前記エピタキシヤル層の
一部分とをエツチングして除去する工程と、 (e) 前記ゲート層の前記穴の範囲内であつて前記
溝の壁の上にわたつて平行の指状金属部を設
け、該指状金属部が前記島に沿つて長手方向に
延在して前記島の残りの部分を前記エピタキシ
ヤル層および前記基板に短絡させ、この場合前
記残りの部分が前記トランジスタの前記指状ソ
ース領域を形成するようになした工程 とから成ることを特徴とする。
このような方法は、比較的簡単に製造できるよ
うに、指合状に組み合わされたトランジスタ構造
特に高周波動作に対して望ましい数個の特徴を一
緒に組み合わせる。
トランジスタの指状ソース領域を工程(a)でＶ字
状溝内に設けた指状金属部によつて基板へ短絡さ
せる。従つて、これら金属部は基板への通路の抵
抗を著しく低くするので、この基板を介するソー
ス接続部に対する直列抵抗をエピタキシヤル層を
経る深い拡散領域を使用する場合に比べてかなり
低くし得る。出来る限りこの直列抵抗を低減させ
るためには、これら溝および短絡回路を形成する
指状部がソースの島の出来るだけ長い距離に沿つ
て、例えばそのほぼ全長に沿つて延在しているこ
とが好ましい。
工程(d)で形成された溝はＶ字状断面を有するの
で、これら溝はエピタキシヤル層の大表面領域を
占有する必要はなく、従つてトランジスタの活性
領域に対してコンパクトな指合状幾何的配列を得
ることが出来る。このような溝を、この基板の主
表面の結晶面の配向を適切に選定しかつ異方性腐
食剤を使用することによつて、単結晶半導体材料
に容易に形成することが出来る。
工程(d)で形成される溝を、島すなわちこれより
指状ソース領域が設けられる島の一部分を経てエ
ツチングする。従つて、ドーパント導入ステツプ
(b)においてこれらソースの島を規制すなわち画成
するためのゲート層以外のマスクを設ける必要な
くして、短絡回路が形成される。従つて、工程(b)
はソースの島の穴付きゲート層との自己整合を簡
単に行なう。このためソース対ゲート容量を著し
く低くすることが出来、それがためトランジスタ
をソース共通形態で使用した時このトランジスタ
に関する入力容量を著しく低くすることが出来
る。このゲート層を多結晶珪素とし得ると共にこ
の層に少なくとも工程(b)の期間にドーピングを行
なうことが出来る。
この工程(b)においてゲート層の個別の互いに平
行な穴を介してドーパント導入を行なつてソース
の島を形成するので、この層のこれら穴の回りの
部分は製造されたトランジスタのゲート構造を形
成し得、このゲート構造は指状ソース領域の回り
に完全に延在していてこれらソースおよびドレイ
ンがこのゲートの制御下にない寄生チヤンネルに
よつて相互に接続されないようにする。
この穴付きゲート層と自己整合し得るようにな
すために１回またはそれ以上のドーパント導入工
程で指状ドレイン領域を形成するのが好ましい。
従つて、前記工程(a)で形成されたゲート層は基部
を具え、該基部はこれより閉ループの形態で前記
穴の回りに延在している延長部を有しており、前
記工程(b)において前記穴を介して前記指状ソース
領域と関連する前記島を形成し、さらに隣接する
閉ループを互いに前記基部に沿つて、少なくとも
１回のドーパント導入が行なわれて隣接する島間
の前記エピタキシヤル層の一部分中に前記指状ド
レイン領域が設けられる領域だけ、離させるよう
にすることができる。
トランジスタ・ゲートは活性トランジスタ領域
内の指合状に組み合わせられる指状ドレイン領域
の回りに完全に延在するのが好ましい。この構造
は工程(a)で形成された前記ゲート層は２つの基部
を具えており、これら基部はこれらの端部におい
て一緒に接続されて前記ゲート層中に１つの大き
な穴を画成しており、該大きな穴の範囲内で一方
の前記基部からの閉ループ部分に向つて延在して
いる時に簡単に得ることができる。この場合には
前記ゲート層の下側における絶縁層よりも厚い絶
縁層が前記大きな穴の内側に局部的に存在してお
り、さらに前記指状ドレイン領域を形成するため
にドーパントが導入される領域を前記厚い絶縁層
の端縁と前記ゲート層の端縁との両者によつて画
成するようになすことができる。ドレイン電極の
ボンデイング・パツドをこのより厚い絶縁層上に
設けることが出来およびこの絶縁層がこの領域の
下側にドレイン・ドーピングが広がらないように
妨いでいるので、ドレインとエピタキシヤル層と
の間の電圧依存容量が低減される。
さらに前記指状ドレイン領域の各々の一部分を
１回のドーパント導入工程で前記ゲート層の端縁
に隣接するある領域をマスクして覆いながら形成
し、その後に前記一導電形を決定するドーパント
のイオンインプランテーシヨンを少なくとも前記
領域を経て行なつて前記トランジスタのチヤンネ
ルに隣接する各指状ドレイン領域の固有抵抗のよ
り高い部分を形成するようになすことが出来る。
かような固有抵抗のより高い部分はゲート層の端
縁と自己整合ししかもドレイン絶縁破壊電圧を十
分に増大させるに供し得る。必要に応じてこれら
処理工程をソースの島の形成に際し同時に行なつ
たトランジスタ・チヤンネルに隣接する各指状ソ
ース領域の固有抵抗のより高い部分を形成するこ
とが出来る。
さらに、指合状に組み合わされる指状ソースお
よびドレイン領域を活性デバイス領域の内側に形
成し、その境界をエピタキシヤル層の表面に設け
られているフイールド絶縁層中の穴によつて画成
するのが好ましい。トランジスタの少なくとも１
個の指状ソース領域を前記一導電形の島によつて
設け、前記工程(b)において前記フイールド絶縁層
中の穴の範囲内、該フイールド絶縁層の内側端縁
と前記ゲート層の外側端縁との間の領域ヘドーパ
ント導入を行なうことによつて前記島を形成し、
さらに前記島に前記工程(d)および(e)において夫々
１個の溝および１個の指状金属部を設けるように
することが出来る。この少なくとも１個の余分な
指状ソース領域を設けることによつてトランジス
タのソース領域を増大させ；本体の端縁とこの指
状ソース領域との間に形成されるいかなる寄生チ
ヤンネル（ゲート層の外側端縁の範囲外にある）
はドレインを含む寄生チヤンネルと比べると不利
益ではない。その理由は指状ソース領域がエピタ
キシヤル層に短絡されているからである。
一導電形の指合状に組み合わされた指状ソース
およびドレイン領域の幾何的形状を簡単になし得
る。この場合には各領域がほぼ一直線の相対向す
る側部を有している。このような指状領域をほぼ
一直線の相対向する側部を有するゲート層の穴を
経て形成することが出来る。しかしながら、さら
に複雑な幾何的形状とすることも有益であり、そ
の場合には例えば指状ソースおよびドレイン領域
は指合状に組み合わされる指状副領域を具えてい
る。従つて、ソースの島と関連するゲート層の穴
はジグザグ状の相対向する側部を有し得、従つて
その結果得られる指状ソース領域はこれより横方
向に延在している互いに平行の指状副領域を有し
ている。このような複雑な幾何的形状の例につい
ては以下の説明において述べる。
以下、図面により本発明の実施例につき説明す
る。
説明に先立ち留意すべきことは、これら図はス
ケール通りに描かれておらず、これら図のある部
分の相対的大きさや比率を図示の明確および説明
の便宜のために誇張したり或いは縮小して示して
あることである。さらに第１図ないし第１０図の
実施例においておよび第１１図および第１２図の
実施例において同一または類似した部分には同一
符号を附して示してある。
第１図ないし第１０図の実施例に対する出発材
料をドーピング濃度の高いｐ形単結晶珪素基板１
とし、これを第１図にｐ＋として示してあり、そ
の抵抗率すなわち固有抵抗を例えば0.01Ω・cmと
することが出来る。このｐ＋基板１の主表面は
（100）結晶面である。一方の主表面上に基板１に
おけるよりもドーピング濃度の低いｐ形珪素エピ
タキシヤル層２を設ける。この層の厚さを例えば
10ミクロンとし得、その固有抵抗を例えば30Ω・
cmとする。この固有抵抗は約1014ドーパント原
子／cm3のアクセプタ・ドーピングに対応するもの
である。
第１図および第２図に示す半導体本体部分の外
側端縁は最終段階のトランジスタ本体の外側端縁
に対応する。しかしながら、半導体技術分野では
明らかなように共通の半導体ウエーハに複数個の
同一デバイスを同時に組み立て、これを後の製造
工程段階で各デバイスの個別の本体に分割するよ
うにすることが望ましい。これがため、実際には
第１図および第２図に示す本体は基板１およびエ
ピタキシヤル層２によつて形成されているより大
きなウエーハの一部にすぎず、このウエーハの横
方向の大きさは多数のトランジスタをこのウエー
ハに並べて組み立てるために十分な大きさとなつ
ており、しかも後で説明するような種々の処理ス
テツプをこのウエーハ上の多数の箇所で同時に行
なつて各トランジスタを同時に組み立て出来るも
のであると解すべきである。
次にエピタキシヤル層２の表面に例えば熱酸化
処理によつて絶縁層を設ける。次にフオトリゾグ
ラフイおよびエツチング技術を用いて絶縁層中に
環状の穴３を形成しこの場合外側部分４と内側部
分５とを残すようにする。この部分４はトランジ
スタのフイールド絶縁層として作用し、その内側
端縁は活性デバイス領域すなわちその内部にトラ
ンジスタの指合状に組み合わさつた指状ソースお
よびドレイン領域が形成される領域の境界を規制
する。絶縁層部分４の厚さを例えば約１ミクロン
とし得る。この層部分４および５を、この穴領域
３を覆うマスクとして環状の窒化珪素層を使用し
て、珪素層２を局部的に酸化するという代わりの
処理によつても形成することができる。
次にトランジスタのゲートの下側に位置するよ
うになるより薄い絶縁層６を、より厚い絶縁層
４，５の環状の穴３内のエピタキシヤル層の露出
表面上に成長させる。この層６の厚さは例えば
0.1ミクロンとし得、これを熱酸化処理によつて
形成することが出来る。この処理によつて得られ
た結果を第１図および第２図に示す。英国特許第
1261723号明細書に記載されているように、トラ
ンジスタのスレツシヨールド電圧をを調整するこ
とが望ましい場合には、ドーパント・インプラン
テーシヨンを環状穴３内の層６を経てエピタキシ
ヤル層表面へ行なうことが出来る。このスレツシ
ヨールド電圧はトランジスタのゲートの材料で決
められ、この実施例ではこの材料として多結晶珪
素を使用する。
既知の方法で多結晶珪素を絶縁層４，５，６上
にわたり堆積させ、そしてそのパターンを既知の
フオトリゾグラフイおよびエツチング技術を使用
して形成し第３図に示す穴付きゲート層７を得
る。このゲート層７は２つの基部７ａを具え、こ
の基部から、トランジスタの活性ゲートを形成す
るために、延長部７ｂおよび７ｃが延在してい
る。これら延長部７ｂおよび７ｃは、複数個の指
合状に組み合わせられる指状ソースおよびドレイ
ンの両領域をエピタキシヤル層２に形成しようと
する所の間に存在している。
基部７ａをそれらの端縁において２個の延長部
７ｂによつて一緒に接続させて大きな穴を形成
し、その穴の内側に絶縁層部分５を存在させおよ
びその穴の内側で一方の基部７ａからの延長部７
ｃが他方の基部７ａからの延長部７ｃに向かつて
延在させるようになす。これら延長部７ｃは複数
個の個別の、相互に平行な穴８を囲む閉ループの
形態で基部７ａから延在している。これら穴８の
長手方向の端縁をエピタキシヤル層２の（110）
面に沿つて整列させる。これら穴８を介して指状
ソース領域と関連する島を夫々形成するようにな
す。相隣接する閉ループ７ｃは互いに基部７ａに
沿う方向に指状ドレイン領域が形成されるべき領
域９だけ離間している。フイールド絶縁層４内の
穴３の内側の、この層４の内側端縁とゲート部分
７ｂの外側端縁との間のギヤツプ部１０に余分の
指状ソース領域を形成するようになす。
次にゲート部分７ａ，７ｂおよび７ｃの端縁の
上にトランジスタのドレインが形成されるべき所
に隣接させてフオトレジスト・マスク１２を設け
この端縁に隣接する薄い絶縁層６の一部分をマス
クして覆う。この場合、フオトレジスト・マスク
１２とゲート層７とを使用してその下側に存在す
る層６の一部分をマスクするが、この層６のマス
クされていない部分をエツチング処理によつて除
去して、次のドーピング処理に対してエピタキシ
ヤル層の表面を局部的に露出させるためのソース
窓およびドレイン窓を形成する。このエツチング
処理において、厚い絶縁層４は僅かながら薄くさ
れるが除去されることはない。必要ならば、この
層４の上側にフオトレジスト・マスク１２を設け
てこの層４が薄くされないようにすることも出来
る。これらソース窓の面積は穴８およびギヤツプ
部１０と夫々ほぼ一致している。ドレイン窓は唯
一個存在し、この窓は厚い絶縁層部分５の端縁
と、フオトレジスト・マスク１２の下側に残存し
ている絶縁層６の一部分の端縁とによつて画成さ
れている。従つてこのドレイン窓はゲート層７の
各閉ループ７ｃ間の各領域９の一部分を含んでい
るにすぎない。第４図にその結果得られた構造を
示す。
ドナー・ドーパント、例えば燐または砒素をこ
れらソース窓およびドレイン窓を経てｐ形エピタ
キシヤル層２中へ、例えば約１ミクロンの深さに
まで導入させる。このドーパントの導入を、フオ
トレジスト・マスク１２を除去した後に熱拡散処
理によつて行なうことが出来る。このドーピン
グ・ステツプによつてゲート層７をドープしてそ
の固有抵抗を低下させるようになす。この結果得
られた構造を第５図に示す。
それぞれの穴８におけるそれぞれのソース窓を
経て層２中へ導入されたドナー・ドーパントが互
いに平行な、ドーピング濃度の高いｎ形島１５
（ｎ＋）を形成し、これらの島から各指状ソース
領域を形成するようになす。ギヤツプ部１０にあ
る別の２つのソース窓を経て層２中に導入された
ドナー・ドーパントは２つの平行な、ドーピング
濃度の高いｎ形島１６（ｎ＋）を形成し、これら
島から余分の２つの指状ソース領域を形成するよ
うになす（第８図参照）。これがため、このドー
ピング・プロセスによつて、ソースの島１５およ
び１６が穴付きゲート層７と簡単に自己整合す
る。ドーパントが横方向拡散に基因して島１５お
よび１６と層７とが重なり合う部分はほんの僅か
である。従つて、整造されたトランジスタのソー
ス付ゲート容量を低くすることが出来る。
ドレイン窓を経て層２中へ導入されたドナー・
ドーパントはドーピング濃度の高い、ｎ形ドレイ
ン接点領域１７（ｎ＋）を形成する。この領域１
７はソースの島１５および１６と指合状に組み合
わされている各指状ドレイン領域の一部分を含ん
でいる。このドーピング・プロセスによつても同
様にドレイン接点領域１７を絶縁層部分５の外側
端縁と、およびフオトレジスト・マスク１２によ
つて画成されこのドーピング・プロセスに対しゲ
ート層７の端縁に隣接する領域がマスクして覆う
絶縁層部分６の端縁と自己整合する。
次に、厚い絶縁層４および５の両者の端縁と穴
３内のゲート層７の端縁とによつて画成される領
域にわたつて層２中へ別のドナー・ドーパント導
入ステツプを行なう。このステツプを燐または砒
素イオンのインプランテーシヨンによつて行なう
ことが出来る。またゲート層７と、ソースの島１
５および１６と、ドレイン接点領域１７とに対し
てもそのドーパントのインプランテーシヨンが行
なわれるが、その主な機能は各指状ドレイン領域
に固有抵抗のより高い部分１８を形成することに
ある。これがため、例えば1012ドーパント・イオ
ン／cm3のような低いイオン・ドーズを行なつて低
い、ドーピング濃度をつくるようにする。この固
有抵抗のより高い部分１８は各指状ドレイン・領
域の一部分であつて、トランジスタ・チヤンネル
と隣接しかつゲート層７の端縁と整列している。
この部分１８の形成をゲート層７によつてマスク
されていない絶縁層６の一部分を経てインプラン
テーシヨンによつて行なう。この場合、この厚い
絶縁層４および５もインプランテーシヨン用マス
クとして作用する。この部分１８は接点領域１７
と相俟つてトランジスタのｎ形指状ドレイン領域
の全体を形成する。第６図に示すように、これら
指状ドレイン領域１７，１８をエピタキシヤル層
２の一部分の隣接するソースの島１５，１６の間
に設置させてある。この部分１８は、例えば４ミ
クロンの幅を有しかつ0.4ミクロンの深さを有し
ている。
このドナー・インプランテーシヨン処理された
ものを既知の方法でアンニーリングした後に、例
えば二酸化珪素の絶縁層２０をウエーハの上面全
体にわたつて堆積させる。その結果得られた構造
を第６図に示す。この層２０の厚さを例えば約
0.4ミクロンとし得る。
次いで、フオトリゾグラフイおよびエツチング
技術を使用して、この絶縁層２０のある領域を除
去してこの絶縁層中に互いに平行な複数個の穴２
２を形成し、この場合各穴をソースの島１５また
は１６の周辺でない領域に重なるようになす。こ
の穴２２の端縁はエピタキシヤル層２の１１０面
と整列されている。島１５に重なる各穴２２はゲ
ート層７の対応する穴８よりも小さく、この穴８
内に完全に入つてしまうものである。同様に、２
つの島１６に重なつている穴２２は対応するギヤ
ツプ部１０よりも小さくてこれに完全に入つてし
まうものである。
この場合、残存している絶縁層２０を耐エツチ
ング・マスク（耐蝕マスク）として使用するが、
ｎ形島１５および１６の、穴２２のところで露出
されている領域に対し、例えば水酸化カリウム水
溶液を使用して異方性エツチング処理を行なう。
この水溶液は（100）珪素面ではエツチング速度
が速いが（111）面ではエツチング速度が遅い。
このエツチング速度の相違により、これら島１
５および１６の露出された領域とその下側のエピ
タキシヤル層の部分とをエツチングにより除去
し、第７図に示すようにＶ字状断面を有ししかも
第８図に示すように島１５および１６のほぼ全長
に沿つて夫々延存した互いに平行な溝２５および
２６を夫々形成する。
これら溝２５および２６の側壁は（111）結晶
面である。これら面の蝕刻速度は著しく遅いため
に、これら両側壁は穴２２の幅と関連しかつこの
幅によつて定まる深さのところで出会い、しかも
この穴２２の端縁を越えて層２０の下側への横方
向のエツチングはほとんど行なわれない。これら
穴２２の大きさを選んでこれら溝２５および２６
がエピタキシヤル層２を経て基板１へ延存するよ
うになすと共にこれら溝を、それらの相対向する
側部に沿つてかつそれらの相対向する端部におい
て、トランジスタの指状ソース領域を構成する島
１５および１６の残存部分と隣接させるようにな
す。
図示の明確化のために、第８図の平面図では溝
２５および２６内で夫々露出されている基板１、
エピタキシヤル層２および指状ソース領域１５お
よび１６の各領域の図示を省略してある。これら
は第７図の断面図に示してある。
第８図の平面図には示されていないが、この絶
縁層２０は溝２５および２６のところを除きエピ
タキシヤル層２上の層構体全体上に横たわつてい
る。次に指状ソース領域１５および１６と、ドレ
イン接点領域１７と、ゲート層７とに接触部を形
成するための窓を層２０に既知のフオトリゾグラ
フイおよびエツチング技術を使用して形成する。
その場合、アルミニウムを堆積して層を形成す
る。この層の厚さを例えば１ミクロンとし得る。
その後に、このアルミニウム層のパターンを既知
のフオトリゾグラフイおよびエツチング技術を使
用して形成して個別の金属電極３５，３６，３７
および３８を形成する。その結果得られた構造を
第９図および第１０図に示す。
ゲート層７と接触する金属電極３７は唯一個で
ある。この電極３７の形状は多結晶ゲート層７と
ほぼ同じ形状を有しているが、この電極はゲート
に対するボンデイング・バツドとして作用するた
めフイールド絶縁層４上に大きな領域を有してい
る点が相違する。
また、ドレイン領域１７に接触する金属電極３
８も唯一個存在する。この電極３８は絶縁層５上
にわたつている主基部と、この主基部から延在し
てゲート層７の延長部およびその金属電極３７と
指合状に組み合わさる指状部分とを有している。
この電極３８の主基部はドレイン電極に対するボ
ンデイング・パツドとして作用する。
さらに複数個の電極３５と２個の電極３６とが
存在しており、これら全ての電極は互いに平行で
はあるが個別の指状金属部の形態をなしている。
電極３５はゲート層７の穴８内に存在していて溝
２５の壁上にわたつて延在しｎ形指状ソース領域
１５をｐ形エピタキシヤル層２および基板１へこ
れらソース領域１５のほぼ全長にわたり短絡させ
ている。同様に、電極３６がキヤツプ部１０内に
存在していて溝２６の壁上にわたり延在しｎ形指
状領域１６をｐ形エピタキシヤル層２および基板
１へこれら領域１６のほぼ全長にわたつて短絡さ
せている。第９図に示すように、既知の方法で基
板１の背面上にわたつて別の金属電極４０を設け
てトランジスタに対するソース接続部を形成す
る。
かようなトランジスタのゲート７はドレインの
まわりに完全に延在していると共にその指状ドレ
イン領域１７，１８間の指状ソース領域１５のま
わりにも完全に延在している。このことはゲート
７の制御下にない寄生チヤンネルがソースおよび
ドレインを相互に接続したりおよび／またはドレ
インを半導体本体の端縁へ接続したりしないよう
に防いでいる。さらに、このトランジスタのソー
スおよびドレイン領域１５ないし１８をゲート層
７を使用して自己整合プロセスで形成して重なり
容量を最小限に押え、かつＶ字状溝２５および２
６内の全属電極３５および３６が、トランジスタ
の指合状に組み合わされた活性領域中のスペース
を無駄に浪費することなく、指状ソース領域１５
および１６からソース接続部４０へ至る著しく低
い抵抗の通路を与えている。このようなトランジ
スタは、特にこれに限定されるものではないがソ
ースを共通にした構成の回路で高周波、高電力動
作を行なわせるのに好都合である。
本願入が試作したこのようなトランジスタの一
例では各々の長さが150ミクロンの24個のｎ形指
状ドレイン領域を有し、（隣接するｎ形ソースお
よび指状ドレイン領域間の）チヤンネル長は５ミ
クロンであり、（チヤンネルと領域１７との間
の）固有抵抗の高いドレイン部分１８の幅は４ミ
クロンであり、かつその深さは0.4ミクロンであ
り、ドレイン領域１７の指状部分の幅および深さ
は夫々４ミクロンおよび１ミクロンであり、曲が
りくねつたチヤンネル全体の幅は７mmであり、溝
２５および２６の幅は18ミクロンであり、これら
溝２５および２６の相対向する側に残つている指
状ソース・領域１５および１６の幅は約６ミクロ
ンであつた。この単一セル・デバイスはドレイン
−ソース電圧（Ｖds）を28ボルトとし、1GHzの
周波数で0.6ワツトの入力電力（Ｐir）から４ワツ
トの出力電力（Pout）を生じた。比較のために
掲げると、前述の文献「IEEE Transactions
paper」に記載されている多セル・デバイスの
1GHzにおける性能は次の通りである。
Ｐput＝4.4ワツト Ｐio＝１ワツト Ｖds＝36ボルト 第１図ないし第１０図に示す実施例において
は、ソース領域１５およびドレイン領域１７，１
８の側部を一直線に形成しこれら指状領域をゲー
ト層７の一直線の側部を有する穴８および９を経
て形成した。第１１図は変形例を示し、この場合
にはゲート層の穴８および９は例えば図に示すよ
うにジグザグ状（castellated）の相対向する側部
を有していてその穴間にゲート層７の基部７ａか
ら伸びた曲りくねつたゲート・ループ７ｃを形成
している。図示の明確のために、第１１図のゲー
ト層７には斜線を附して示してあるが、第１２図
ではその輪郭を破線で示してある。
第１１図はソースおよびドレイン・ドーピング
ステツプ後に形成された構造を示す図である。そ
の結果得られたｎ＋島１５から指状ソース領域を
形成し、これら島の各々はそこから横方向へ延存
した相互に平行な複数個の指状副領域（sub−
finger）４５を有している。同様にその結果得ら
れた指状ドレイン領域１７，１８はそこから横方
向に延存した相互に平行な複数個の指状副領域４
７，４８を有している。これら副領域４５および
４７，４８自体も主領域１５および１７，１８と
同様に指合状に組み合わさつている。
この変形例においては、ゲート層７に接触する
ゲート電極３７は層７と同じ形状を実質的に有し
ていない。第１２図はアルミニウム層のパターン
を形成して個別の電極３５，３６，３７および３
８を画成した後に得られた構造を示す図である。
第１２図に示すようにこの電極３７は曲りくねつ
たループではなくてループ状にされていない一直
線の指状部を具えていて、これら指状部が曲りく
ねつたゲート・ループと個別の接点窓５７のとこ
ろで接触している。図示の明確化のために、第１
２図にはソースおよびドレイン接点窓の図示を省
略してある。第１２図において、窓５７の輪郭を
点線で示してあり、これら窓によつて、指状ソー
ス領域１５の主要部分に隣接されていて曲りくね
つたゲート・ループ７ｃの僅かに拡大されている
領域を接触用に露出させている。これらソースの
副領域４５は電極３７のこれら一直線の指状部の
下側に延在していてこれら指状部とは（第１２図
に示されていない）絶縁層２０によつて分離され
ている。この複雑な幾何的形状配置によつて細い
ゲート・ループ７ｃの接触を可能にするので、ト
ランジスタの指状ソース領域１５と指状ドレイン
領域１７，１８との間のチヤンネルを短かくし得
る。
本発明の範囲内でさらに多くの変更を行なうこ
とが出来ること明らかである。例えば、溝２５お
よび２６と指状金属部３５および３６によつて形
成された短絡回路とがそれぞれ指状ソース領域１
５および１６の長さのほぼ全体にわたつて延存す
ることは必要ではない。直接的な金属接続部３
５，３６の導電率が高いので、例えば各ソース領
域１５または１６中の溝２５または２６を分割し
て個々の溝をこれらソース領域１５または１６の
個々の長さに沿つて延在させることによつて、溝
および短絡回路がその長さの少なくても半分の長
さに沿つて延在するようにした場合には、多くの
目的に適う十分に低いソース直列抵抗を得る。
第４図に示す例において、下側に固有抵抗の高
いドレイン部分１８が形成されるべき薄い絶縁層
６の領域のマスキングを、先ず最終のゲート層構
造７を形成し次にその端縁のいくつかをマスク１
２で覆うことによつて、実施する。これに代わる
方法として、ゲート層７は下側に部分１８が形成
されるべき層６の領域上にわたつて延在するより
広い部分７ｂおよび７ｃを似つて最初から形成す
ることが出来る。この場合、これら広い部分７ｂ
および７ｃを使用して（例えば層６に拡散窓をエ
ツチングして画成することによつて）第１ドーパ
ント導入処理に対する領域を画成し、その後にこ
れら部分７ｂおよび７ｃの一部分を（例えばアン
ダーエツチングによつておそらくは自己整合的
に）除去し、ドレイン部分１８を形成するために
使用される次のドーパント導入処理に対して最終
のゲート層構造によつてマスクされていない層６
の領域を形成することが出来る。
必要に応じて、指状ソース領域１５および１６
の固有抵抗の高い部分を、同じ処理ステツプを使
用してドレイン部分１８と同時にトランジスタチ
ヤンネルと隣接させて形成することが出来る。し
かし一般にはこれはソース直列低抗を高めるので
好ましくはない。
さらに、デバイス構造の全ての部分の導電形を
反転させることによつて反対導電形のトランジス
タを形成することが出来る。
これまで説明した実施例においては、エピタキ
シヤル層の導電形は基板と同じであるけれども、
本発明によるトランジスタを指状ソースおよびド
レイン・領域と同一の導電形であるがエピタキシ
ヤル層とは反対の導電形のさらに導電度の高い基
板でもつて形成することが出来る。このような反
対導電形の基板を使用して例えば同一集積デバイ
ス中にｐ−チヤンネルおよびｎ−チヤンネルの両
トランジスタを組み込むことが出来、その場合に
は一方のトランジスタをエピタキシヤル層中の反
対導電形の島中に形成する。
Ｒ−Ｆ電力増幅用の本発明によるトランジスタ
の製造に加えて、例えば２ナノ秒よりも短かいス
イツチング時間を達成し得る高速スイツチングを
目的としたこのようなトランジスタを製造するこ
とも出来る。
【図面の簡単な説明】
第１図は第２図に示す半導体本体部分の−
線に沿つて取つて示した断面図、第２図および第
３図はトランジスタを形成しようとする半導体本
体部分の全体（初期の２工程段階での状態）を示
す平面図、第４図、第８図および第１０図は（そ
れより後の工程段階での）第２図および第３図の
活性トランジスタ領域の右上コーナー部分を示す
平面図、第５図、第６図、第７図および第９図は
（それより後の工程段階での）第４図の−線
に沿つて取つて示した本体部分を示す断面図、第
１１図および第１２図は製造工程中における別の
トランジスタの活性領域の一部分を示す平面図で
ある。 １……基板、２……エピタキシヤル層、３，
８，２２……穴、４，５，６，２０……絶縁層、
７……ゲート層、７ａ……（ゲート層の）基部、
７ｂ，７ｃ……（ゲート層の）延長部、１０……
ギヤツプ部、１２……フオトレジスト・マスク、
１５，１６……（ソースの）島、１７……ドレイ
ン接点領域（またはドレインの島）、１８……
（ドレインの固有抵抗のより高い）部分、２５，
２６……溝、３５〜３８……金属電極、４０……
別の金属電極、４５，４７，４８……指状副領
域、５７……窓。

Claims (1)

  1. 【特許請求の範囲】 １ 一導電形の指合状に組み合わさつた指状ソー
    スおよびドレイン領域を導電性のさらに高い基板
    上の反対導電形のエピタキシヤル層の一部分に設
    けてあり、前記指状ソース領域を前記基板に短絡
    させてあり、前記エピタキシヤル層上の絶縁層上
    のゲートを前記指状ソースおよびドレイン領域間
    に設けてあり、および前記ゲートと指合状に組み
    合わされたドレイン電極を前記指状ドレイン領域
    に接触するように設けてある絶縁ゲート形電界効
    果トランジスタにおいて、前記ゲートは個別の互
    いに平行な複数個の穴を有するゲート層を具えて
    いてこれら穴は前記指状ソース領域の個別の平行
    な部分が設けられる領域上に位置しており、さら
    に前記エピタキシヤル層中の互いに平行な溝が前
    記穴の範囲内に存在しており、さらに前記溝は前
    記エピタキシヤル層を経て前記基板へと延在し、
    Ｖ字状断面を有しかつ前記指状ソース領域の前記
    部分によつて相対向する側部に沿つて隣接されて
    おり、さらに前記ゲート層の前記穴の範囲内であ
    つてかつ前記溝の壁上にわたつて平行な指状金属
    部が存在しており、該指状金属部は前記指状ソー
    ス領域に沿つて長手方向に延在して前記指状ソー
    ス領域の前記部分を前記エピタキシヤル層および
    前記基板へ短絡させるようになしていることを特
    徴とする絶縁ゲート形電界効果トランジスタ。 ２ 前記ゲート層は基部を具えており、該基部か
    らの延長部が前記穴の回りに閉ループの形態で延
    在しており、隣接する閉ループは前記指状ドレイ
    ン領域が設けられる領域によつて前記基部に沿う
    方向に互いに離間されていることを特徴とする特
    許請求の範囲１記載の絶縁ゲート形電界効果トラ
    ンジスタ。 ３ 前記ゲート層は２つの基部を具えており、こ
    れら基部はこれらの端部において一緒に接続され
    て前記ゲート層中に１つの大きな穴を画成してお
    り、該大きな穴の範囲内で一方の前記基部からの
    閉ループ部分が他方の前記基部からの閉ループ部
    分に向つて延在していることを特徴とする特許請
    求の範囲２記載の絶縁ゲート形電界効果トランジ
    スタ。 ４ 前記ゲート層の下側における絶縁層よりも厚
    い絶縁層が前記大きな穴の内側に局部的に存在し
    ており、さらに前記指状ドレイン領域を前記厚い
    絶縁層の端縁と前記ゲート層の端縁との両者によ
    つて画成していることを特徴とする特許請求の範
    囲３記載の絶縁ゲート電界効果トランジスタ。 ５ ソースの島と関連する前記ゲート層の穴の相
    対向する側部をジグザグ状に形成してその結果得
    られた指状ソース領域の各々がこれらから横方向
    に延在した互いに平行な指状副領域を有している
    ことを特徴とする特許請求の範囲１ないし４のい
    ずれか一つに記載の絶縁ゲート形電界効果トラン
    ジスタ。 ６ 一導電形の指合状に組み合わさつた指状ソー
    スおよびドレイン領域を導電性のさらに高い基板
    上の反対導電形のエピタキシヤル層の一部分に設
    け、前記指状ソース領域を前記基板に短絡させ、
    前記エピタキシヤル層上の絶縁層上のゲートを前
    記指状ソースおよびドレイン領域間に設け、およ
    び前記ゲートと指合状に組み合わされたドレイン
    電極を前記指状ドレイン領域に接触するように設
    けた絶縁ゲート形電界効果トランジスタを製造す
    るに当り、 (a) 前記絶縁層上に個別の平行な複数個の穴を有
    するゲート層を形成する工程と、 (b) 該一導電形の互いに平行な島を形成しこれら
    島から前記指状ソース領域の少なくとも一部分
    を設けるために、前記穴を介して前記エピタキ
    シヤル層へ前記一導電形を決定するドーパント
    を導入させる工程と、 (c) 互いに平行な穴を有していてこれら穴の各々
    が１つの島の領域の一部分上に位置しかつ該島
    と関連する前記ゲート層の穴よりも小さい状態
    にある耐エツチングマスクを前記エピタキシヤ
    ル層上に設ける工程と、 (d) 前記エピタキシヤル層を経て前記基板へ延在
    し、Ｖ字状断面を有し、前記島に沿つて長手方
    向に延在しおよび相対向する側部に沿つて前記
    島の残りの部分によつて接続されている互いに
    平行な溝を形成するために、前記島の前記領域
    とその下側に存在する前記エピタキシヤル層の
    一部分とをエツチングして除去する工程と、 (e) 前記ゲート層の前記穴の範囲内であつて前記
    溝の壁の上にわたつて平行の指状金属部を設
    け、該指状金属部が前記島に沿つて長手方向に
    延在して前記島の残りの部分を前記エピタキシ
    ヤル層および前記基板に短絡させ、この場合前
    記残りの部分が前記トランジスタの前記指状ソ
    ース領域を形成するようになした工程 とから成ることを特徴とする絶縁ゲート形電界効
    果トランジスタの製造方法。 ７ 前記工程(a)で形成されたゲート層は基部を具
    え、該基部はこれより閉ループの形態で前記穴の
    回りに延在している延長部を有しており、前記工
    程(b)において前記穴を介して前記指状ソース領域
    と関連する前記島を形成し、さらに隣接する閉ル
    ープを互いに前記基部に沿つて、少なくとも１回
    のドーパント導入が行なわれて隣接する島間の前
    記エピタキシヤル層の一部分中に前記指状ドレイ
    ン領域が設けられる領域だけ、離させるようにな
    したことを特徴とする特許請求の範囲６記載の絶
    縁ゲート形電界効果トランジスタの製造方法。 ８ 前記ゲート層は２つの基部を具えており、こ
    れら基部はこれらの端部において一緒に接続され
    て前記ゲート層中に１つの大きな穴を画成してお
    り、該大きな穴の範囲内で一方の前記基部からの
    閉ループ部分が他方の前記基部からの閉ループ部
    分に向つて延在していることを特徴とする特許請
    求の範囲７記載の絶縁ゲート形電界効果トランジ
    スタの製造方法。 ９ 前記ゲート層の下側における絶縁層よりも厚
    い絶縁層が前記大きな穴の内側に局部的に存在し
    ており、さらに前記指状ドレイン領域を形成する
    ためにドーパントが導入される領域を前記厚い絶
    縁層の端縁と前記ゲート層の端縁との両者によつ
    て画成することを特徴とする特許請求の範囲８記
    載の絶縁ゲート形電界効果トランジスタの製造方
    法。 １０ 前記指状ドレイン領域の各々の一部分を１
    回のドーパント導入工程で前記ゲート層の端縁に
    隣接するある領域をマスクして覆いながら形成
    し、その後に前記一導電形を決定するドーパント
    のイオンインプランテーシヨンを少なくとも前記
    領域を経て行なつて前記トランジスタのチヤンネ
    ルに隣接する各指状ドレイン領域の固有抵抗のよ
    り高い部分を形成するようになしたことを特徴と
    する特許請求の範囲６ないし９のいずれか一つに
    記載の絶縁ゲート形電界効果トランジスタの製造
    方法。 １１ 前記指合状に組み合わさつた指状ソースお
    よびドレイン領域を活性デバイス領域の範囲内に
    形成し、該領域の境界を前記エピタキシヤル層の
    表面に設けられたフイールド絶縁層中の穴によつ
    て画成し、前記工程(b)において前記フイールド絶
    縁層中の穴の範囲内であつて前記フイールド絶縁
    層の内側端縁と前記ゲート層の外側端縁との間の
    領域に対するドーパント導入によつて形成した前
    記一導電形の島によつて、少なくとも１個の指状
    ソース領域を設け、さらに前記島に前記工程(d)お
    よび(e)において１個の溝および１個の指状金属部
    とを設けることを特徴とする特許請求の範囲６な
    いし１０のいずれか一つに記載の絶縁ゲート形電
    界効果トランジスタの製造方法。 １２ ソースの島と関連する前記ゲート層の穴の
    相対向する側部をジグザグ状に形成してその結果
    得られた指状ソース領域の各々がこれらから横方
    向に延在した互いに平行な指状副領域を有してい
    ることを特徴とする特許請求の範囲６ないし１１
    のいずれか一つに記載の絶縁ゲート形電界効果ト
    ランジスタの製造方法。 １３ 前記ゲート層を多結晶珪素とし、該ゲート
    層には少なくとも前記工程(b)の期間にドーピング
    を行なうことを特徴とする特許請求の範囲６ない
    し１２のいずれか一つに記載の絶縁ゲート形電界
    効果トランジスタの製造方法。
JP5937580A 1979-05-02 1980-05-02 Insulated gate field effect transistor and method of fabricating same Granted JPS55150275A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB7915232A GB2049273B (en) 1979-05-02 1979-05-02 Method for short-circuting igfet source regions to a substrate

Publications (2)

Publication Number Publication Date
JPS55150275A JPS55150275A (en) 1980-11-22
JPS6156874B2 true JPS6156874B2 (ja) 1986-12-04

Family

ID=10504901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5937580A Granted JPS55150275A (en) 1979-05-02 1980-05-02 Insulated gate field effect transistor and method of fabricating same

Country Status (8)

Country Link
US (1) US4408384A (ja)
JP (1) JPS55150275A (ja)
AU (1) AU536540B2 (ja)
CA (1) CA1150853A (ja)
DE (1) DE3015782C2 (ja)
FR (1) FR2455799A1 (ja)
GB (1) GB2049273B (ja)
NL (1) NL8002468A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3016749A1 (de) * 1980-04-30 1981-11-05 Siemens AG, 1000 Berlin und 8000 München Kontakt fuer mis-halbleiterbauelement und verfahren zu seiner herstellung
NL8204105A (nl) * 1982-10-25 1984-05-16 Philips Nv Halfgeleiderinrichting.
DE3245457A1 (de) * 1982-12-08 1984-06-14 Siemens AG, 1000 Berlin und 8000 München Halbleiterelement mit kontaktloch
DE3402867A1 (de) * 1984-01-27 1985-08-01 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement mit kontaktloch
JPH0758782B2 (ja) * 1986-03-19 1995-06-21 株式会社東芝 半導体装置
US4757029A (en) * 1987-05-04 1988-07-12 Motorola Inc. Method of making vertical field effect transistor with plurality of gate input cnnections
AU638812B2 (en) * 1990-04-16 1993-07-08 Digital Equipment Corporation A method of operating a semiconductor device
DE69415987T2 (de) * 1994-11-08 1999-06-24 St Microelectronics Srl Integrierte Anordnung mit einer Struktur zum Schutz gegen hohe elektrische Felder
JPH10223775A (ja) * 1997-01-31 1998-08-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP3129223B2 (ja) * 1997-02-28 2001-01-29 日本電気株式会社 半導体装置
US6297533B1 (en) * 1997-12-04 2001-10-02 The Whitaker Corporation LDMOS structure with via grounded source
JP2002503034A (ja) * 1998-02-07 2002-01-29 ゼモッド・インコーポレイテッド ソース領域を裏面に接続するプラグを含む、ラテラルｒｆｍｏｓデバイスのための擬似メッシュゲート構造
GB9903607D0 (en) * 1999-02-17 1999-04-07 Koninkl Philips Electronics Nv Insulated-gate field-effect semiconductor device
US6541820B1 (en) * 2000-03-28 2003-04-01 International Rectifier Corporation Low voltage planar power MOSFET with serpentine gate pattern
US6642578B1 (en) 2002-07-22 2003-11-04 Anadigics, Inc. Linearity radio frequency switch with low control voltage

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1254302A (en) * 1968-03-11 1971-11-17 Associated Semiconductor Mft Improvements in insulated gate field effect transistors
US4003126A (en) * 1974-09-12 1977-01-18 Canadian Patents And Development Limited Method of making metal oxide semiconductor devices
US3969745A (en) * 1974-09-18 1976-07-13 Texas Instruments Incorporated Interconnection in multi element planar structures
US4003036A (en) * 1975-10-23 1977-01-11 American Micro-Systems, Inc. Single IGFET memory cell with buried storage element
FR2362492A1 (fr) * 1976-08-19 1978-03-17 Thomson Csf Transistor a effet de champ a structure interdigitee et procedes de fabrication dudit transistor
US4181542A (en) * 1976-10-25 1980-01-01 Nippon Gakki Seizo Kabushiki Kaisha Method of manufacturing junction field effect transistors
JPS5365078A (en) * 1976-11-24 1978-06-10 Toshiba Corp Production of junction type field effect transistor
DE2737073C3 (de) * 1977-08-17 1981-09-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors für eine Ein-Transistor-Speicherzelle
DE2738008A1 (de) * 1977-08-23 1979-03-01 Siemens Ag Verfahren zum herstellen einer eintransistor-speicherzelle
US4219835A (en) * 1978-02-17 1980-08-26 Siliconix, Inc. VMOS Mesa structure and manufacturing process
US4198693A (en) * 1978-03-20 1980-04-15 Texas Instruments Incorporated VMOS Read only memory
US4200968A (en) * 1978-08-09 1980-05-06 Harris Corporation VMOS transistor and method of fabrication
US4369564A (en) * 1979-10-29 1983-01-25 American Microsystems, Inc. VMOS Memory cell and method for making same

Also Published As

Publication number Publication date
GB2049273B (en) 1983-05-25
FR2455799B1 (ja) 1984-07-27
DE3015782A1 (de) 1980-11-13
NL8002468A (nl) 1980-11-04
AU536540B2 (en) 1984-05-10
AU5770780A (en) 1980-11-06
FR2455799A1 (fr) 1980-11-28
CA1150853A (en) 1983-07-26
US4408384A (en) 1983-10-11
JPS55150275A (en) 1980-11-22
DE3015782C2 (de) 1986-07-03
GB2049273A (en) 1980-12-17

Similar Documents

Publication Publication Date Title
US4072545A (en) Raised source and drain igfet device fabrication
JP2842871B2 (ja) パワーｍｏｓトランジスタ構造
JPS6156874B2 (ja)
JP3655467B2 (ja) 二重拡散形ｍｏｓトランジスタ及びその製造方法
JPS6042626B2 (ja) 半導体装置の製造方法
KR0149527B1 (ko) 반도체 소자의 고전압용 트랜지스터 및 그 제조방법
US4351099A (en) Method of making FET utilizing shadow masking and diffusion from a doped oxide
JP4009331B2 (ja) Ｍｏｓトランジスタおよびその製造方法
JPH0834312B2 (ja) 縦形電界効果トランジスタ
US4379305A (en) Mesh gate V-MOS power FET
JP2001119019A (ja) 半導体装置およびその製造方法
JPH0543303B2 (ja)
JP3017838B2 (ja) 半導体装置およびその製造方法
KR100245303B1 (ko) 바이 모스형 전력 반도체 소자 및 그의 제조방법
JPH03219676A (ja) 半導体装置およびその製造方法
KR0161893B1 (ko) 반도체 소자의 구조 및 제조방법
JPS63131584A (ja) 切り込み型絶縁ゲ−ト静電誘導トランジスタの製造方法
KR0161737B1 (ko) 모스 전계 효과 트랜지스터의 제조방법
JPS63131583A (ja) 切り込み型絶縁ゲ−ト静電誘導トランジスタの製造方法
JPS62133763A (ja) Ｍｏｓトランジスタ
JPS62195176A (ja) 半導体装置の製造方法
JP2661792B2 (ja) 電界効果トランジスタの製造方法
JP2976513B2 (ja) 半導体装置
JP2765142B2 (ja) 半導体装置の製造方法
JPS59188973A (ja) Ｍｏｓ型半導体装置およびその製造方法