JP4009331B2 - Ｍｏｓトランジスタおよびその製造方法 - Google Patents
Ｍｏｓトランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP4009331B2 JP4009331B2 JP11602495A JP11602495A JP4009331B2 JP 4009331 B2 JP4009331 B2 JP 4009331B2 JP 11602495 A JP11602495 A JP 11602495A JP 11602495 A JP11602495 A JP 11602495A JP 4009331 B2 JP4009331 B2 JP 4009331B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- impurity region
- region
- conductivity type
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
- H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
- H10D30/605—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs having significant overlap between the lightly-doped extensions and the gate electrode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】
本発明はＭＯＳ（Metal Oxide Semiconductor)トランジスタおよびその製造方法に係り、特にレイアウト面積を減少させトランジスタの特性を改善させうる高降伏電圧のＭＯＳトランジスタおよびその製造方法に関する。
【０００２】
【従来の技術】
半導体装置の集積度が増加するにつれてＭＯＳトランジスタのチャネル長さが短くなっている。これにより、スレショルド電圧の低下、サブ−スレショルド特性低下およびソース／ドレイン間の降伏電圧（Breakdown Voltage)低下などのショートチャネル効果が半導体装置の高集積化に大きな障害となっている。したがって、このようなショートチャネル効果を改善させうる新たな構造が研究されている。特に、ＭＯＳトランジスタの降伏電圧を増加させうるための色々な構造が開発されてきた。
【０００３】
図１はアメリカ特許第 4,172,260号に開示されている高降伏電圧を有するトランジスタ（以下、「高電圧トランジスタ」という）の断面図である。
図１を参照すれば、Ｐ型の半導体基板１上に熱酸化工程で第１酸化膜（図示せず）を形成する。前記第１酸化膜を選択的に食刻した後、Ｎ+ 型の不純物を基板１に拡散させてＮ+ 型ソース領域７およびドレイン領域６を形成する。前記第１酸化膜を取り除き、熱酸化工程を施して基板１上に第２酸化膜２を形成する。第２酸化膜２上に多結晶シリコンを沈積した後、写真食刻工程で前記多結晶シリコン層をパタニングすることによりゲート電極３を形成する。ゲート電極３をマスクとして使用して半導体基板にＮ- 型の不純物イオンを注入してＮ- 型レジスタ領域８を形成する。この際、前記Ｎ- 型不純物イオンのドーズは降伏電圧を決める重要な変数となる。次いで、ゲート電極３の上面からドレイン領域６に向かって延びレジスタ領域８の中間位置で終わる第３酸化膜（図示せず）を形成する。ゲート電極３と第３酸化膜をマスクとして使用してＮ型の不純物イオンを注入してＮ型中間領域５を形成する。したがって、レジスタ領域８はＮ- 型の領域４とＮ型中間領域５に分けられる。次に第３酸化膜を取り除いた後、結果物上にパッシベーション膜（Passivation film) （図示せず）を形成し、ソース領域７およびドレイン領域６を露出させるコンタクト工程を施す。
【０００４】
前述した従来の方法によれば、トランジスタのＮ+ ドレイン領域にＮ- およびＮ領域を形成させてドレイン領域の周りに生じる空乏層（Depletion)の幅を大きくするので、ドレイン領域に加えられる電界が減少する。しかしながら、Ｎ- およびＮ領域に当たるオフセット長さ分だけレイアウト面積が増えるので、半導体装置の高集積化に不利である。
【０００５】
一方、前述した従来の方法のようにレイアウト面積を増加させず高降伏電圧を得る方法がアメリカ特許第 4,950,617号、VLSI ELECTRONICS MICROSTRUCTURE SCIENCE Vol. 18, ppl174 〜176 および CMOS DEVICES AND TECHNOLOGY FOR VLSI 1990. pp200 〜202 に開示されている。前記の方法は図２に示されたように、二重拡散ドレイン（以下“ＤＤＤ”と称する）構造を有するトランジスタを製造することにより電界を減少する。
【０００６】
図２を参照すれば、Ｐ型半導体基板１０上に熱酸化工程でゲート絶縁膜１１を形成する。次に、多結晶シリコンを沈積しこれを写真食刻工程でパタニングしてゲート電極１２を形成する。ゲート電極１２をマスクとして使用してＮ- 型不純物イオンを注入する。次に、高温、長時間の熱処理工程を施して接合部が深く拡散されたＮ- ソースおよびドレイン領域１４、１４′を形成する。ゲート電極１２をマスクとして使用してＮ+ 不純物イオンを注入することによりＮ+ ソース領域１３およびドレイン領域１３′を形成する。
【０００７】
前述したＤＤＤ構造のトランジスタを有する従来の方法によると、深い接合部を形成するための高温、長時間の熱処理工程が必要であり、これによりトランジスタの性能が低下されショートチャネル効果が発生する。したがって、これを解決するためにトランジスタのチャネル長さを増加させるべきなので、図２の方法を高集積化された半導体装置に適用することは困難である。
【０００８】
【発明が解決しようとする課題】
本発明の第１目的は、レイアウト面積を減少させトランジスタの特性を改善させうる高電圧トランジスタを提供することにある。
本発明の第２目的は、前記トランジスタを製造するに特に適した高電圧トランジスタの製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、本発明は、第１導電型の半導体基板と、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の側壁に形成された絶縁スペーサと、前記ゲート電極の下部の基板表面に形成され第１不純物濃度を有する第１導電型の第１不純物領域と、前記第１不純物領域の一端に接触して形成され前記第１不純物濃度より高い第２不純物濃度を有する前記第１導電型とは反対の第２導電型の第２不純物領域と、前記第１不純物領域の他端方向に形成され前記第２不純物濃度より高い第３不純物濃度を有する前記第２導電型の第３不純物領域と、前記第１不純物領域と第３不純物領域との間に前記第１不純物領域の他端に接触して形成され、前記第２不純物濃度より低い第４不純物濃度を有する第２導電型の第４不純物領域と、前記第３不純物領域を含みその接合部が前記第３不純物領域の下に形成され、前記第４不純物領域に接し前記第２不純物濃度を有する第２導電型の第５不純物領域と、前記絶縁スペーサに整列されその接合部が前記第２不純物領域に接触し、前記第２不純物濃度より高い第５不純物濃度を有する第２導電型の第６不純物領域と、前記絶縁スペーサに整列されその接合部が前記第３不純物領域に接触し、前記第５不純物濃度を有する第２導電型の第７不純物領域とを具備することを特徴とするＭＯＳトランジスタを提供する。
【００１０】
上記のＭＯＳトランジスタにおいて、前記第４不純物領域は、前記ゲート電極のエッジからそのセンタ側に伸長した 0.2 〜 1.0 μ m の幅を有することが好適である。
また、前記絶縁スペーサは、前記第６不純物領域に接触しない部分の前記第２不純物領域の所定の上部表面と、前記第７不純物領域に接触しない部分の前記第３不純物領域の所定の上部表面とを覆うように形成されたことが好適である。
また、前記第１導電型はＰ型であり、前記第２導電型はＮ型であるが好適である。
また、前記第２ないし第５不純物領域の不純物は燐であり、前記第６および第７不純物領域の不純物は砒素であることが好適である。
また、前記第４および第５不純物領域の不純物は燐であり、前記第２、第３、第６および第７不純物領域の不純物は砒素であることが好適である。
また、前記第１導電型はＮ型であり、前記第２導電型はＰ型であることが好適である。
また、前記第２ないし第５不純物領域の不純物は燐であり、前記第６および第７不純物領域の不純物は砒素であることが好適である。
また、前記第４および第５不純物領域の不純物は燐であり、前記第２、第３、第６および第７不純物領域の不純物は砒素であることが好適である。
【００１１】
上記の目的を達成するために、本発明は、第１導電型の半導体基板に第１導電型の第１不純物イオンを注入して前記基板の表面に第１不純物濃度の第１不純物領域を形成する段階と、前記基板上にゲート絶縁膜およびゲート電極を順に形成する段階と、前記ゲート絶縁膜および前記ゲート電極が形成された結果物に前記第１導電型とは反対の第２導電型の第２不純物イオンを注入することにより、前記基板に第２不純物濃度を有する第２不純物領域および前記第２不純物濃度より高い第３不純物濃度を有する第３不純物領域を形成する段階と、前記ゲート電極の所定部分と前記第２不純物領域が形成された部分の前記基板を覆い、第３不純物領域が形成された部分の前記基板と前記ゲート電極の他側部分を露出させるフォトレジストパターンを形成する段階と、前記フォトレジストパターンが形成された結果物に第２導電型の第３不純物イオンを注入することにより、前記ゲート電極の下部の基板表面に前記第３不純物領域周りの前記ゲート電極のエッジから前記ゲート電極のセンタ側に第１距離だけ伸長した幅を有し前記第２不純物濃度より低い第４不純物濃度を有する第４不純物領域を形成すると同時に、前記第３不純物領域を含みその接合部が前記第３不純物領域の下に形成され前記第４不純物領域と接触し前記第２不純物濃度を有する第５不純物領域を形成する段階と、前記フォトレジストパターンを取除く段階と、前記ゲート電極の側壁に絶縁スペーサを形成する段階と、前記絶縁スペーサが形成された結果物に第２導電型の第４不純物イオンを注入することにより、前記第２不純物濃度より高い第５不純物濃度を有する第６不純物領域および第７不純物領域を形成する段階とを具備することを特徴とするＭＯＳトランジスタの製造方法を提供する。
【００１２】
上記のＭＯＳトランジスタの製造方法において、前記第４不純物領域の第３不純物濃度は前記第１不純物領域の第１不純物濃度より高いことが好適である。
また、前記第１距離は 0.2 〜 1.0 μ m であることが好適である。
また、前記第１導電型はＰ型であり、前記第２導電型はＮ型であることが好適である。
また、前記第２不純物イオンおよび前記第３不純物イオンは燐であり、前記第４不純物イオンは砒素であることが好適である。
また、前記第３不純物イオンは燐であり、前記第２不純物イオンおよび前記第４不純物イオンは砒素であることが好適である。
また、前記第１導電型はＮ型であり、前記第２導電型はＰ型であることが好適である。
また、前記第２不純物イオンおよび前記第３不純物イオンは燐であり、前記第４不純物イオンは砒素であることが好適である。
また、前記第３不純物イオンは燐であり、前記第２不純物イオンおよび前記第４不純物イオンは砒素であることが好適である。
また、が好適である。
【００１３】
上記の目的を達成するために、本発明は、第１導電型の半導体基板と、前記半導体基板の所定部分に形成され第１不純物濃度を有する第１導電型の第１不純物領域と、前記第１不純物領域の一端と接触し前記第１不純物濃度より高い第２不純物濃度を有し、前記第１導電型とは反対の第２導電型の第２不純物領域と、前記第１不純物領域の他端方向に形成され前記第２不純物濃度より高い第３不純物濃度を有する前記第２導電型の第３不純物領域と、前記第１不純物領域と第３不純物領域との間に前記第１不純物領域の他端と接触して形成され、前記第２不純物濃度より低い第４不純物濃度を有する第２導電型の第４不純物領域と、前記第３不純物領域を含み、その接合部が前記第３不純物領域の下に形成されて前記第４不純物領域と接触し、前記第２不純物濃度を有する第２導電型の第５不純物領域と、接合部が前記第２不純物領域と接触し前記第２不純物濃度より高い第５不純物濃度を有する第２導電型の第６不純物領域と、接合部が前記第３不純物領域と接触し前記第５不純物濃度を有する第２導電型の第７不純物領域とを具備することを特徴とするＭＯＳトランジスタを提供する。
【００１４】
上記のＭＯＳトランジスタにおいて、前記第４不純物領域の幅が 0.2 〜 1.0 μ m であることが好適である。
また、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の側壁に形成され前記第６不純物領域と接触しない部分の前記第２不純物領域の所定の上部表面と、前記第７不純物領域と接触しない部分の前記第３不純物領域の所定の上部表面とを覆うように形成されたスペーサとをさらに有することが好適である。
【００１５】
上記の目的を達成するために、本発明は、第１導電型の半導体基板に第１導電型の第１不純物イオンを注入して、前記基板の表面に第１不純物濃度の第１不純物領域を形成する段階と、前記第１導電型とは反対の第２導電型の第２不純物イオンを注入して、前記基板に第２不純物濃度を有し前記第１不純物領域の一端と接触する第２不純物領域を形成すると同時に前記第１不純物領域の他端と第１距離だけ離隔されて形成され前記第２不純物濃度より高い第３不純物濃度を有する第３不純物領域を形成する段階と、第２導電型の第３不純物イオンを注入することにより、前記第１不純物領域と第３不純物領域との間に形成されてこれらと接触し前記第１距離に相当する幅を有し前記第２不純物濃度より低い第４不純物濃度を有する第４不純物領域を形成すると同時に、前記第３不純物領域を含みその接合部が前記第３不純物領域の下に形成され前記第４不純物領域と接触し前記第２不純物濃度を有する第５不純物領域を形成する段階と、第２導電型の第４不純物イオンを注入して、前記第２不純物濃度より高い第５不純物濃度を有する前記第１不純物領域内に第６不純物領域を形成し前記第２不純物領域内に第７不純物領域を形成する段階とをさらに具備することを特徴とするＭＯＳトランジスタの製造方法を提供する。
また、上記のＭＯＳトランジスタの製造方法において、前記第４不純物領域の第３不純物濃度は前記第１不純物領域の第１不純物濃度より高いことが好適である。
また、前記第１距離は 0.2 〜 1.0 μ m であることが好適である。
また、前記第４不純物領域および前記第５不純物領域は、前記基板上に形成された前記ゲート電極の所定部分と前記第２不純物領域が形成された部分の前記基板を覆うように形成し、第３不純物領域が形成された部分の前記基板と前記ゲート電極の所定部分を露出させるフォトレジストパターンを形成する段階と、前記基板に前記第２不純物イオンを注入する段階により形成されることが好適である。
また、前記ゲート電極の露出された部分の幅が前記第４不純物領域の幅になることが好適である。
また、前記第６不純物領域および前記第７不純物領域は、前記基板上にゲート絶縁膜およびゲート電極を順に形成する段階と、前記ゲート電極の側壁に形成された絶縁スペーサを形成する段階と、前記ゲート電極および絶縁スペーサをマスクとして利用して前記第４不純物イオンを注入する段階により形成されることが好適である。
【００１６】
【作用】
ゲート電極のエッジ部位からセンタ側に第１距離だけ伸長し、ゲート電極の下部の基板表面に形成されたＮ--ソース／ドレイン領域のためソース／ドレイン接合部の空乏層の幅が増加するので、ドレイン領域に加えられる電界を減少させることができる。また、高電圧が印加されるドレイン領域にのみ前記Ｎ--領域を形成しうるのでレイアウト面積を減少させることができるため、半導体装置の集積度を増加させることができる。
【００１７】
【実施例】
以下、添付した図面に基づき本発明を詳細に説明する。
図３において、参照符号Ａは活性領域パターン、Ｇはゲートパターン、Ｓはソース領域、Ｄはドレイン領域、そしてＰはソース／ドレインイオン注入パターンを示す。
【００１８】
図３に示されたように、本発明によるソース／ドレインパターンＰはゲートパターンＧ上に形成され、これらは距離ｂだけオーバラップされる。
図４および図５は、本発明の一実施例による高電圧トランジスタの製造方法を示すもので、図３のａ−ａ′線断面図である。
図４はＮ- ソース／ドレイン５６、５６′およびＮ--型ソース／ドレイン５３を形成する段階を示す。Ｐ型の半導体基板５０に活性領域を限定するための素子分離領域（図示せず）を選択的に形成する。次に、前記素子分離領域をマスクとして使用してＰ型不純物イオンを注入することにより活性領域の基板５０の表面にスレショルド電圧調節不純物領域５１を形成する。次いで、熱酸化工程で基板５０上にゲート絶縁膜５２を形成し、続いてゲート絶縁膜５２上に導電物質、例えば多結晶シリコンを沈積して導電層を形成する。次に、前記導電層とゲート絶縁膜５２を写真食刻工程でパタニングしてゲート電極５４を形成する。前記結果物上に、ゲート電極５４の両側エッジからセンタ側に第１距離ｂ、例えば 0.2〜1.0 μm だけ離れてゲート電極５４をマスキングするようにフォトレジストパターンＰＲを形成する。続いて、フォトレジストパターンＰＲをマスクとして使用してＮ- 型不純物イオン、例えば燐イオンを高エネルギーで注入する。したがって、基板５０にＮ- ソース領域５６およびドレイン領域５６′とＮ--ソース／ドレイン領域５３領域が同時に形成される。Ｎ--ソース／ドレイン領域５３は高エネルギーイオン注入による不純物プロファイル（profile)のテイル（tail) 部分であり、ゲート電極５４の下部の基板５０の表面で前記ゲート電極５４の両側エッジからセンタ側に第１距離ｂだけ伸長した幅を有する。また、Ｎ--ソース／ドレイン領域５３の不純物の濃度はＮ- ソース／ドレイン領域５６、５６′より低くスレショルド電圧調節不純物領域５１の濃度よりは高い。
【００１９】
図５はＮ+ ソース／ドレイン６０、６０′を形成する段階を示す。フォトレジストパターンＰＲを取除いた後、結果物の全面に絶縁物質を沈積する。次いで、前記絶縁物質を異方制食刻してゲート電極５４の側壁に絶縁スペーサ５８を形成する。続けて、ゲート電極５４および絶縁スペーサ５８をマスクとして使用してＮ+ 不純物イオン、例えば砒素イオンを注入することにより基板５０にＮ+ ソース領域６０およびドレイン領域６０′を形成する。この際、前記Ｎ+ ソース／ドレイン６０、６０′はそれぞれＮ- ソース／ドレイン５６、５６′内に含まれるように形成される。絶縁スペーサ５８は、Ｎ+ ソース領域６０に接触されないＮ- ソース領域５６の表面と、Ｎ+ ドレイン領域６０′と含まれないＮ- ドレイン領域５６′の表面を覆うように形成される。
【００２０】
前述した本発明の一実施例によれば、Ｎ--ソース／ドレイン領域がゲート電極の下部の基板表面に形成され、ゲート電極のエッジ部位からセンタ側に第１距離程度の幅を有するので、ソース／ドレイン接合部の深い空乏が減少する。また、空乏層の幅が増加してドレイン領域に加えられる電界を減少させるのみならず、Ｎ--ソース／ドレイン領域がゲート電圧により制御されキャリアトラップ（carrier trap) によるトランジスタ特性の退化(Degradation) を減少させうるので、ホットキャリアに対して信頼性を得ることができる。かつ、高エネルギーイオン注入により深い接合部を有するＮ- ソース／ドレイン領域が形成されるので、Ｎ- ソース／ドレインイオン注入後に別途の拡散工程が不要になる。したがって、他のトランジスタ、例えば低電圧トランジスタの性能の低下を防止しうる。
【００２１】
図６は本発明の他の実施例による高電圧トランジスタの平面図であって、参照符号は図３の符号と同一である。
図６に示されたように、高電圧が印加されるドレイン領域Ｄ上にのみＮ- ソース／ドレインイオン注入パターンＰを形成する。
図７は、本発明の他の実施例による高電圧トランジスタの製造方法を示すもので、図６のｃ−ｃ′線断面図である。
【００２２】
図７を参照すれば、Ｐ- 型の不純物領域７１、酸化膜７２およびゲート電極７４を形成するまでの過程は第１実施例と同様である。ゲート電極７４を形成した後、ゲート電極７４をマスクとして使用してＮ- 型不純物イオン、例えば燐又は砒素イオンを注入することにより、基板７０にＮ- ソース／ドレイン領域７７、７７′を形成する。次いで、前記結果物上にＮ- 領域７７およびゲート電極の一部分を覆い、Ｎ- 領域７７′が形成された基板およびゲート電極の他部分を露出させるフォトレジストパターン（図示せず）を形成してゲート電極７４をマスキングするようにする。この際、ゲート電極が露出された部分は第１距離、例えば 0.2〜1.0 μm である。次に、前記フォトレジストパターンをマスクとして使用してＮ- 型不純物イオン、例えば燐イオンを高エネルギーで注入することにより、Ｎ- ドレイン領域７７- を含むＮ- 領域７６とＮ--領域７３を同時に形成する。この際、Ｎ--領域７３はゲート電極７４により前記高エネルギーイオン注入による不純物プロファイルのテイル部分であって、ゲート電極７４の下部の基板７０の表面でＮ- ドレイン領域側のゲート電極７４のエッジからセンタ側に第１距離だけ伸長されている。また、Ｎ- 領域７６の濃度はＮ- ソース領域７７と等しくＮ- ドレイン領域７７′より低い濃度で形成され、Ｎ--領域７３はＮ- 領域７６より低くゲート電極７４の下部に形成されたＰ- 型の不純物領域７１より高い濃度で形成される。次に、前記フォトレジストパターンを取り除いた後、図５で説明した方法により絶縁スペーサ７８およびＮ+ 型ソース／ドレイン領域８０およびドレイン領域８０′を形成する。ここで、Ｎ+ 型ソースドレイン領域８０およびドレイン領域８０′の濃度は等しくＮ- ドレイン領域７７′より高い。
【００２３】
前述した本発明の他の実施例によれば、高電圧トランジスタのＮ- ソース／ドレインイオン注入パターンのように高電圧が印加されるドレイン領域にのみＮ- ソース／ドレインイオン注入を施す。その結果、前記一実施例よりレイアウト面積をさらに減少させることができて半導体装置の集積度を増加させうる。
図８は従来の方法と本発明によりそれぞれ製造された高電圧トランジスタの降伏電圧の特性を示すグラフであって、横軸は降伏電圧を、縦軸は漏洩電流を示す。
【００２４】
図８を参照すれば、▲１▼は前記図２で説明したＤＤＤ構造トランジスタの降伏電圧の特性を示し、１μＡのドレイン漏洩電流が流れるようになる降伏電圧は 17.75V である。▲２▼は本発明により製造されたトランジスタの降伏電圧の特性を示し、１μＡのドレイン漏洩電流が流れるようになる降伏電圧は 19Vである。したがって、本発明によるトランジスタが従来の方法より増加された降伏電圧を有することがわかる。
【００２５】
【発明の効果】
以上説明したように、本発明によれば、ゲート電極のエッジ部位からセンタ側に第１距離だけ伸長し、ゲート電極の下部の基板表面に形成されたＮ--ソース／ドレイン領域のためソース／ドレイン接合部の空乏層の幅が増加するのでドレイン領域に加えられる電界を減少させうる。また、高電圧が印加されるドレイン領域にのみ前記Ｎ--領域を形成しうるのでレイアウト面積を減少させることができて半導体装置の集積度を増加させうる。
【００２６】
本発明が前記の実施例に限定されず、多くの変形が本発明の技術的な思想内で当分野で通常の知識を持つものにより可能なことは明白である。
【図面の簡単な説明】
【図１】従来の高電圧トランジスタを示す断面図である。
【図２】ＤＤＤ構造を有する従来の高電圧トランジスタを示す断面図である。
【図３】本発明の一実施例による高電圧トランジスタの平面図である。
【図４】本発明の一実施例による高電圧トランジスタの製造方法を示すもので、図３のａ−ａ′線断面図である。
【図５】本発明の一実施例による高電圧トランジスタの製造方法を示すもので、図３のａ−ａ′線断面図である。
【図６】本発明の他の実施例による高電圧トランジスタの平面図である。
【図７】本発明の他の実施例による高電圧トランジスタの製造方法を示すもので、図６のｃ−ｃ′線断面図である。
【図８】従来の方法と本発明によりそれぞれ製造された高電圧トランジスタの降伏電圧を示す特性図である。
【符号の説明】
１ 半導体基板
２ ゲート酸化膜
３ ゲート電極
１０ 半導体基板
１１ ゲート酸化膜
１２ ゲート電極
５０ 半導体基板
５１ スレショルド電圧調節不純物領域（第１不純物領域）
５２ ゲート酸化膜
５３ Ｎ--ソース／ドレイン領域（第３不純物領域）
５４ ゲート電極
５６、５６′ Ｎ- ソース／ドレイン領域（第２不純物領域）
６０、６０′ Ｎ+ ソース／ドレイン領域（第４不純物領域）
５８ 絶縁スペーサ
７０ 半導体基板
７１ 不純物領域（第１不純物領域）
７２ ゲート酸化膜
７３ Ｎ--領域（第４不純物領域）
７４ ゲート電極
７６ Ｎ- 領域（第５不純物領域）
７７ Ｎ- ソース領域（第２不純物領域）
７７′ Ｎ- ドレイン領域（第３不純物領域）
７８ 絶縁スペーサ
８０ Ｎ+ 型ソース／ドレイン領域（第６不純物領域）
８０′ ドレイン領域（第７不純物領域）
【産業上の利用分野】
本発明はＭＯＳ（Metal Oxide Semiconductor)トランジスタおよびその製造方法に係り、特にレイアウト面積を減少させトランジスタの特性を改善させうる高降伏電圧のＭＯＳトランジスタおよびその製造方法に関する。
【０００２】
【従来の技術】
半導体装置の集積度が増加するにつれてＭＯＳトランジスタのチャネル長さが短くなっている。これにより、スレショルド電圧の低下、サブ−スレショルド特性低下およびソース／ドレイン間の降伏電圧（Breakdown Voltage)低下などのショートチャネル効果が半導体装置の高集積化に大きな障害となっている。したがって、このようなショートチャネル効果を改善させうる新たな構造が研究されている。特に、ＭＯＳトランジスタの降伏電圧を増加させうるための色々な構造が開発されてきた。
【０００３】
図１はアメリカ特許第 4,172,260号に開示されている高降伏電圧を有するトランジスタ（以下、「高電圧トランジスタ」という）の断面図である。
図１を参照すれば、Ｐ型の半導体基板１上に熱酸化工程で第１酸化膜（図示せず）を形成する。前記第１酸化膜を選択的に食刻した後、Ｎ+ 型の不純物を基板１に拡散させてＮ+ 型ソース領域７およびドレイン領域６を形成する。前記第１酸化膜を取り除き、熱酸化工程を施して基板１上に第２酸化膜２を形成する。第２酸化膜２上に多結晶シリコンを沈積した後、写真食刻工程で前記多結晶シリコン層をパタニングすることによりゲート電極３を形成する。ゲート電極３をマスクとして使用して半導体基板にＮ- 型の不純物イオンを注入してＮ- 型レジスタ領域８を形成する。この際、前記Ｎ- 型不純物イオンのドーズは降伏電圧を決める重要な変数となる。次いで、ゲート電極３の上面からドレイン領域６に向かって延びレジスタ領域８の中間位置で終わる第３酸化膜（図示せず）を形成する。ゲート電極３と第３酸化膜をマスクとして使用してＮ型の不純物イオンを注入してＮ型中間領域５を形成する。したがって、レジスタ領域８はＮ- 型の領域４とＮ型中間領域５に分けられる。次に第３酸化膜を取り除いた後、結果物上にパッシベーション膜（Passivation film) （図示せず）を形成し、ソース領域７およびドレイン領域６を露出させるコンタクト工程を施す。
【０００４】
前述した従来の方法によれば、トランジスタのＮ+ ドレイン領域にＮ- およびＮ領域を形成させてドレイン領域の周りに生じる空乏層（Depletion)の幅を大きくするので、ドレイン領域に加えられる電界が減少する。しかしながら、Ｎ- およびＮ領域に当たるオフセット長さ分だけレイアウト面積が増えるので、半導体装置の高集積化に不利である。
【０００５】
一方、前述した従来の方法のようにレイアウト面積を増加させず高降伏電圧を得る方法がアメリカ特許第 4,950,617号、VLSI ELECTRONICS MICROSTRUCTURE SCIENCE Vol. 18, ppl174 〜176 および CMOS DEVICES AND TECHNOLOGY FOR VLSI 1990. pp200 〜202 に開示されている。前記の方法は図２に示されたように、二重拡散ドレイン（以下“ＤＤＤ”と称する）構造を有するトランジスタを製造することにより電界を減少する。
【０００６】
図２を参照すれば、Ｐ型半導体基板１０上に熱酸化工程でゲート絶縁膜１１を形成する。次に、多結晶シリコンを沈積しこれを写真食刻工程でパタニングしてゲート電極１２を形成する。ゲート電極１２をマスクとして使用してＮ- 型不純物イオンを注入する。次に、高温、長時間の熱処理工程を施して接合部が深く拡散されたＮ- ソースおよびドレイン領域１４、１４′を形成する。ゲート電極１２をマスクとして使用してＮ+ 不純物イオンを注入することによりＮ+ ソース領域１３およびドレイン領域１３′を形成する。
【０００７】
前述したＤＤＤ構造のトランジスタを有する従来の方法によると、深い接合部を形成するための高温、長時間の熱処理工程が必要であり、これによりトランジスタの性能が低下されショートチャネル効果が発生する。したがって、これを解決するためにトランジスタのチャネル長さを増加させるべきなので、図２の方法を高集積化された半導体装置に適用することは困難である。
【０００８】
【発明が解決しようとする課題】
本発明の第１目的は、レイアウト面積を減少させトランジスタの特性を改善させうる高電圧トランジスタを提供することにある。
本発明の第２目的は、前記トランジスタを製造するに特に適した高電圧トランジスタの製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、本発明は、第１導電型の半導体基板と、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の側壁に形成された絶縁スペーサと、前記ゲート電極の下部の基板表面に形成され第１不純物濃度を有する第１導電型の第１不純物領域と、前記第１不純物領域の一端に接触して形成され前記第１不純物濃度より高い第２不純物濃度を有する前記第１導電型とは反対の第２導電型の第２不純物領域と、前記第１不純物領域の他端方向に形成され前記第２不純物濃度より高い第３不純物濃度を有する前記第２導電型の第３不純物領域と、前記第１不純物領域と第３不純物領域との間に前記第１不純物領域の他端に接触して形成され、前記第２不純物濃度より低い第４不純物濃度を有する第２導電型の第４不純物領域と、前記第３不純物領域を含みその接合部が前記第３不純物領域の下に形成され、前記第４不純物領域に接し前記第２不純物濃度を有する第２導電型の第５不純物領域と、前記絶縁スペーサに整列されその接合部が前記第２不純物領域に接触し、前記第２不純物濃度より高い第５不純物濃度を有する第２導電型の第６不純物領域と、前記絶縁スペーサに整列されその接合部が前記第３不純物領域に接触し、前記第５不純物濃度を有する第２導電型の第７不純物領域とを具備することを特徴とするＭＯＳトランジスタを提供する。
【００１０】
上記のＭＯＳトランジスタにおいて、前記第４不純物領域は、前記ゲート電極のエッジからそのセンタ側に伸長した 0.2 〜 1.0 μ m の幅を有することが好適である。
また、前記絶縁スペーサは、前記第６不純物領域に接触しない部分の前記第２不純物領域の所定の上部表面と、前記第７不純物領域に接触しない部分の前記第３不純物領域の所定の上部表面とを覆うように形成されたことが好適である。
また、前記第１導電型はＰ型であり、前記第２導電型はＮ型であるが好適である。
また、前記第２ないし第５不純物領域の不純物は燐であり、前記第６および第７不純物領域の不純物は砒素であることが好適である。
また、前記第４および第５不純物領域の不純物は燐であり、前記第２、第３、第６および第７不純物領域の不純物は砒素であることが好適である。
また、前記第１導電型はＮ型であり、前記第２導電型はＰ型であることが好適である。
また、前記第２ないし第５不純物領域の不純物は燐であり、前記第６および第７不純物領域の不純物は砒素であることが好適である。
また、前記第４および第５不純物領域の不純物は燐であり、前記第２、第３、第６および第７不純物領域の不純物は砒素であることが好適である。
【００１１】
上記の目的を達成するために、本発明は、第１導電型の半導体基板に第１導電型の第１不純物イオンを注入して前記基板の表面に第１不純物濃度の第１不純物領域を形成する段階と、前記基板上にゲート絶縁膜およびゲート電極を順に形成する段階と、前記ゲート絶縁膜および前記ゲート電極が形成された結果物に前記第１導電型とは反対の第２導電型の第２不純物イオンを注入することにより、前記基板に第２不純物濃度を有する第２不純物領域および前記第２不純物濃度より高い第３不純物濃度を有する第３不純物領域を形成する段階と、前記ゲート電極の所定部分と前記第２不純物領域が形成された部分の前記基板を覆い、第３不純物領域が形成された部分の前記基板と前記ゲート電極の他側部分を露出させるフォトレジストパターンを形成する段階と、前記フォトレジストパターンが形成された結果物に第２導電型の第３不純物イオンを注入することにより、前記ゲート電極の下部の基板表面に前記第３不純物領域周りの前記ゲート電極のエッジから前記ゲート電極のセンタ側に第１距離だけ伸長した幅を有し前記第２不純物濃度より低い第４不純物濃度を有する第４不純物領域を形成すると同時に、前記第３不純物領域を含みその接合部が前記第３不純物領域の下に形成され前記第４不純物領域と接触し前記第２不純物濃度を有する第５不純物領域を形成する段階と、前記フォトレジストパターンを取除く段階と、前記ゲート電極の側壁に絶縁スペーサを形成する段階と、前記絶縁スペーサが形成された結果物に第２導電型の第４不純物イオンを注入することにより、前記第２不純物濃度より高い第５不純物濃度を有する第６不純物領域および第７不純物領域を形成する段階とを具備することを特徴とするＭＯＳトランジスタの製造方法を提供する。
【００１２】
上記のＭＯＳトランジスタの製造方法において、前記第４不純物領域の第３不純物濃度は前記第１不純物領域の第１不純物濃度より高いことが好適である。
また、前記第１距離は 0.2 〜 1.0 μ m であることが好適である。
また、前記第１導電型はＰ型であり、前記第２導電型はＮ型であることが好適である。
また、前記第２不純物イオンおよび前記第３不純物イオンは燐であり、前記第４不純物イオンは砒素であることが好適である。
また、前記第３不純物イオンは燐であり、前記第２不純物イオンおよび前記第４不純物イオンは砒素であることが好適である。
また、前記第１導電型はＮ型であり、前記第２導電型はＰ型であることが好適である。
また、前記第２不純物イオンおよび前記第３不純物イオンは燐であり、前記第４不純物イオンは砒素であることが好適である。
また、前記第３不純物イオンは燐であり、前記第２不純物イオンおよび前記第４不純物イオンは砒素であることが好適である。
また、が好適である。
【００１３】
上記の目的を達成するために、本発明は、第１導電型の半導体基板と、前記半導体基板の所定部分に形成され第１不純物濃度を有する第１導電型の第１不純物領域と、前記第１不純物領域の一端と接触し前記第１不純物濃度より高い第２不純物濃度を有し、前記第１導電型とは反対の第２導電型の第２不純物領域と、前記第１不純物領域の他端方向に形成され前記第２不純物濃度より高い第３不純物濃度を有する前記第２導電型の第３不純物領域と、前記第１不純物領域と第３不純物領域との間に前記第１不純物領域の他端と接触して形成され、前記第２不純物濃度より低い第４不純物濃度を有する第２導電型の第４不純物領域と、前記第３不純物領域を含み、その接合部が前記第３不純物領域の下に形成されて前記第４不純物領域と接触し、前記第２不純物濃度を有する第２導電型の第５不純物領域と、接合部が前記第２不純物領域と接触し前記第２不純物濃度より高い第５不純物濃度を有する第２導電型の第６不純物領域と、接合部が前記第３不純物領域と接触し前記第５不純物濃度を有する第２導電型の第７不純物領域とを具備することを特徴とするＭＯＳトランジスタを提供する。
【００１４】
上記のＭＯＳトランジスタにおいて、前記第４不純物領域の幅が 0.2 〜 1.0 μ m であることが好適である。
また、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の側壁に形成され前記第６不純物領域と接触しない部分の前記第２不純物領域の所定の上部表面と、前記第７不純物領域と接触しない部分の前記第３不純物領域の所定の上部表面とを覆うように形成されたスペーサとをさらに有することが好適である。
【００１５】
上記の目的を達成するために、本発明は、第１導電型の半導体基板に第１導電型の第１不純物イオンを注入して、前記基板の表面に第１不純物濃度の第１不純物領域を形成する段階と、前記第１導電型とは反対の第２導電型の第２不純物イオンを注入して、前記基板に第２不純物濃度を有し前記第１不純物領域の一端と接触する第２不純物領域を形成すると同時に前記第１不純物領域の他端と第１距離だけ離隔されて形成され前記第２不純物濃度より高い第３不純物濃度を有する第３不純物領域を形成する段階と、第２導電型の第３不純物イオンを注入することにより、前記第１不純物領域と第３不純物領域との間に形成されてこれらと接触し前記第１距離に相当する幅を有し前記第２不純物濃度より低い第４不純物濃度を有する第４不純物領域を形成すると同時に、前記第３不純物領域を含みその接合部が前記第３不純物領域の下に形成され前記第４不純物領域と接触し前記第２不純物濃度を有する第５不純物領域を形成する段階と、第２導電型の第４不純物イオンを注入して、前記第２不純物濃度より高い第５不純物濃度を有する前記第１不純物領域内に第６不純物領域を形成し前記第２不純物領域内に第７不純物領域を形成する段階とをさらに具備することを特徴とするＭＯＳトランジスタの製造方法を提供する。
また、上記のＭＯＳトランジスタの製造方法において、前記第４不純物領域の第３不純物濃度は前記第１不純物領域の第１不純物濃度より高いことが好適である。
また、前記第１距離は 0.2 〜 1.0 μ m であることが好適である。
また、前記第４不純物領域および前記第５不純物領域は、前記基板上に形成された前記ゲート電極の所定部分と前記第２不純物領域が形成された部分の前記基板を覆うように形成し、第３不純物領域が形成された部分の前記基板と前記ゲート電極の所定部分を露出させるフォトレジストパターンを形成する段階と、前記基板に前記第２不純物イオンを注入する段階により形成されることが好適である。
また、前記ゲート電極の露出された部分の幅が前記第４不純物領域の幅になることが好適である。
また、前記第６不純物領域および前記第７不純物領域は、前記基板上にゲート絶縁膜およびゲート電極を順に形成する段階と、前記ゲート電極の側壁に形成された絶縁スペーサを形成する段階と、前記ゲート電極および絶縁スペーサをマスクとして利用して前記第４不純物イオンを注入する段階により形成されることが好適である。
【００１６】
【作用】
ゲート電極のエッジ部位からセンタ側に第１距離だけ伸長し、ゲート電極の下部の基板表面に形成されたＮ--ソース／ドレイン領域のためソース／ドレイン接合部の空乏層の幅が増加するので、ドレイン領域に加えられる電界を減少させることができる。また、高電圧が印加されるドレイン領域にのみ前記Ｎ--領域を形成しうるのでレイアウト面積を減少させることができるため、半導体装置の集積度を増加させることができる。
【００１７】
【実施例】
以下、添付した図面に基づき本発明を詳細に説明する。
図３において、参照符号Ａは活性領域パターン、Ｇはゲートパターン、Ｓはソース領域、Ｄはドレイン領域、そしてＰはソース／ドレインイオン注入パターンを示す。
【００１８】
図３に示されたように、本発明によるソース／ドレインパターンＰはゲートパターンＧ上に形成され、これらは距離ｂだけオーバラップされる。
図４および図５は、本発明の一実施例による高電圧トランジスタの製造方法を示すもので、図３のａ−ａ′線断面図である。
図４はＮ- ソース／ドレイン５６、５６′およびＮ--型ソース／ドレイン５３を形成する段階を示す。Ｐ型の半導体基板５０に活性領域を限定するための素子分離領域（図示せず）を選択的に形成する。次に、前記素子分離領域をマスクとして使用してＰ型不純物イオンを注入することにより活性領域の基板５０の表面にスレショルド電圧調節不純物領域５１を形成する。次いで、熱酸化工程で基板５０上にゲート絶縁膜５２を形成し、続いてゲート絶縁膜５２上に導電物質、例えば多結晶シリコンを沈積して導電層を形成する。次に、前記導電層とゲート絶縁膜５２を写真食刻工程でパタニングしてゲート電極５４を形成する。前記結果物上に、ゲート電極５４の両側エッジからセンタ側に第１距離ｂ、例えば 0.2〜1.0 μm だけ離れてゲート電極５４をマスキングするようにフォトレジストパターンＰＲを形成する。続いて、フォトレジストパターンＰＲをマスクとして使用してＮ- 型不純物イオン、例えば燐イオンを高エネルギーで注入する。したがって、基板５０にＮ- ソース領域５６およびドレイン領域５６′とＮ--ソース／ドレイン領域５３領域が同時に形成される。Ｎ--ソース／ドレイン領域５３は高エネルギーイオン注入による不純物プロファイル（profile)のテイル（tail) 部分であり、ゲート電極５４の下部の基板５０の表面で前記ゲート電極５４の両側エッジからセンタ側に第１距離ｂだけ伸長した幅を有する。また、Ｎ--ソース／ドレイン領域５３の不純物の濃度はＮ- ソース／ドレイン領域５６、５６′より低くスレショルド電圧調節不純物領域５１の濃度よりは高い。
【００１９】
図５はＮ+ ソース／ドレイン６０、６０′を形成する段階を示す。フォトレジストパターンＰＲを取除いた後、結果物の全面に絶縁物質を沈積する。次いで、前記絶縁物質を異方制食刻してゲート電極５４の側壁に絶縁スペーサ５８を形成する。続けて、ゲート電極５４および絶縁スペーサ５８をマスクとして使用してＮ+ 不純物イオン、例えば砒素イオンを注入することにより基板５０にＮ+ ソース領域６０およびドレイン領域６０′を形成する。この際、前記Ｎ+ ソース／ドレイン６０、６０′はそれぞれＮ- ソース／ドレイン５６、５６′内に含まれるように形成される。絶縁スペーサ５８は、Ｎ+ ソース領域６０に接触されないＮ- ソース領域５６の表面と、Ｎ+ ドレイン領域６０′と含まれないＮ- ドレイン領域５６′の表面を覆うように形成される。
【００２０】
前述した本発明の一実施例によれば、Ｎ--ソース／ドレイン領域がゲート電極の下部の基板表面に形成され、ゲート電極のエッジ部位からセンタ側に第１距離程度の幅を有するので、ソース／ドレイン接合部の深い空乏が減少する。また、空乏層の幅が増加してドレイン領域に加えられる電界を減少させるのみならず、Ｎ--ソース／ドレイン領域がゲート電圧により制御されキャリアトラップ（carrier trap) によるトランジスタ特性の退化(Degradation) を減少させうるので、ホットキャリアに対して信頼性を得ることができる。かつ、高エネルギーイオン注入により深い接合部を有するＮ- ソース／ドレイン領域が形成されるので、Ｎ- ソース／ドレインイオン注入後に別途の拡散工程が不要になる。したがって、他のトランジスタ、例えば低電圧トランジスタの性能の低下を防止しうる。
【００２１】
図６は本発明の他の実施例による高電圧トランジスタの平面図であって、参照符号は図３の符号と同一である。
図６に示されたように、高電圧が印加されるドレイン領域Ｄ上にのみＮ- ソース／ドレインイオン注入パターンＰを形成する。
図７は、本発明の他の実施例による高電圧トランジスタの製造方法を示すもので、図６のｃ−ｃ′線断面図である。
【００２２】
図７を参照すれば、Ｐ- 型の不純物領域７１、酸化膜７２およびゲート電極７４を形成するまでの過程は第１実施例と同様である。ゲート電極７４を形成した後、ゲート電極７４をマスクとして使用してＮ- 型不純物イオン、例えば燐又は砒素イオンを注入することにより、基板７０にＮ- ソース／ドレイン領域７７、７７′を形成する。次いで、前記結果物上にＮ- 領域７７およびゲート電極の一部分を覆い、Ｎ- 領域７７′が形成された基板およびゲート電極の他部分を露出させるフォトレジストパターン（図示せず）を形成してゲート電極７４をマスキングするようにする。この際、ゲート電極が露出された部分は第１距離、例えば 0.2〜1.0 μm である。次に、前記フォトレジストパターンをマスクとして使用してＮ- 型不純物イオン、例えば燐イオンを高エネルギーで注入することにより、Ｎ- ドレイン領域７７- を含むＮ- 領域７６とＮ--領域７３を同時に形成する。この際、Ｎ--領域７３はゲート電極７４により前記高エネルギーイオン注入による不純物プロファイルのテイル部分であって、ゲート電極７４の下部の基板７０の表面でＮ- ドレイン領域側のゲート電極７４のエッジからセンタ側に第１距離だけ伸長されている。また、Ｎ- 領域７６の濃度はＮ- ソース領域７７と等しくＮ- ドレイン領域７７′より低い濃度で形成され、Ｎ--領域７３はＮ- 領域７６より低くゲート電極７４の下部に形成されたＰ- 型の不純物領域７１より高い濃度で形成される。次に、前記フォトレジストパターンを取り除いた後、図５で説明した方法により絶縁スペーサ７８およびＮ+ 型ソース／ドレイン領域８０およびドレイン領域８０′を形成する。ここで、Ｎ+ 型ソースドレイン領域８０およびドレイン領域８０′の濃度は等しくＮ- ドレイン領域７７′より高い。
【００２３】
前述した本発明の他の実施例によれば、高電圧トランジスタのＮ- ソース／ドレインイオン注入パターンのように高電圧が印加されるドレイン領域にのみＮ- ソース／ドレインイオン注入を施す。その結果、前記一実施例よりレイアウト面積をさらに減少させることができて半導体装置の集積度を増加させうる。
図８は従来の方法と本発明によりそれぞれ製造された高電圧トランジスタの降伏電圧の特性を示すグラフであって、横軸は降伏電圧を、縦軸は漏洩電流を示す。
【００２４】
図８を参照すれば、▲１▼は前記図２で説明したＤＤＤ構造トランジスタの降伏電圧の特性を示し、１μＡのドレイン漏洩電流が流れるようになる降伏電圧は 17.75V である。▲２▼は本発明により製造されたトランジスタの降伏電圧の特性を示し、１μＡのドレイン漏洩電流が流れるようになる降伏電圧は 19Vである。したがって、本発明によるトランジスタが従来の方法より増加された降伏電圧を有することがわかる。
【００２５】
【発明の効果】
以上説明したように、本発明によれば、ゲート電極のエッジ部位からセンタ側に第１距離だけ伸長し、ゲート電極の下部の基板表面に形成されたＮ--ソース／ドレイン領域のためソース／ドレイン接合部の空乏層の幅が増加するのでドレイン領域に加えられる電界を減少させうる。また、高電圧が印加されるドレイン領域にのみ前記Ｎ--領域を形成しうるのでレイアウト面積を減少させることができて半導体装置の集積度を増加させうる。
【００２６】
本発明が前記の実施例に限定されず、多くの変形が本発明の技術的な思想内で当分野で通常の知識を持つものにより可能なことは明白である。
【図面の簡単な説明】
【図１】従来の高電圧トランジスタを示す断面図である。
【図２】ＤＤＤ構造を有する従来の高電圧トランジスタを示す断面図である。
【図３】本発明の一実施例による高電圧トランジスタの平面図である。
【図４】本発明の一実施例による高電圧トランジスタの製造方法を示すもので、図３のａ−ａ′線断面図である。
【図５】本発明の一実施例による高電圧トランジスタの製造方法を示すもので、図３のａ−ａ′線断面図である。
【図６】本発明の他の実施例による高電圧トランジスタの平面図である。
【図７】本発明の他の実施例による高電圧トランジスタの製造方法を示すもので、図６のｃ−ｃ′線断面図である。
【図８】従来の方法と本発明によりそれぞれ製造された高電圧トランジスタの降伏電圧を示す特性図である。
【符号の説明】
１ 半導体基板
２ ゲート酸化膜
３ ゲート電極
１０ 半導体基板
１１ ゲート酸化膜
１２ ゲート電極
５０ 半導体基板
５１ スレショルド電圧調節不純物領域（第１不純物領域）
５２ ゲート酸化膜
５３ Ｎ--ソース／ドレイン領域（第３不純物領域）
５４ ゲート電極
５６、５６′ Ｎ- ソース／ドレイン領域（第２不純物領域）
６０、６０′ Ｎ+ ソース／ドレイン領域（第４不純物領域）
５８ 絶縁スペーサ
７０ 半導体基板
７１ 不純物領域（第１不純物領域）
７２ ゲート酸化膜
７３ Ｎ--領域（第４不純物領域）
７４ ゲート電極
７６ Ｎ- 領域（第５不純物領域）
７７ Ｎ- ソース領域（第２不純物領域）
７７′ Ｎ- ドレイン領域（第３不純物領域）
７８ 絶縁スペーサ
８０ Ｎ+ 型ソース／ドレイン領域（第６不純物領域）
８０′ ドレイン領域（第７不純物領域）
Claims (27)
- 第１導電型の半導体基板と、
前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の側壁に形成された絶縁スペーサと、
前記ゲート電極の下部の基板表面に形成され第１不純物濃度を有する第１導電型の第１不純物領域と、
前記第１不純物領域の一端に接触して形成され前記第１不純物濃度より高い第２不純物濃度を有する前記第１導電型とは反対の第２導電型の第２不純物領域と、
前記第１不純物領域の他端方向に形成され前記第２不純物濃度より高い第３不純物濃度を有する前記第２導電型の第３不純物領域と、
前記第１不純物領域と第３不純物領域との間に前記第１不純物領域の他端に接触して形成され、前記第２不純物濃度より低い第４不純物濃度を有する第２導電型の第４不純物領域と、
前記第３不純物領域を含みその接合部が前記第３不純物領域の下に形成され、前記第４不純物領域に接し前記第２不純物濃度を有する第２導電型の第５不純物領域と、
前記絶縁スペーサに整列されその接合部が前記第２不純物領域に接触し、前記第２不純物濃度より高い第５不純物濃度を有する第２導電型の第６不純物領域と、
前記絶縁スペーサに整列されその接合部が前記第３不純物領域に接触し、前記第５不純物濃度を有する第２導電型の第７不純物領域とを具備することを特徴とするＭＯＳトランジスタ。 - 前記第４不純物領域は、前記ゲート電極のエッジからそのセンタ側に伸長した0.2〜1.0μmの幅を有することを特徴とする請求項１記載のＭＯＳトランジスタ。
- 前記絶縁スペーサは、前記第６不純物領域に接触しない部分の前記第２不純物領域の所定の上部表面と、前記第７不純物領域に接触しない部分の前記第３不純物領域の所定の上部表面とを覆うように形成されたことを特徴とする請求項１記載のＭＯＳトランジスタ。
- 前記第１導電型はＰ型であり、前記第２導電型はＮ型であることを特徴とする請求項１記載のＭＯＳトランジスタ。
- 前記第２ないし第５不純物領域の不純物は燐であり、前記第６および第７不純物領域の不純物は砒素であることを特徴とする請求項４記載のＭＯＳトランジスタ。
- 前記第４および第５不純物領域の不純物は燐であり、前記第２、第３、第６および第７不純物領域の不純物は砒素であることを特徴とする請求項４記載のＭＯＳトランジスタ。
- 前記第１導電型はＮ型であり、前記第２導電型はＰ型であることを特徴とする請求項１記載のＭＯＳトランジスタ。
- 前記第２ないし第５不純物領域の不純物は燐であり、前記第６および第７不純物領域の不純物は砒素であることを特徴とする請求項１記載のＭＯＳトランジスタ。
- 前記第４および第５不純物領域の不純物は燐であり、前記第２、第３、第６および第７不純物領域の不純物は砒素であることを特徴とする請求項１記載のＭＯＳトランジスタ。
- 第１導電型の半導体基板に第１導電型の第１不純物イオンを注入して前記基板の表面に第１不純物濃度の第１不純物領域を形成する段階と、
前記基板上にゲート絶縁膜およびゲート電極を順に形成する段階と、
前記ゲート絶縁膜および前記ゲート電極が形成された結果物に前記第１導電型とは反対の第２導電型の第２不純物イオンを注入することにより、前記基板に第２不純物濃度を有する第２不純物領域および前記第２不純物濃度より高い第３不純物濃度を有する第３不純物領域を形成する段階と、
前記ゲート電極の所定部分と前記第２不純物領域が形成された部分の前記基板を覆い、第３不純物領域が形成された部分の前記基板と前記ゲート電極の他側部分を露出させるフォトレジストパターンを形成する段階と、
前記フォトレジストパターンが形成された結果物に第２導電型の第３不純物イオンを注入することにより、前記ゲート電極の下部の基板表面に前記第３不純物領域周りの前記ゲート電極のエッジから前記ゲート電極のセンタ側に第１距離だけ伸長した幅を有し前記第２不純物濃度より低い第４不純物濃度を有する第４不純物領域を形成すると同時に、前記第３不純物領域を含みその接合部が前記第３不純物領域の下に形成され前記第４不純物領域と接触し前記第２不純物濃度を有する第５不純物領域を形成する段階と、
前記フォトレジストパターンを取除く段階と、
前記ゲート電極の側壁に絶縁スペーサを形成する段階と、
前記絶縁スペーサが形成された結果物に第２導電型の第４不純物イオンを注入することにより、前記第２不純物濃度より高い第５不純物濃度を有する第６不純物領域および第７不純物領域を形成する段階とを具備することを特徴とするＭＯＳトランジスタの製造方法。 - 前記第４不純物領域の第３不純物濃度は前記第１不純物領域の第１不純物濃度より高いことを特徴とする請求項１０記載のＭＯＳトランジスタの製造方法。
- 前記第１距離は0.2〜1.0μmであることを特徴とする請求項１０記載のＭＯＳトランジスタ方法。
- 前記第１導電型はＰ型であり、前記第２導電型はＮ型であることを特徴とする請求項１０記載のＭＯＳトランジスタの製造方法。
- 前記第２不純物イオンおよび前記第３不純物イオンは燐であり、前記第４不純物イオンは砒素であることを特徴とする請求項１３記載のＭＯＳトランジスタの製造方法。
- 前記第３不純物イオンは燐であり、前記第２不純物イオンおよび前記第４不純物イオンは砒素であることを特徴とする請求項１３記載のＭＯＳトランジスタの製造方法。
- 前記第１導電型はＮ型であり、前記第２導電型はＰ型であることを特徴とする請求項１０記載のＭＯＳトランジスタの製造方法。
- 前記第２不純物イオンおよび前記第３不純物イオンは燐であり、前記第４不純物イオンは砒素であることを特徴とする請求項１０記載のＭＯＳトランジスタの製造方法。
- 前記第３不純物イオンは燐であり、前記第２不純物イオンおよび前記第４不純物イオンは砒素であることを特徴とする請求項１０記載のＭＯＳトランジスタの製造方法。
- 第１導電型の半導体基板と、
前記半導体基板の所定部分に形成され第１不純物濃度を有する第１導電型の第１不純物領域と、
前記第１不純物領域の一端と接触し前記第１不純物濃度より高い第２不純物濃度を有し、前記第１導電型とは反対の第２導電型の第２不純物領域と、
前記第１不純物領域の他端方向に形成され前記第２不純物濃度より高い第３不純物濃度を有する前記第２導電型の第３不純物領域と、
前記第１不純物領域と第３不純物領域との間に前記第１不純物領域の他端と接触して形成され、前記第２不純物濃度より低い第４不純物濃度を有する第２導電型の第４不純物領域と、
前記第３不純物領域を含み、その接合部が前記第３不純物領域の下に形成されて前記第４不純物領域と接触し、前記第２不純物濃度を有する第２導電型の第５不純物領域と、
接合部が前記第２不純物領域と接触し前記第２不純物濃度より高い第５不純物濃度を有する第２導電型の第６不純物領域と、
接合部が前記第３不純物領域と接触し前記第５不純物濃度を有する第２導電型の第７不純物領域とを具備することを特徴とするＭＯＳトランジスタ。 - 前記第４不純物領域の幅が0.2〜1.0μmであることを特徴とする請求項１９記載のＭＯＳトランジスタ。
- 前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の側壁に形成され前記第６不純物領域と接触しない部分の前記第２不純物領域の所定の上部表面と、前記第７不純物領域と接触しない部分の前記第３不純物領域の所定の上部表面とを覆うように形成されたスペーサとをさらに有することを特徴とする請求項１９記載のＭＯＳトランジスタ。 - 第１導電型の半導体基板に第１導電型の第１不純物イオンを注入して、前記基板の表面に第１不純物濃度の第１不純物領域を形成する段階と、
前記第１導電型とは反対の第２導電型の第２不純物イオンを注入して、前記基板に第２不純物濃度を有し前記第１不純物領域の一端と接触する第２不純物領域を形成すると同時に前記第１不純物領域の他端と第１距離だけ離隔されて形成され前記第２不純物濃度より高い第３不純物濃度を有する第３不純物領域を形成する段階と、
第２導電型の第３不純物イオンを注入することにより、前記第１不純物領域と第３不純物領域との間に形成されてこれらと接触し前記第１距離に相当する幅を有し前記第２不純物濃度より低い第４不純物濃度を有する第４不純物領域を形成すると同時に、前記第３不純物領域を含みその接合部が前記第３不純物領域の下に形成され前記第４不純物領域と接触し前記第２不純物濃度を有する第５不純物領域を形成する段階と、
第２導電型の第４不純物イオンを注入して、前記第２不純物濃度より高い第５不純物濃度を有する前記第１不純物領域内に第６不純物領域を形成し前記第２不純物領域内に第７不純物領域を形成する段階とをさらに具備することを特徴とするＭＯＳトランジスタの製造方法。 - 前記第４不純物領域の第３不純物濃度は前記第１不純物領域の第１不純物濃度より高いことを特徴とする請求項２２記載のＭＯＳトランジスタ製造方法。
- 前記第１距離は0.2〜1.0μmであることを特徴とする請求項２２記載のＭＯＳトランジスタの製造方法。
- 前記第４不純物領域および前記第５不純物領域は、前記基板上に形成された前記ゲート電極の所定部分と前記第２不純物領域が形成された部分の前記基板を覆うように形成し、第３不純物領域が形成された部分の前記基板と前記ゲート電極の所定部分を露出させるフォトレジストパターンを形成する段階と、
前記基板に前記第２不純物イオンを注入する段階により形成されることを特徴とする請求項２２記載のＭＯＳトランジスタの製造方法。 - 前記ゲート電極の露出された部分の幅が前記第４不純物領域の幅になることを特徴とする請求項２５記載のＭＯＳトランジスタの製造方法。
- 前記第６不純物領域および前記第７不純物領域は、前記基板上にゲート絶縁膜およびゲート電極を順に形成する段階と、前記ゲート電極の側壁に形成された絶縁スペーサを形成する段階と、前記ゲート電極および絶縁スペーサをマスクとして利用して前記第４不純物イオンを注入する段階により形成されることを特徴とする請求項２２記載のＭＯＳトランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940010668A KR100189964B1 (ko) | 1994-05-16 | 1994-05-16 | 고전압 트랜지스터 및 그 제조방법 |
| KR1994P10668 | 1994-05-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0846196A JPH0846196A (ja) | 1996-02-16 |
| JP4009331B2 true JP4009331B2 (ja) | 2007-11-14 |
Family
ID=19383164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11602495A Expired - Lifetime JP4009331B2 (ja) | 1994-05-16 | 1995-05-15 | Ｍｏｓトランジスタおよびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5567965A (ja) |
| EP (1) | EP0683531B1 (ja) |
| JP (1) | JP4009331B2 (ja) |
| KR (1) | KR100189964B1 (ja) |
| DE (1) | DE69508302T2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5770880A (en) * | 1996-09-03 | 1998-06-23 | Harris Corporation | P-collector H.V. PMOS switch VT adjusted source/drain |
| KR100205320B1 (ko) * | 1996-10-25 | 1999-07-01 | 구본준 | 모스펫 및 그 제조방법 |
| US5793090A (en) * | 1997-01-10 | 1998-08-11 | Advanced Micro Devices, Inc. | Integrated circuit having multiple LDD and/or source/drain implant steps to enhance circuit performance |
| US6670103B2 (en) * | 2000-11-17 | 2003-12-30 | Macronix International Co., Ltd. | Method for forming lightly doped diffusion regions |
| JP4408679B2 (ja) * | 2003-10-09 | 2010-02-03 | 三洋電機株式会社 | 半導体装置の製造方法 |
| US7196375B2 (en) * | 2004-03-16 | 2007-03-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | High-voltage MOS transistor |
| US7525150B2 (en) * | 2004-04-07 | 2009-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | High voltage double diffused drain MOS transistor with medium operation voltage |
| KR100669858B1 (ko) * | 2005-05-13 | 2007-01-16 | 삼성전자주식회사 | 고전압 반도체 장치 및 그 제조 방법 |
| KR20100036033A (ko) * | 2008-09-29 | 2010-04-07 | 크로스텍 캐피탈, 엘엘씨 | 트랜지스터, 이를 구비한 이미지 센서 및 그의 제조방법 |
| US8253198B2 (en) | 2009-07-30 | 2012-08-28 | Micron Technology | Devices for shielding a signal line over an active region |
| JP2011210901A (ja) * | 2010-03-29 | 2011-10-20 | Seiko Instruments Inc | デプレッション型ｍｏｓトランジスタ |
| CN102446763B (zh) * | 2010-10-13 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其制作方法 |
| CN110660852A (zh) * | 2018-06-29 | 2020-01-07 | 立锜科技股份有限公司 | 金属氧化物半导体元件及其制造方法 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5368581A (en) | 1976-12-01 | 1978-06-19 | Hitachi Ltd | Semiconductor device |
| JPS5645076A (en) * | 1979-09-21 | 1981-04-24 | Hitachi Ltd | Manufacturing of power mis field effect semiconductor device |
| JPS60133756A (ja) * | 1983-12-21 | 1985-07-16 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPS60136376A (ja) * | 1983-12-26 | 1985-07-19 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS60177677A (ja) * | 1984-02-23 | 1985-09-11 | Seiko Epson Corp | 半導体装置 |
| JPS61214473A (ja) * | 1985-03-19 | 1986-09-24 | Sony Corp | 電界効果型トランジスタ |
| GB2190790B (en) * | 1986-05-12 | 1989-12-13 | Plessey Co Plc | Improvements in transistors |
| US4682404A (en) * | 1986-10-23 | 1987-07-28 | Ncr Corporation | MOSFET process using implantation through silicon |
| US4746624A (en) * | 1986-10-31 | 1988-05-24 | Hewlett-Packard Company | Method for making an LDD MOSFET with a shifted buried layer and a blocking region |
| US4728617A (en) * | 1986-11-04 | 1988-03-01 | Intel Corporation | Method of fabricating a MOSFET with graded source and drain regions |
| JPS63119574A (ja) | 1986-11-07 | 1988-05-24 | Toshiba Corp | 半導体装置の製造方法 |
| US4818715A (en) * | 1987-07-09 | 1989-04-04 | Industrial Technology Research Institute | Method of fabricating a LDDFET with self-aligned silicide |
| JPS6484667A (en) * | 1987-09-28 | 1989-03-29 | Toshiba Corp | Insulated-gate transistor |
| US4878100A (en) * | 1988-01-19 | 1989-10-31 | Texas Instruments Incorporated | Triple-implanted drain in transistor made by oxide sidewall-spacer method |
| JPH01278074A (ja) * | 1988-04-28 | 1989-11-08 | Mitsubishi Electric Corp | Ｍｉｓ型トランジスタおよびその製造方法 |
| US5097300A (en) * | 1989-03-28 | 1992-03-17 | Seiko Epson Corporation | Semiconductor device and manufacturing method thereof |
| JPH0316123A (ja) * | 1989-03-29 | 1991-01-24 | Mitsubishi Electric Corp | イオン注入方法およびそれにより製造される半導体装置 |
| JP2781918B2 (ja) * | 1989-04-20 | 1998-07-30 | 三菱電機株式会社 | Ｍｏｓ型半導体装置の製造方法 |
| JP2789109B2 (ja) * | 1989-05-25 | 1998-08-20 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2805646B2 (ja) * | 1989-09-20 | 1998-09-30 | ソニー株式会社 | 半導体装置の製造方法 |
| FR2654258A1 (fr) * | 1989-11-03 | 1991-05-10 | Philips Nv | Procede pour fabriquer un dispositif a transistor mis ayant une electrode de grille en forme de "t" inverse. |
| US5550069A (en) * | 1990-06-23 | 1996-08-27 | El Mos Electronik In Mos Technologie Gmbh | Method for producing a PMOS transistor |
| US5120668A (en) * | 1991-07-10 | 1992-06-09 | Ibm Corporation | Method of forming an inverse T-gate FET transistor |
| JPH05267327A (ja) * | 1992-03-18 | 1993-10-15 | Fujitsu Ltd | Ｍｉｓｆｅｔ及びその製造方法 |
| US5292676A (en) * | 1992-07-29 | 1994-03-08 | Micron Semiconductor, Inc. | Self-aligned low resistance buried contact process |
| KR940022907A (ko) * | 1993-03-31 | 1994-10-21 | 이헌조 | 비대칭 엘디디(ldd) 접합 박막트랜지스터 |
| JP3221766B2 (ja) * | 1993-04-23 | 2001-10-22 | 三菱電機株式会社 | 電界効果トランジスタの製造方法 |
| KR0130376B1 (ko) * | 1994-02-01 | 1998-04-06 | 문정환 | 반도체소자 제조방법 |
| US5604139A (en) * | 1994-02-10 | 1997-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
-
1994
- 1994-05-16 KR KR1019940010668A patent/KR100189964B1/ko not_active Expired - Lifetime
-
1995
- 1995-05-15 JP JP11602495A patent/JP4009331B2/ja not_active Expired - Lifetime
- 1995-05-16 DE DE69508302T patent/DE69508302T2/de not_active Expired - Lifetime
- 1995-05-16 US US08/441,838 patent/US5567965A/en not_active Expired - Lifetime
- 1995-05-16 EP EP95303269A patent/EP0683531B1/en not_active Expired - Lifetime
-
1996
- 1996-03-08 US US08/613,240 patent/US5879995A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69508302T2 (de) | 1999-11-04 |
| JPH0846196A (ja) | 1996-02-16 |
| KR950034822A (ko) | 1995-12-28 |
| EP0683531A3 (en) | 1996-02-28 |
| US5879995A (en) | 1999-03-09 |
| DE69508302D1 (de) | 1999-04-22 |
| EP0683531B1 (en) | 1999-03-17 |
| EP0683531A2 (en) | 1995-11-22 |
| KR100189964B1 (ko) | 1999-06-01 |
| US5567965A (en) | 1996-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4210347B2 (ja) | 高耐圧トランジスタ及びその製造方法 | |
| US6551870B1 (en) | Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer | |
| JP4009331B2 (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| US6194760B1 (en) | Double-diffused MOS transistor and method of fabricating the same | |
| JP2619340B2 (ja) | 半導体素子の高電圧トランジスタ構造及びその製造方法 | |
| KR0180310B1 (ko) | 상보형 모스 트랜지스터 및 그 제조방법 | |
| JP3057436B2 (ja) | 半導体デバイス及びその製造方法 | |
| US5804476A (en) | Method of forming BiCMOS devices having mosfet and bipolar sections therein | |
| JPS58175872A (ja) | 絶縁ゲ−ト電界効果トランジスタ | |
| KR100232197B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2001119019A (ja) | 半導体装置およびその製造方法 | |
| KR100272529B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP5220970B2 (ja) | 高電圧トランジスタの製造方法 | |
| JP3387782B2 (ja) | 半導体装置 | |
| US20050133831A1 (en) | Body contact formation in partially depleted silicon on insulator device | |
| JPS62229977A (ja) | 導電変調型ｍｏｓｆｅｔの製造方法 | |
| JP2002076337A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2741042B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6384162A (ja) | 半導体装置の製造方法 | |
| US20050202635A1 (en) | Method for fabricating vertical transistor | |
| JPH0878685A (ja) | Ｓｏｉ−ｍｏｓｆｅｔとその製造方法 | |
| JP2002057333A (ja) | 半導体装置と及びその製造方法 | |
| JP3148227B2 (ja) | 半導体装置の製造方法 | |
| JP2003115585A (ja) | 半導体装置の製造方法 | |
| JPS62204574A (ja) | 絶縁ゲ−ト型電界効果半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060524 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060824 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060829 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070622 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070806 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070903 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |