JP4210347B2 - 高耐圧トランジスタ及びその製造方法 - Google Patents

高耐圧トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP4210347B2
JP4210347B2 JP04773196A JP4773196A JP4210347B2 JP 4210347 B2 JP4210347 B2 JP 4210347B2 JP 04773196 A JP04773196 A JP 04773196A JP 4773196 A JP4773196 A JP 4773196A JP 4210347 B2 JP4210347 B2 JP 4210347B2
Authority
JP
Japan
Prior art keywords
region
impurity
insulating film
gate insulating
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04773196A
Other languages
English (en)
Other versions
JPH08264788A (ja
Inventor
庸培 崔
建秀 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH08264788A publication Critical patent/JPH08264788A/ja
Application granted granted Critical
Publication of JP4210347B2 publication Critical patent/JP4210347B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に係り、特に高電圧下で動作する不揮発性メモリ装置であるフラッシュメモリやＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory)を構成する高耐圧トランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】
不揮発性メモリを使用する半導体装置の場合、メモリセルの駆動はストレージセルの各ノードに高電圧の信号を印加してフローティングゲートに電子を充電したり放電することによって行われる。一般に高電圧はチップ内部の昇圧回路によって発生される。該昇圧回路は耐圧特性に優れたトランジスタより構成される。昇圧回路により発生された高電圧信号はパルス状であってメモリセルの各ノードに印加されてメモリセルの状態を変える。したがって、セルを駆動させるための電圧は周辺昇圧回路により制限される。一般に昇圧回路を構成するトランジスタは不揮発性メモリセルを動作させるための電圧より高い耐圧特性を持つべきである。
【０００３】
一般に高耐圧用トランジスタを決める要因は次の四つである。
第一に、ゲートとドレイン及びゲートとソース間のゲート絶縁膜の絶縁破壊特性、第二に、ドレインと基板間の絶縁破壊、第三に、ゲート電極とドレイン間の電界集中による絶縁破壊、第四に、ソースとドレイン間のパンチスルーなどである。
【０００４】
ゲート絶縁膜の絶縁破壊電界の強度はほぼ一定なので、ゲート絶縁膜の厚さに比例して絶縁破壊電界強度は強くなる。したがって、高電圧によるゲート絶縁膜の耐圧を高めるためにはゲート絶縁膜を厚くしなければならないが、例えば、５００Åの酸化膜では３０〜５０Ｖの耐圧が得られる。ゲート絶縁膜を厚く形成する場合トランジスタのスレショルド電圧（threshold voltage)が増える。よって、スレショルド電圧を適正な水準に保つためにはチャネル領域に注入される不純物濃度を低くしなければならないが、この場合、パンチスルー特性が弱化される問題がある。
【０００５】
ドレインと基板間の絶縁破壊は基板とドレイン間に形成される空乏層の厚さに比例する。すなわち、空乏層が厚くなるほど絶縁破壊特性は大きくなる。このような空乏層の厚さは基板とドレインに注入された不純物の濃度によって決定される。
【０００６】
ゲート電極とドレイン間の電界集中による絶縁破壊はゲート電極方向のドレイン表面部でｐｎ接合による空乏層の拡散が抑制されることにより発生する。この結果、ドレインとゲート電極間の接合耐圧が低下して接合耐圧より低い電圧で絶縁が破壊される。この場合、ＬＤＤ（Lightly Doped Drain)という不純物濃度の低いドレイン領域を形成し、この部分の接合耐圧を通常のドレイン部より高めてゲート電界の集中を前記ＬＤＤ部分に限定させることにより、表面部分の耐圧低下を防止する方法が一般的である。
【０００７】
ドレイン及びソース間のパンチスルーはドレイン領域に印加される高電圧により空乏層がソース領域まで拡散されることにより発生する。これに対する対策としてはソース及びドレイン間の間隔を広げることである。しかしながら、これはデバイスの占める面積を大きくする結果をもたらし、メモリセルの集積化にも障害となる。その他の対策としてはチャネル部分の不純物濃度を高く形成して空乏層の拡散を抑制することである。
【０００８】
一般に高電圧トランジスタの構造ではｐ型基板上にドナー状の低濃度の燐イオンをソースとドレインに高エネルギーで注入して深層ｎ接合を形成する。かつ、ゲート絶縁膜の厚さは論理回路に用いられる低電圧用トランジスタのゲート絶縁膜より厚く形成される。
【０００９】
しかしながら、深層接合の形成時、チャネル方向への空乏層の拡散によりパンチスルー特性が低下する。のみならず、高濃度の砒素（Ａｓ）イオンの注入された領域を取り囲む低濃度の燐領域によりパンチスルーが発生する。かつ、厚いゲート絶縁膜を使用することによりトランジスタのスレショルド電圧が増え、このスレショルド電圧を適正な水準に保つためにチャネル領域に注入される導電性不純物の濃度を低くする場合、パンチスルー特性が低下する問題がある。
【００１０】
高耐圧トランジスタの難題であるパンチスルーと絶縁破壊特性を改善した従来の技術（参照；米国特許第５０６１６４９号、“FIELD EFFECT TRANSISTOR WITH LIGHTLY DOPED DRAIN STRUCTURE AND METHOD FOR MANUFACTURING THE SAME" ）ではゲート絶縁膜が厚く形成される。そして、適切なスレショルド電圧を得るためにチャネルの不純物濃度を低く形成するが、これはパンチスルー特性を劣化させる。また、絶縁破壊電圧を増やすためにソース及びドレイン領域は低い不純物濃度に深層接合を形成するが、これはチャネルの長さのスケールダウンを困難にする要因となる。
【００１１】
前記従来の技術による高耐圧トランジスタの製造方法は次のとおりである。
図１は従来の技術による高耐圧トランジスタの断面構造図である。具体的に、ｐ型基板に素子分離のためのフィールド酸化膜３が形成されており、前記フィールド酸化膜の下方には基板と同種の不純物よりなるチャネルストップ領域が位置している。スレショルド電圧調整のために基板と同一な形態の不純物をイオン注入してチャネル領域を形成する。前記工程後にゲート絶縁膜５を基板上に厚く形成する。引き続き、前記ゲート絶縁膜５上に多結晶シリコンとシリサイドを順次に形成しパタニング（patterning）してゲート電極７を形成する。次いで、前記ゲート電極７をマスクとして燐（Ｐ）を高エネルギーでイオン注入して低濃度不純物領域９，９ａの深層接合を形成する。前記結果物の全面に絶縁層１１を形成した後、エッチバックを施して前記ゲート電極７のスペーサ１１を形成する。次の工程として前記スペーサ１１をマスクとして高濃度の砒素（Ａｓ）をイオン注入してソース及びドレイン領域に高濃度不純物層１３，１３ａを形成して接触抵抗を低くする。引き続き、前記結果物の全面に層間絶縁膜１５を蒸着しリフロー（reflow）して平坦化する。前記層間絶縁膜１５をパタニングしてソース及びドレイン上にコンタクトホールを形成する。前記コンタクトホールに金属１７を埋め立てて金属電極を形成して高耐圧トランジスタを完成する。
【００１２】
従来の技術による高耐圧トランジスタの製造方法ではゲート絶縁膜を厚く形成し適切なスレショルド電圧を得るためにチャネルの不純物の濃度を低くした。これはパンチスルー特性を劣化させる。また、絶縁破壊電圧を増やすためにソース及びドレイン領域の不純物の濃度を低濃度に保ちながら、深層接合を形成するが、これはチャネルの長さのスケールダウンを困難にする要因となる。
【００１３】
【発明が解決しようとする課題】
本発明の目的は前述した問題点を解消するために相異なる厚さを有するゲート絶縁膜、基板と同一な導電型の不純物として相異なる濃度を有するチャネル領域、非対称な不純物分布を有するソース及びドレイン領域より形成される高耐圧トランジスタを提供することにある。
【００１４】
本発明の他の目的は前記高耐圧トランジスタの製造に適合する高耐圧トランジスタの製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
前記目的を達成するために本発明は、半導体基板と、前記半導体基板に形成され当該半導体基板と同種の不純物で形成されたチャネルストップ不純物領域と、前記チャネルストップ不純物領域上に形成されたフィールド酸化膜と、前記フィールド酸化膜間の活性領域に不均一な不純物濃度を有するチャネル領域と、前記チャネル領域上に前記不純物濃度に応じて膜厚が異なるように段差を有するゲート絶縁膜と、前記ゲート絶縁膜上に形成された段差を有するゲート電極と、前記ゲート電極の側壁に形成されたスペーサと、前記ゲート電極の両側のソース領域およびドレイン領域において、それぞれ前記半導体基板と反対の導電型不純物で形成されており、ゲート側の端部と前記ゲート電極側面の下端部とがオーバーラップするように設けられた第１不純物領域と、前記ドレイン領域において、前記半導体基板と反対の導電型不純物で形成されており、前記第１不純物領域よりも深く形成され、ゲート側の端部と前記ゲート電極側面の下端部とがオーバーラップするように設けられた第２不純物領域と、前記ソース領域およびドレイン領域において、それぞれゲート側の端部が前記ゲート電極の両側下端部から前記スペーサの幅に応じて離間されており、前記第１不純物領域よりも深くかつ第２不純物領域よりも浅く、前記半導体基板と反対の導電型不純物で前記第１不純物領域および第２不純物領域よりも高濃度に形成された第３不純物領域と、前記ゲート電極、前記ソース領域、およびドレイン領域を含む前記基板の全面に形成されており、前記ソース領域および前記ドレイン領域上に位置するコンタクトホールを有する層間絶縁膜と、前記コンタクトホールを埋め立てて形成された金属電極とを具備してなることを特徴とする高耐圧トランジスタを提供する。
【００１６】
前記チャネル領域は前記半導体基板と同一な導電型の不純物をイオン注入して形成された第１チャネル領域と当該第１チャネル領域よりも不純物を高濃度でイオン注入して形成された第２チャネル領域より構成される。そして、前記第１チャネル領域と第２チャネル領域が連なる部分で不純物濃度の段差が生じる。記第２不純物領域は燐（Ｐ）で構成することが望ましく、第３不純物領域は砒素（Ａｓ）で構成することが望ましい。
【００１７】
前記ソース及びドレインで高濃度の第３不純物領域は前記ゲート電極のスペーサの下方を除く第１不純物領域の全体に形成される。前記層間絶縁膜は高温酸化膜（High Temperature Oxide ;以下、ＨＴＯという）又はＢＰＳＧ（Boro-Phospho-Silicate Glass ）のうち選択されたいずれか一つで構成される。
【００１８】
前記他の目的を達成するために本発明は、半導体基板上にパッド酸化膜を形成する段階と、前記パッド酸化膜上に窒化膜とチャネルストップ不純物領域を形成する段階と、前記チャネルストップ不純物領域上にフィールド酸化膜を形成する段階と、前記フィールド酸化膜間の活性領域の一領域に不均一な不純物濃度を有するチャネル領域を形成する段階と、前記チャネル領域に当たる半導体基板上に前記不純物濃度に応じて膜厚が異なるように段差を有するゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に段差を有するゲート電極を形成する段階と、前記ゲート電極をマスクとしてイオン注入することにより、当該ゲート電極の両側のソース領域およびドレイン領域において、それぞれ前記半導体基板と反対の導電型不純物で形成された第１不純物領域を形成する段階と、前記ソース領域およびゲート電極の一側をレジストで覆った状態で、当該レジストおよびゲート電極をマスクとしてイオン注入することにより、前記ドレイン領域において、前記半導体基板と反対の導電型不純物で形成されており、前記第１不純物領域よりも深く形成された第２不純物領域を形成する段階と、前記レジストを取り除いた後、前記ゲート電極の側壁にスペーサを形成する段階と、前記ゲート電極および前記スペーサをマスクとして前記第１不純物領域および第２不純物領域よりも高濃度でイオン注入することにより、前記ソース領域および前記ドレイン領域において、前記第１不純物領域よりも深くかつ第２不純物領域よりも浅く、前記半導体基板と反対の導電型不純物で前記第１不純物領域および第２不純物領域よりも高濃度に形成された第３不純物領域を形成する段階と、前記ゲート電極、前記ソース領域、およびドレイン領域を含む前記基板の全面に層間絶縁膜を形成する段階と、前記ソース領域および前記ドレイン領域上に位置するように前記層間絶縁膜にコンタクトホールを形成する段階と、前記コンタクトホールに金属を埋め立てて金属電極を形成する段階と、を含むことを特徴とする高耐圧トランジスタの製造方法。
【００１９】
前記半導体基板としてはＰ型基板だけでなく、Ｎ型基板を使用しても差し支えない。もちろん、前記不純物はＰ型物質をイオン注入して形成すべきである。前記パッド酸化膜は３００Å程度の厚さに形成する。前記窒化膜は活性領域を限定し、低圧化学気相蒸着（ＬＰＣＶＤ）を用いて１５００Å程度の厚さに形成する。前記チャネルストップ領域を形成するためにフォトレジストは活性領域より一定の間隔（ｄ：通常０．５μｍ）以上にオーバーラップされるようにパタニングすることが望ましい。これにより、前記チャネルストップ領域はフィールド酸化膜の前記バーズビーク（bird′s beak) から一定の間隔離隔して形成される。前記フィールド酸化膜は５０００Å程度に厚く形成することが望ましくチャネルストップ領域が活性領域と一定の距離を保つために望ましい。スレショルド電圧を調整するために前記チャネル領域は基板と同一な導電型の不純物をイオン注入して形成される低濃度の第１チャネル領域と高濃度の第２チャネル領域で形成される。前記ゲート絶縁膜は第２ゲート絶縁膜領域と第１ゲート絶縁膜領域で形成される。かつ、前記第１ゲート絶縁膜領域は第１チャネル領域上に、第２ゲート絶縁膜領域は第２チャネル領域上に形成される。前記深い第２不純物領域は燐（Ｐ）をイオン注入して形成する。また、第３不純物領域は砒素（Ａｓ）をイオン注入して形成する。前記第１不純物領域は半導体基板の全面にボロン（Ｂ）をイオン注入して形成する。
【００２０】
【発明の実施の形態】
以下、本発明の実施例を添付した図面に基づき詳細に説明する。
図２は本発明に使用されるマスクパターンのレイアウト図である。具体的に、Ｐ１はチャネルストップ不純物がイオン注入される領域を限定するマスクを示す。Ｐ３はチャネル領域の不純物濃度を調節するためのマスクであり、ゲート絶縁膜の厚さを調節するためにも使用される。Ｐ５は活性領域を限定するマスクパターンである。Ｐ６はゲート電極を限定するマスクパターンである。前記Ｐ１は前記Ｐ５より適正な間隔（０．５μｍ）以上離隔されるように形成することが望ましい。かつ、前記Ｐ３は前記Ｐ５を半分程度覆うようにパタニングすることが望ましい。
【００２１】
図３は本発明による高耐圧トランジスタの断面構造図である。図３を参照すれば、本発明による高耐圧トランジスタは半導体基板３０上に素子分離のための厚いフィールド酸化膜３８があり、前記フィールド酸化膜３８の下方の基板内には基板と同種の不純物よりなるチャネルストップ領域が位置している。前記チャネルストップ不純物領域は前記フィールド酸化膜３８のバーズビークから一定の間隔ほど離隔されて形成されている。スレショルド電圧を調整するためのチャネル領域は基板と同一な形態の不純物を注入して第１チャネル領域４４ａと第２チャネル領域４２ａより構成される。前記チャネル領域上には第２ゲート絶縁膜領域４２と第１ゲート絶縁膜領域４４が形成されており、前記第１及び第２ゲート絶縁膜領域４４，４２上にはドーピングされた多結晶シリコン層４５とタングステンシリサイド層４６が順次に形成されている。前記ドーピングされた多結晶シリコン層４５とシリサイド層４６は共にゲート電極を構成する。前記ゲート電極の左右には基板の全面に基板と反対の不純物を低濃度にイオン注入して形成された浅いドレイン及びソース領域（第１不純物領域４８，４８ａ）が形成されている。引き続き、前記ドレイン領域には燐（Ｐ）を低濃度にイオン注入して形成された深い第２不純物領域５２が形成されている。そして、前記ソース及びドレイン領域には高濃度の、前記第１不純物領域４８，４８ａより深く、前記第２不純物領域５２よりは浅い第３不純物領域５６，５６ａが形成されている。次いで、前記結果物の全面にはコンタクトホール５７を有する層間絶縁膜５８が形成されており、前記コンタクトホール５７を埋め立てて形成された金属電極６０が前記層間絶縁膜５８上に形成されている。
【００２２】
引き続き、前記のような構造を有する高耐圧トランジスタを形成する方法を図４乃至図１２を参照してさらに詳細に説明する。
【００２３】
図４はチャネルストップ不純物領域を形成する段階を示す。具体的に、半導体基板３０上に約３００Å程度の厚さにパッド酸化膜３２を蒸着する。引き続き、前記パッド酸化膜３２上にＬＯＣＯＳ（Local Oxidation of Silicon）工程を実現するために窒化膜３４をＬＰＣＶＤ方式で約１５００Å程度の厚さに形成する。前記窒化膜３４上にフォトレジスト膜（図示せず）を塗布して活性領域と非活性領域を限定する。前記パタニングされたフォトレジスト膜をマスクとして前記窒化膜３４を蝕刻する。前記フォトレジスト膜を取り除いた後、チャネルストップ不純物領域を形成するために前記窒化膜３４上に一定の間隔（ｄ：０．５μｍ）ほど活性領域をオーバーラップするフォトレジストパターン３６を形成する。これはチャネルストップ不純物領域をフィールド酸化膜のバースビークから一定の間隔離隔して形成させるためである。前記結果物を有する基板上に、注入された不純物と同種のもの、すなわち、ボロン（Ｂ）をイオン注入してチャネルストップ不純物領域を形成する。
【００２４】
図５はフィールド酸化膜形成及びスレショルド電圧調整のための１次不純物をイオン注入する段階を示す。具体的に、図４の前記フォトレジストパターン３６をアッシング（ashing）して取り除く。前記結果物を酸化雰囲気で酸化させると、前記チャネルストップ領域上にフィールド酸化膜３８が約５０００Å程度に厚く形成される。図４の前記フォトレジストパターン３６の一定のオーバーラップ間隔（ｄ）により前記チャネルストップ不純物領域は活性領域からバーズビークほど離隔されて形成される。引き続き、図４の窒化膜３４及び前記パッド酸化膜３２を取り除く。したがって、前記活性領域の半導体基板の表面が露出される。前記活性領域に犠牲酸化膜（図示せず）を薄く成長する。前記犠牲酸化膜の全面にスレショルド電圧を調整するために基板と同種の１次不純物をイオン注入する。前記犠牲酸化膜を湿式蝕刻で取り除いた後、前記活性領域の全面の第１ゲート絶縁膜３９を熱酸化工程で形成する。
【００２５】
図６はスレショルド電圧調整のための２次不純物をイオン注入する段階を示す。具体的に、前記結果物上に前記活性領域の半分を限定するフォトレジストパターン４０を形成する。前記フォトレジストパターン４０が形成されない活性領域に高耐圧トランジスタのスレショルド電圧調整のために前記１次不純物と同種の２次不純物をイオン注入する。引き続き、前記２次不純物のイオン注入された部分の第１ゲート絶縁膜を取り除く。その後、前記フォトレジストパターン４０を取り除く。これにより、相異なる濃度の同一な不純物より構成されるチャネル領域が形成される。
【００２６】
図７は第２ゲート絶縁膜４２を形成する段階を示す。具体的に、図６の結果物を含む基板の全面に第２ゲート絶縁膜４２を第１ゲート絶縁膜と同一な厚さに成長させる。したがって、前記スレショルド電圧を調整するための２次不純物の注入されない部分には前記第１ゲート絶縁膜（図６の３９）と前記第２ゲート絶縁膜４２とで形成された複層の第１ゲート絶縁膜領域４４が形成される。
【００２７】
反面、スレショルド電圧調整のために２次不純物をイオン注入した部分には第２ゲート絶縁膜４２のみで形成される第２ゲート絶縁膜領域が形成される。結果的に活性領域の基板上でゲート絶縁膜領域４２，４４は厚さの差による段差を有する。
【００２８】
図８はゲート電極を形成する段階を示す。具体的に、前記ゲート絶縁膜４２，４４上にドーピングされた多結晶シリコン層４５とシリサイド層４６を形成した後、前記ゲート絶縁膜４２，４４の段差を含むようにパタニングする。前記パタニングされた多結晶シリコン層４５と前記シリサイド層４６はゲート電極を構成する。
【００２９】
結果的に前記ゲート電極は前記ゲート絶縁膜４２，４４の段差に対応する段差を形成する。
【００３０】
図９はソース及びドレインの第１不純物領域を形成する段階を示す。具体的に、本発明による高耐圧トランジスタのソース及びドレインが形成される領域に燐（Ｐ）をマスク工程なしにゲート電極４５、４６をマスクとして低エネルギーでイオン注入する。この結果、ソース及びドレイン領域にｎ−より構成される低濃度の浅い第１不純物領域４８，４８ａが形成される。
【００３１】
図１０はドレイン領域に第２不純物領域を形成する段階を示す。具体的に、前記図９の結果物上に前記ソース領域の全部と前記ゲート電極の半分程度を覆うフォトレジストパターン５０を形成する。そして、フォトレジストパターン５０とゲート電極４５、４６とをマスクとして、前記結果物の全面に高エネルギーを有する導電性不純物、すなわち、燐（Ｐ）をイオン注入する。引き続き、前記フォトレジストパターン５０を取り除いた後、前記結果物をドライブイン（drive-in)する。この結果、前記不純物は活性化される。これにより、ドレイン領域に深層ｎ接合層である第２不純物領域５２が形成される。
【００３２】
図１１はスペーサ形成及びソースとドレイン領域の接触抵抗を低くするためにイオンを注入する段階を示す。具体的に、図９の結果物上にＨＴＯをＣＶＤ方式で形成する。次いで、前記ＨＴＯをエッチバックしてゲート電極４５，４６の側壁にスペーサ５４を形成する。次の工程として前記ゲート電極４５、４６および前記スペーサ５４をマスクとしてソース及びドレイン領域上に砒素（Ａｓ）不純物を高濃度にイオン注入する。この結果、前記第１不純物領域より深く、前記第２不純物領域よりは浅いｎ+ より構成される第３不純物領域５６，５６ａが形成される。よって、ソース及びドレイン領域の接触抵抗を低くすることができ、最終的にソース及びドレインの不純物領域が完成される。ここで、前記砒素イオンは大きい質量を有しているので、拡散距離が短くなる。よって、注入前に該当領域の絶縁膜を完全に取り除く必要がある。
【００３３】
図１２は層間絶縁膜及び金属電極を形成する段階を示す。具体的に、図１１の結果物上に層間絶縁膜５８を蒸着した後、リフロー工程を経て平坦化する。前記層間絶縁膜５８をパタニングしてソース及びドレイン上にコンタクトホール５７を形成する。前記層間絶縁膜５８及びコンタクトホール５７上に金属膜を蒸着しパタニングしてソース及びドレインの金属電極６０を形成する。このようにして最終の高耐圧トランジスタが完成される。前記層間絶縁膜５８としてはＨＴＯやＢＰＳＧのうち選択されたいずれか一つを使用して形成する。
【００３４】
本発明は前記の実施例に限定されず、多くの変形が本発明の技術的な思想の範囲内において通常の知識を持つ者により可能であることは明白である。
【００３５】
【発明の効果】
以上、本発明によれば、チャネル領域が基板と同種の不純物を濃度を変えて形成される第１チャネル領域４４ａ（この領域は前記第１及び第２ゲート絶縁膜の複層で形成された厚いゲート絶縁膜領域４４の下方に形成されてゲート絶縁膜の厚さによるスレショルド電圧の増加を適切に低くする）と第２チャネル領域４２ａ（この領域は前記第２絶縁層領域４２の薄さによるスレショルド電圧の低下を補償する）とで構成されているので、高耐圧トランジスタのスレショルド電圧を適正な水準に保つことができる。また、前記チャネル領域の非対称的な不純物の分布と共にソース及びドレインの接合構造も非対称的に形成したので、パンチスルー特性を同時に向上させることができる。さらに、第３不純物領域は第２不純物領域に完全に含まれるので、絶縁破壊電圧を増やすことができる。
【図面の簡単な説明】
【図１】従来の技術による高耐圧トランジスタの断面構造図である。
【図２】本発明に使用されるマスクパターンを示すレイアウト図である。
【図３】本発明による高耐圧トランジスタの断面構造図である。
【図４】本発明による高耐圧トランジスタ及びその製造方法を段階別に示した、図２のＡ−Ａ′線に沿う断面図である。
【図５】本発明による高耐圧トランジスタ及びその製造方法を段階別に示した、図２のＡ−Ａ′線に沿う図面である。
【図６】本発明による高耐圧トランジスタ及びその製造方法を段階別に示した、図２のＡ−Ａ′線に沿う図面である。
【図７】本発明による高耐圧トランジスタ及びその製造方法を段階別に示した、図２のＡ−Ａ′線に沿う図面である。
【図８】本発明による高耐圧トランジスタ及びその製造方法を段階別に示した、図２のＡ−Ａ′線に沿う図面である。
【図９】本発明による高耐圧トランジスタ及びその製造方法を段階別に示した、図２のＡ−Ａ′線に沿う図面である。
【図１０】本発明による高耐圧トランジスタ及びその製造方法を段階別に示した、図２のＡ−Ａ′線に沿う図面である。
【図１１】本発明による高耐圧トランジスタ及びその製造方法を段階別に示した、図２のＡ−Ａ′線に沿う図面である。
【図１２】本発明による高耐圧トランジスタ及びその製造方法を段階別に示した、図２のＡ−Ａ′線に沿う図面である。
【符号の説明】
３０…半導体基板
３８…フィールド酸化膜
４２…第２ゲート絶縁膜領域
４２ａ…第２チャネル領域
４４…第１ゲート絶縁膜領域
４４ａ…第１チャネル領域
４５…多結晶シリコン層
４６…タングステンシリサイド層
４８、４８ａ…第１不純物領域
５２…第２不純物領域
５６、５６ａ…第３不純物領域
５７…コンタクトホール
５８…層間絶縁膜
６０…金属電極

Claims (12)

  1. 半導体基板と、
    前記半導体基板に形成され当該半導体基板と同種の不純物で形成されたチャネルストップ不純物領域と、
    前記チャネルストップ不純物領域上に形成されたフィールド酸化膜と、
    前記フィールド酸化膜間の活性領域に不均一な不純物濃度を有するチャネル領域と、
    前記チャネル領域上に前記不純物濃度に応じて膜厚が異なるように段差を有するゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された段差を有するゲート電極と、
    前記ゲート電極の側壁に形成されたスペーサと、
    前記ゲート電極の両側のソース領域およびドレイン領域において、それぞれ前記半導体基板と反対の導電型不純物で形成されており、ゲート側の端部と前記ゲート電極側面の下端部とがオーバーラップするように設けられた第１不純物領域と、
    前記ドレイン領域において、前記半導体基板と反対の導電型不純物で形成されており、前記第１不純物領域よりも深く形成され、ゲート側の端部と前記ゲート電極側面の下端部とがオーバーラップするように設けられた第２不純物領域と、
    前記ソース領域およびドレイン領域において、それぞれゲート側の端部が前記ゲート電極の両側下端部から前記スペーサの幅に応じて離間されており、前記第１不純物領域よりも深くかつ第２不純物領域よりも浅く、前記半導体基板と反対の導電型不純物で前記第１不純物領域および第２不純物領域よりも高濃度に形成された第３不純物領域と、
    前記ゲート電極、前記ソース領域、およびドレイン領域を含む前記基板の全面に形成されており、前記ソース領域および前記ドレイン領域上に位置するコンタクトホールを有する層間絶縁膜と、
    前記コンタクトホールを埋め立てて形成された金属電極とを具備してなることを特徴とする高耐圧トランジスタ。
  2. 前記チャネル領域は前記半導体基板と同一な導電型の不純物をイオン注入して形成された第１チャネル領域と当該第１チャネル領域よりも不純物を高濃度でイオン注入して形成された第２チャネル領域より構成されることを特徴とする請求項１に記載の高耐圧トランジスタ。
  3. 前記ドレイン領域における前記第１不純物領域および第２不純物領域は前記第１チャネル領域と隣接しており、前記ソース領域における前記第１不純物領域は第２チャネル領域と隣接して形成されることを特徴とする請求項２に記載の高耐圧トランジスタ。
  4. 前記ゲート絶縁膜は、第１ゲート絶縁膜領域と当該第１ゲート絶縁膜よりも薄い第２ゲート絶縁膜領域とより構成されることを特徴とする請求項１に記載の高耐圧トランジスタ。
  5. 前記ゲート絶縁膜は、第１ゲート絶縁膜領域と当該第１ゲート絶縁膜よりも膜厚が薄い第２ゲート絶縁膜領域とより構成されており、
    前記第１チャネル領域上に前記第１ゲート絶縁膜領域が形成され、前記第２チャネル領域上に前記第２ゲート絶縁膜領域が形成されることを特徴とする請求項２に記載の高耐圧トランジスタ。
  6. 前記ドレイン領域においては、前記第３不純物領域は前記第２不純物領域内に形成されることを特徴とする請求項１に記載の高耐圧トランジスタ。
  7. 半導体基板上にパッド酸化膜を形成する段階と、
    前記パッド酸化膜上に窒化膜とチャネルストップ不純物領域を形成する段階と、
    前記チャネルストップ不純物領域上にフィールド酸化膜を形成する段階と、
    前記フィールド酸化膜間の活性領域の一領域に不均一な不純物濃度を有するチャネル領域を形成する段階と、
    前記チャネル領域に当たる半導体基板上に前記不純物濃度に応じて膜厚が異なるように段差を有するゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上に段差を有するゲート電極を形成する段階と、
    前記ゲート電極をマスクとしてイオン注入することにより、当該ゲート電極の両側のソース領域およびドレイン領域において、それぞれ前記半導体基板と反対の導電型不純物で形成された第１不純物領域を形成する段階と、
    前記ソース領域およびゲート電極の一側をレジストで覆った状態で、当該レジストおよびゲート電極をマスクとしてイオン注入することにより、前記ドレイン領域において、前記半導体基板と反対の導電型不純物で形成されており、前記第１不純物領域よりも深く形成された第２不純物領域を形成する段階と、
    前記レジストを取り除いた後、前記ゲート電極の側壁にスペーサを形成する段階と、
    前記ゲート電極および前記スペーサをマスクとして前記第１不純物領域および第２不純物領域よりも高濃度でイオン注入することにより、前記ソース領域および前記ドレイン領域において、前記第１不純物領域よりも深くかつ第２不純物領域よりも浅く、前記半導体基板と反対の導電型不純物で前記第１不純物領域および第２不純物領域よりも高濃度に形成された第３不純物領域を形成する段階と、
    前記ゲート電極、前記ソース領域、およびドレイン領域を含む前記基板の全面に層間絶縁膜を形成する段階と、
    前記ソース領域および前記ドレイン領域上に位置するように前記層間絶縁膜にコンタクトホールを形成する段階と、
    前記コンタクトホールに金属を埋め立てて金属電極を形成する段階と、を含むことを特徴とする高耐圧トランジスタの製造方法。
  8. 前記チャネル領域は前記半導体基板と同一な導電型の不純物をイオン注入して形成された第１チャネル領域と当該第１チャネル領域よりも不純物を高濃度でイオン注入して形成された第２チャネル領域より構成されることを特徴とする請求項７に記載の高耐圧トランジスタの製造方法。
  9. 前記ドレイン領域における前記第１不純物領域および第２不純物領域は前記第１チャネル領域と隣接して形成され、前記ソース領域における前記第１不純物領域は前記第２チャネル領域と隣接して形成されることを特徴とする請求項８に記載の高耐圧トランジスタの製造方法。
  10. 前記ゲート絶縁膜は、第１ゲート絶縁膜領域と当該第１ゲート絶縁膜よりも膜厚が薄い第２ゲート絶縁膜領域とで形成されることを特徴とする請求項７に記載の高耐圧トランジスタの製造方法。
  11. 前記ゲート絶縁膜は、第１ゲート絶縁膜領域と当該第１ゲート絶縁膜よりも膜厚が薄い第２ゲート絶縁膜領域とで形成され、
    前記第１チャネル領域上には前記第１ゲート絶縁膜領域を形成し、前記第２チャネル領域上には前記第２ゲート絶縁膜領域を形成することを特徴とする請求項８に記載の高耐圧トランジスタの製造方法。
  12. 前記ドレイン領域においては、前記第３不純物領域は前記第２不純物領域内に形成されることを特徴とする請求項７に記載の高耐圧トランジスタの製造方法。
JP04773196A 1995-03-13 1996-03-05 高耐圧トランジスタ及びその製造方法 Expired - Fee Related JP4210347B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950005145A KR0161398B1 (ko) 1995-03-13 1995-03-13 고내압 트랜지스터 및 그 제조방법
KR95P5145 1995-03-13

Publications (2)

Publication Number Publication Date
JPH08264788A JPH08264788A (ja) 1996-10-11
JP4210347B2 true JP4210347B2 (ja) 2009-01-14

Family

ID=19409697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04773196A Expired - Fee Related JP4210347B2 (ja) 1995-03-13 1996-03-05 高耐圧トランジスタ及びその製造方法

Country Status (3)

Country Link
US (2) US5801416A (ja)
JP (1) JP4210347B2 (ja)
KR (1) KR0161398B1 (ja)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0145058B1 (ko) * 1994-12-31 1998-07-01 김광호 스태틱 랜덤 억세스 메모리 소자 및 제조방법
US5589414A (en) * 1995-06-23 1996-12-31 Taiwan Semiconductor Manufacturing Company Ltd. Method of making mask ROM with two layer gate electrode
US5741737A (en) * 1996-06-27 1998-04-21 Cypress Semiconductor Corporation MOS transistor with ramped gate oxide thickness and method for making same
KR100197539B1 (ko) * 1996-06-29 1999-06-15 김영환 고전압 반도체 소자 및 그의 제조방법
JP4014676B2 (ja) 1996-08-13 2007-11-28 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP3634086B2 (ja) 1996-08-13 2005-03-30 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置の作製方法
US6703671B1 (en) * 1996-08-23 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Insulated gate semiconductor device and method of manufacturing the same
JP4059939B2 (ja) * 1996-08-23 2008-03-12 株式会社半導体エネルギー研究所 パワーｍｏｓデバイス及びその作製方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
KR100500033B1 (ko) 1996-10-15 2005-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR100223915B1 (ko) * 1996-10-22 1999-10-15 구본준 반도체 소자의 구조 및 제조방법
JP3353875B2 (ja) * 1997-01-20 2002-12-03 シャープ株式会社 Ｓｏｉ・ｍｏｓ電界効果トランジスタ
JP3036456B2 (ja) * 1997-02-07 2000-04-24 日本電気株式会社 半導体記憶装置及びその製造方法
JP3635843B2 (ja) 1997-02-25 2005-04-06 東京エレクトロン株式会社 膜積層構造及びその形成方法
JPH10270578A (ja) * 1997-03-27 1998-10-09 Seiko Instr Inc 半導体装置及びその製造方法
US6586806B1 (en) * 1997-06-20 2003-07-01 Cypress Semiconductor Corporation Method and structure for a single-sided non-self-aligned transistor
JP4104701B2 (ja) 1997-06-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置
US6121666A (en) * 1997-06-27 2000-09-19 Sun Microsystems, Inc. Split gate oxide asymmetric MOS devices
KR100236098B1 (ko) 1997-09-06 1999-12-15 김영환 반도체소자 및 그 제조방법
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
KR19990060853A (ko) * 1997-12-31 1999-07-26 김영환 반도체 소자의 트랜지스터 형성 방법
JP4236722B2 (ja) * 1998-02-05 2009-03-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW382801B (en) * 1998-02-25 2000-02-21 Mosel Vitelic Inc Method of forming two transistors having different threshold voltage in integrated circuit
US6077749A (en) * 1998-03-03 2000-06-20 Advanced Micro Devices, Inc. Method of making dual channel gate oxide thickness for MOSFET transistor design
US6548359B1 (en) * 1998-08-04 2003-04-15 Texas Instruments Incorporated Asymmetrical devices for short gate length performance with disposable sidewall
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US7141821B1 (en) 1998-11-10 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity gradient in the impurity regions and method of manufacture
US6277679B1 (en) 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
US6441431B1 (en) * 1998-12-04 2002-08-27 Texas Instruments Incorporated Lateral double diffused metal oxide semiconductor device
US6524895B2 (en) 1998-12-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6384457B2 (en) * 1999-05-03 2002-05-07 Intel Corporation Asymmetric MOSFET devices
JP3650281B2 (ja) * 1999-05-07 2005-05-18 セイコーインスツル株式会社 半導体装置
US6501131B1 (en) * 1999-07-22 2002-12-31 International Business Machines Corporation Transistors having independently adjustable parameters
US6534335B1 (en) 1999-07-22 2003-03-18 Micron Technology, Inc. Optimized low leakage diodes, including photodiodes
JP4484984B2 (ja) * 1999-07-30 2010-06-16 富士通マイクロエレクトロニクス株式会社 半導体記憶装置の製造方法
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
JP2002050767A (ja) * 2000-08-04 2002-02-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6376343B1 (en) * 2001-02-15 2002-04-23 Advanced Micro Devices, Inc. Reduction of metal silicide/silicon interface roughness by dopant implantation processing
TW480643B (en) * 2001-03-20 2002-03-21 Mosel Vitelic Inc Method for detecting metal on silicon chip by implantation of arsenic ions
JP2002299609A (ja) * 2001-03-29 2002-10-11 Nec Corp 半導体装置及びその製造方法
DE10131917A1 (de) * 2001-07-02 2003-01-23 Infineon Technologies Ag Verfahren zur Erzeugung einer stufenförmigen Struktur auf einem Substrat
JP2003060199A (ja) * 2001-08-10 2003-02-28 Sanyo Electric Co Ltd 半導体装置とその製造方法
US6827718B2 (en) 2001-08-14 2004-12-07 Scimed Life Systems, Inc. Method of and apparatus for positioning and maintaining the position of endoscopic instruments
US6465307B1 (en) 2001-11-30 2002-10-15 Texas Instruments Incorporated Method for manufacturing an asymmetric I/O transistor
EP1321985B1 (en) * 2001-12-20 2007-10-24 STMicroelectronics S.r.l. Method of integrating metal oxide semiconductor field effect transistors
US6830966B2 (en) * 2002-06-12 2004-12-14 Chartered Semiconductor Manufacturing Ltd. Fully silicided NMOS device for electrostatic discharge protection
US6849905B2 (en) * 2002-12-23 2005-02-01 Matrix Semiconductor, Inc. Semiconductor device with localized charge storage dielectric and method of making same
US6734491B1 (en) * 2002-12-30 2004-05-11 Texas Instruments Deutschland Gmbh EEPROM with reduced manufacturing complexity
US7078745B2 (en) * 2003-03-05 2006-07-18 Micron Technology, Inc. CMOS imager with enhanced transfer of charge and low voltage operation
JP4439358B2 (ja) * 2003-09-05 2010-03-24 株式会社東芝 電界効果トランジスタ及びその製造方法
US20050074914A1 (en) * 2003-10-06 2005-04-07 Toppoly Optoelectronics Corp. Semiconductor device and method of fabrication the same
KR100552839B1 (ko) 2003-11-05 2006-02-22 동부아남반도체 주식회사 반도체 소자 및 이의 제조 방법
KR101044777B1 (ko) * 2004-03-16 2011-06-27 매그나칩 반도체 유한회사 고전압 반도체 소자 및 그 제조 방법
KR101044778B1 (ko) * 2004-03-19 2011-06-27 매그나칩 반도체 유한회사 비대칭 고전압 트랜지스터 및 그 제조방법
US7525150B2 (en) * 2004-04-07 2009-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage double diffused drain MOS transistor with medium operation voltage
US7019356B2 (en) * 2004-08-02 2006-03-28 Texas Instruments Incorporated Memory device with reduced cell area
DE102004049246A1 (de) * 2004-10-01 2006-04-06 Atmel Germany Gmbh Lateraler DMOS-Transistor und Verfahren zu seiner Herstellung
US20060097292A1 (en) * 2004-10-29 2006-05-11 Kabushiki Kaisha Toshiba Semiconductor device
KR100712989B1 (ko) * 2005-03-14 2007-05-02 주식회사 하이닉스반도체 리세스 채널 및 비대칭접합 구조를 갖는 반도체 소자의제조방법
CN100583453C (zh) * 2005-07-13 2010-01-20 Nxp股份有限公司 Ldmos晶体管
TWI311796B (en) * 2005-11-17 2009-07-01 Ememory Technology Inc Semiconductor device and manufacturing method thereof
US20080246080A1 (en) * 2006-07-28 2008-10-09 Broadcom Corporation Shallow trench isolation (STI) based laterally diffused metal oxide semiconductor (LDMOS)
US7855414B2 (en) * 2006-07-28 2010-12-21 Broadcom Corporation Semiconductor device with increased breakdown voltage
US7812408B1 (en) 2007-10-16 2010-10-12 Altera Corporation Integrated circuits with metal-oxide-semiconductor transistors having enhanced gate depletion layers
JP5239548B2 (ja) * 2008-06-25 2013-07-17 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
US8790981B2 (en) * 2008-08-05 2014-07-29 Texas Instruments Incorporated Low cost high voltage power FET and fabrication
JP4911158B2 (ja) * 2008-10-30 2012-04-04 ソニー株式会社 半導体装置および固体撮像装置
CN101710586B (zh) * 2009-01-09 2011-12-28 深超光电（深圳）有限公司 提高开口率的储存电容及其制作方法
US8203188B2 (en) * 2009-05-22 2012-06-19 Broadcom Corporation Split gate oxides for a laterally diffused metal oxide semiconductor (LDMOS)
CN101908543B (zh) * 2009-06-02 2016-06-22 台湾积体电路制造股份有限公司 集成电路结构
US8274114B2 (en) 2010-01-14 2012-09-25 Broadcom Corporation Semiconductor device having a modified shallow trench isolation (STI) region and a modified well region
US9627524B2 (en) * 2010-03-02 2017-04-18 Richtek Technology Corporation, R.O.C. High voltage metal oxide semiconductor device and method for making same
US8283722B2 (en) 2010-06-14 2012-10-09 Broadcom Corporation Semiconductor device having an enhanced well region
US9123807B2 (en) 2010-12-28 2015-09-01 Broadcom Corporation Reduction of parasitic capacitance in a semiconductor device
JP5839958B2 (ja) * 2010-12-29 2016-01-06 セイコーインスツル株式会社 半導体不揮発性メモリ装置
WO2012120899A1 (ja) * 2011-03-09 2012-09-13 旭化成エレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR20170131787A (ko) * 2016-05-20 2017-11-30 삼성디스플레이 주식회사 박막트랜지스터의 제조방법 및 박막트랜지스터를 채용하는 표시장치
CN106206735B (zh) * 2016-07-19 2019-12-10 上海华虹宏力半导体制造有限公司 Mosfet及其制造方法
US10181468B2 (en) 2016-10-31 2019-01-15 Globalfoundries Inc. Memory cell with asymmetrical transistor, asymmetrical transistor and method of forming
US20180138307A1 (en) * 2016-11-17 2018-05-17 Globalfoundries Inc. Tunnel finfet with self-aligned gate
US10276679B2 (en) * 2017-05-30 2019-04-30 Vanguard International Semiconductor Corporation Semiconductor device and method for manufacturing the same
CN110660852A (zh) * 2018-06-29 2020-01-07 立锜科技股份有限公司 金属氧化物半导体元件及其制造方法
CN109244094A (zh) * 2018-09-06 2019-01-18 德淮半导体有限公司 像素单元及其制造方法、图像传感器以及成像装置
CN109300925A (zh) * 2018-09-06 2019-02-01 德淮半导体有限公司 像素单元及其制造方法、图像传感器以及成像装置
US11257916B2 (en) * 2019-03-14 2022-02-22 Semiconductor Components Industries, Llc Electronic device having multi-thickness gate insulator
US10896962B2 (en) 2019-05-29 2021-01-19 International Business Machines Corporation Asymmetric threshold voltages in semiconductor devices
US11791396B2 (en) 2021-07-09 2023-10-17 International Business Machines Corporation Field effect transistor with multiple gate dielectrics and dual work-functions with precisely controlled gate lengths

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4236167A (en) * 1978-02-06 1980-11-25 Rca Corporation Stepped oxide, high voltage MOS transistor with near intrinsic channel regions of different doping levels
DE3069973D1 (en) * 1979-08-25 1985-02-28 Zaidan Hojin Handotai Kenkyu Insulated-gate field-effect transistor
JPS62229976A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 半導体装置およびその製造方法
KR950000141B1 (ko) * 1990-04-03 1995-01-10 미쓰비시 뎅끼 가부시끼가이샤 반도체 장치 및 그 제조방법
JP2744126B2 (ja) * 1990-10-17 1998-04-28 株式会社東芝 半導体装置
US5401994A (en) * 1991-05-21 1995-03-28 Sharp Kabushiki Kaisha Semiconductor device with a non-uniformly doped channel
JPH05315610A (ja) * 1992-05-11 1993-11-26 Ricoh Co Ltd 半導体装置とその製造方法
US5545575A (en) * 1994-10-24 1996-08-13 Motorola, Inc. Method for manufacturing an insulated gate semiconductor device

Also Published As

Publication number Publication date
KR0161398B1 (ko) 1998-12-01
US5956588A (en) 1999-09-21
JPH08264788A (ja) 1996-10-11
US5801416A (en) 1998-09-01
KR960036041A (ko) 1996-10-28

Similar Documents

Publication Publication Date Title
JP4210347B2 (ja) 高耐圧トランジスタ及びその製造方法
US6153455A (en) Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer
US6815300B2 (en) Method for manufacturing semiconductor device having increased effective channel length
JPH0744275B2 (ja) 高耐圧ｍｏｓ型半導体装置の製造方法
KR100391959B1 (ko) 반도체 장치 및 제조 방법
US5913122A (en) Method of making high breakdown voltage twin well device with source/drain regions widely spaced from FOX regions
JP2619340B2 (ja) 半導体素子の高電圧トランジスタ構造及びその製造方法
US20120049253A1 (en) Semiconductor device and method for fabricating the same
US6008100A (en) Metal-oxide semiconductor field effect transistor device fabrication process
US7071068B2 (en) Transistor and method for fabricating the same
JP5220970B2 (ja) 高電圧トランジスタの製造方法
KR100292939B1 (ko) 반도체장치및그의제조방법
KR100718772B1 (ko) 반도체 소자 제조방법
JPH10163338A (ja) 半導体装置とその製造方法
JPH05326968A (ja) 不揮発性半導体記憶装置及びその製造方法
KR100538100B1 (ko) 고전압 반도체 소자의 제조방법
US7015103B2 (en) Method for fabricating vertical transistor
JPH0888362A (ja) 半導体装置とその製造方法
KR100676194B1 (ko) 씨모스(ｃｍｏｓ) 트랜지스터 제조방법
KR0147649B1 (ko) 불휘발성 반도체 메모리 장치 제조방법
KR100569570B1 (ko) 반도체소자의 모스전계효과 트렌지스터 제조방법
JPH06244415A (ja) 半導体装置およびその製造方法
KR100309645B1 (ko) 반도체장치 및 그 제조방법
KR19980058385A (ko) 반도체 소자 및 그의 제조방법
JP2011181582A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060620

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060919

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060922

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070613

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070618

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070712

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070718

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070813

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070913

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081027

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees