JP5839958B2 - 半導体不揮発性メモリ装置 - Google Patents
半導体不揮発性メモリ装置 Download PDFInfo
- Publication number
- JP5839958B2 JP5839958B2 JP2011254290A JP2011254290A JP5839958B2 JP 5839958 B2 JP5839958 B2 JP 5839958B2 JP 2011254290 A JP2011254290 A JP 2011254290A JP 2011254290 A JP2011254290 A JP 2011254290A JP 5839958 B2 JP5839958 B2 JP 5839958B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- tunnel
- insulating film
- gate electrode
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 60
- 239000012535 impurity Substances 0.000 claims description 26
- 230000000779 depleting effect Effects 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 230000005641 tunneling Effects 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- 239000002131 composite material Substances 0.000 description 12
- 230000005684 electric field Effects 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 230000008878 coupling Effects 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 10
- 238000005859 coupling reaction Methods 0.000 description 10
- 230000014759 maintenance of location Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 230000007547 defect Effects 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000002950 deficient Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007774 longterm Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、電子機器に用いられる電気的書き換え可能な半導体不揮発性メモリ装置に関する。
電気的書き換え可能な半導体不揮発性メモリセル（以下ＥＥＰＲＯＭセルと略す）は、基本的に以下のような構成を有する。即ち、Ｐ型シリコン基板上にチャネル領域を介してＮ型ソース領域とＮ型ドレイン領域が配置され、Ｎ型ドレイン領域上の一部にトンネル領域を設け、約１００Åあるいはそれ以下の薄いシリコン酸化膜あるはシリコン酸化膜とシリコン窒化膜の複合膜などからなるトンネル絶縁膜を介してフローティングゲート電極が形成され、フローティングゲート電極上には薄い絶縁膜からなるコントロール絶縁膜を介してコントロールゲート電極が形成されており、フローティングゲート電極はコントロールゲート電極と強く容量結合している。フローティングゲート電極は周囲から電気的に絶縁されており、その内部に電荷を長期間蓄えておくことができる。
フローティングゲート電極およびコントロールゲート電極は、チャネル領域上に延設されておりチャネル領域のコンダクタンスはフローティングゲート電極の電位によって変化する。したがって、フローティングゲート電極中の電化量を変えることにより情報を不揮発性で記憶することができる。トンネル領域を兼ねたドレイン領域にコントロールゲートに対して約１５Ｖ以上の電位差を与えることにより、トンネル電流を発生させ、フローティングゲートの電子をトンネル領域のトンネル絶縁膜を介してドレイン領域に放出したり、逆にフローティングゲート電極に電子を注入したりすることができる。
このようにして、フローティングゲートの電荷量を変化させて、不揮発性メモリとして機能させる。このようなＥＥＰＲＯＭセルをマトリクス状に多数配置して、メモリアレイを形成し、大容量の不揮発性メモリ半導体装置を得ることもできる。
ここで、特に電子を通過させるトンネル絶縁膜を有するトンネル領域は重要である。一方で数十万回に及ぶ多数回のメモリセル情報の書き換えを可能にし、他方でメモリ情報の数十年にわたる長期保存（電荷の保持）の要求に対して支配的な役目を果たす。
トンネル領域およびトンネル絶縁膜の信頼性改善策として、ドレイン領域と隣接して不純物濃度の異なるトンネル領域を設けて書き換え特性や保持特性を向上させる例も提案されている（例えば、特許文献１参照）。
しかしながら、改善例のようにドレイン領域と別に専用のトンネル領域を設ける半導体装置においては、占有面積が増大し半導体装置のコストアップに繋がるなどの問題点があった。また、書き換え特性や保持特性に顕著に影響を与えるトンネル領域のエッジへの配慮はなされていなかった。そこで、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることを課題とする。
本発明は、上記課題を解決するため、第１導電型の半導体表面領域の表面に、互いに間隔を置いて設けられた第２導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域表面であるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロール絶縁膜を介して容量結合したコントロールゲート電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、前記ドレイン領域内のトンネル領域にはトンネル絶縁膜が設けられており、前記トンネル絶縁膜を介して前記フローティングゲート電極が配置されており、前記ドレイン領域の前記トンネル領域周囲部分は掘り下げられており、掘り下げられた前記ドレイン領域には、空乏化電極絶縁膜を介して、前記トンネル領域の一部を空乏化するための電位を自由に変えることが可能な空乏化電極が配置されている半導体不揮発性メモリ装置を提供する。
電気的書き換え可能な半導体不揮発性メモリ装置の書き換え特性や保持特性に顕著に影響を与えるトンネル領域において、欠陥の生じやすいエッジ部への電界集中の防止、カップリングレシオの増大、不良箇所の除外が可能となり、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。
以下では図面を参考に発明を実施するための様々な形態を実施例に基づいて説明する。
半導体不揮発性メモリ装置の第１の実施例について、図１から図３を参照して説明する。
図１は、半導体不揮発性メモリ装置の実施例を示す模式的断面図である。第１導電型のＰ型のシリコン基板１０１表面に、互いに間隔を置いて第２導電型のＮ型のソース領域２０１とドレイン領域２０２とが設けられ、ソース領域２０１とドレイン領域２０２との間のＰ型のシリコン基板１０１表面であるチャネル形成領域と、ソース領域２０１とドレイン領域２０２とチャネル形成領域の上には、例えばシリコン酸化膜からなる厚さ４００Åのゲート絶縁膜３０１を介してポリシリコンなどからなるフローティングゲート電極５０１が設けられ、フローティングゲート電極５０１上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるコントロール絶縁膜６０１を介して容量結合したポリシリコンなどからなるコントロールゲート電極７０１が形成されている。ここで、ドレイン領域２０２内のトンネル領域８０１の表面は、ドレイン領域２０２の表面よりもドレイン領域２０２内部側へ掘り下げられた位置に来るように設定されており、トンネル領域８０１の表面にはシリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるトンネル絶縁膜４０１が設けられている。
そして、トンネル領域８０１の周囲部分のドレイン領域２０２は掘り下げられており、掘り下げられたドレイン領域２０２には、ゲート絶縁膜３０１よりも膜厚が厚く、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなる空乏化電極絶縁膜３０２を介して、トンネル領域８０１の一部を空乏化するための、電位を自由に変えることが可能なポリシリコンなどからなる空乏化電極９７１が配置されている。
図２は、半導体不揮発性メモリ装置の実施例を示す模式的平面図である。図１に示した実施例を上側から平面的に見た図である。
図２に示すように、空乏化電極９７１は４つに分割されてトンネル領域８０１の周囲に空乏化電極絶縁膜３０２を介して配置されている。図示しないが、４つに分かれた空乏化電極９７１は、それぞれ独立した電圧を印加できるように電気的に接続されており、空乏化電極９７１を所定の電位に設定することにより、空乏化電極９７１側面のトンネル領域８０１を空乏化して空乏層を形成することができ、空乏層は空乏化電極９７１に印加された電圧による電界に応じて、トンネル絶縁膜４０１下面のトンネル領域８０１にも形成される。分割された空乏化電極９７１の印加電圧によって、トンネル絶縁膜４０１下面のトンネル領域８０１に形成された空乏層の幅や深さを自在にコントロールすることができる。図２では、空乏化電極９７１を４つに分割した例を示したが、本発明はこの数に制限されるものではなく、場合によっては、全体を一括した一つの空乏化電極９７１で形成しても良いし、より多くの個数に分割しても良い。
図３は、半導体不揮発性メモリ装置の実施例において、空乏層が形成された状態を示す模式的断面図である。空乏化電極９７１に高い電圧を印加した状態を示したもので、空乏化電極９７１側面のトンネル領域８０１およびドレイン領域２０２には空乏層２５１が形成されている。そして、空乏層２５１は、トンネル絶縁膜４０１の下面にも形成されて、トンネル領域８０１を狭めている。
データ書き換え動作においては、トンネル領域８０１のエッジ部を空乏層２５１がカバーし、フローティングゲート電極５０１とドレイン領域２０２との間に高い電圧をかけた場合にも、トンネル領域８０１のエッジ部ではフローティングゲート電極５０１とドレイン領域２０２との間に大きな電界が印加されずに済み、実質的なトンネル絶縁膜４０１の厚さが増加したものと等価な構造になるため、最もストレスのかかるトンネル領域のエッジ部での電界集中を防止することができ、トンネル絶縁膜４０１の信頼性を向上させ、より多くのデータ書き換え回数やデータ保持時間を達成することができる。
また、空乏化電極９７１を複数配置し、電位をそれぞれ自由に設定することによって、トンネル領域８０１における空乏層２５１の広がりを自由に制御することが可能となり、実質的にトンネル絶縁膜４０１を介してトンネル領域８０１とフローティングゲート電極５０１との間で電子をやり取りするトンネリング領域を狭めたり、任意の位置に設定したりすることができる。これによって、前述のトンネル領域８０１のエッジ部を回避することをはじめとして、トンネリング面積を縮小することによって、フローティングゲート電極５０１とコントロールゲート電極７０１の間の容量と、フローティングゲート電極５０１とドレイン領域２０２の間の容量との比であるカップリングレシオを増大させることが可能となり、データ書き換えに要する印加電圧を減少させることができる。
さらに、トンネル絶縁膜４０１に欠陥などが生じた際には、その部分をトンネリング領域から外すことも可能であり、メモリセルを修復できる機能を備えることにもなる。
図３の例では、トンネル領域８０１の両側方向から空乏化絶縁膜３０２を介して空乏化電極９７１に高い電圧を印加して空乏層２５１を成長させてトンネリング領域を狭めている例を示したが、片側の空乏化電極９７１にのみ高電圧を印加することでトンネル領域８０１の片側方向からのみ空乏層２５１を成長させることも可能である。
このように、所望のカップリングレシオの確保や、トンネル絶縁膜４０１の欠陥部を避けるなどの目的に応じて、必要な位置の空乏化電極９７１に所定の電圧を印加することによって、空乏層２５１を成長させて、トンネリング領域の面積や位置を自由に規定することができる。
また、空乏化電極９７１とフローティングゲート電極５０１とは、ポリシリコンなどの一般的な半導体装置の製造に広く用いられる同一の材料により形成されているため、製造工程が容易である。また空乏化電極９７１とトンネル領域８０１およびドレイン領域２０２との間に形成された空乏化電極絶縁膜３０２の膜厚は、ゲート絶縁膜３０１の膜厚以上としてあるため、空乏化電極９７１とトンネル領域８０１あるいはドレイン領域２０２との間に最大印加電圧となる電圧が印加された場合にも、空乏化電極絶縁膜３０２が破壊したり劣化したりすることなく良好な特性を保つことが出来る。
さらに、トンネル絶縁膜４０１、あるいはコントロール絶縁膜６０１、あるいは空乏化電極絶縁膜３０２の少なくとも一つは、シリコン酸化膜とシリコン窒化膜の複合膜として信頼性を向上させている。
以上説明したとおり、本発明による実施例によれば、電気的書き換え可能な半導体不揮発性メモリ装置における書き換え特性や保持特性に顕著に影響を与えるトンネル領域８０１をドレイン領域２０２の表面から内部に入った領域に形成して、トンネル領域８０１の表面に形成されるトンネル絶縁膜４０１の膜質を向上させたり、欠陥の生じやすいエッジ部への電界集中を防止したり、カップリングレシオを増大させたり、不良箇所を外したりすることが可能となり、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。
また、トンネル絶縁膜４０１は、ドレイン領域２０２の表面からドレイン領域２０２の内部へ掘り下げられた面に形成されているため、半導体基板表面の欠陥の多い領域を避けて、半導体基板内部の結晶性が良く、欠陥の少ない領域を用いて形成されることになる。これによって、トンネル絶縁膜の信頼性をさらに向上させ、データ書き換え回数や、データ保持時間を改善することができる。
半導体不揮発性メモリ装置の第２の実施例について、図４から図６を参照して説明する。
図４は、半導体不揮発性メモリ装置の実施例を示す模式的断面図である。第１導電型のＰ型のシリコン基板１０１表面に、互いに間隔を置いて第２導電型のＮ型のソース領域２０１とドレイン領域２０２とが設けられ、ソース領域２０１とドレイン領域２０２との間のＰ型のシリコン基板１０１表面であるチャネル形成領域と、ソース領域２０１とドレイン領域２０２とチャネル形成領域の上には、例えばシリコン酸化膜からなる厚さ４００Åのゲート絶縁膜３０１を介してポリシリコンなどからなるフローティングゲート電極５０１が設けられ、フローティングゲート電極５０１上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるコントロールゲート絶縁膜６０１を介して容量結合したポリシリコンなどからなるコントロールゲート電極７０１が形成されており、ドレイン領域２０２内のトンネル領域８０１上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるトンネル絶縁膜４０１が設けられている。
トンネル絶縁膜４０１上にはフローティングゲート電極５０１が配置されており、トンネル絶縁膜４０１の近傍であって、トンネル絶縁膜４０１上のフローティングゲート電極５０１の周囲には、ゲート絶縁膜３０１よりも膜厚が厚く、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなる空乏化電極絶縁膜３０２を介して、トンネル領域８０１の一部を空乏化するための電位を自由に変えることが可能なポリシリコンなどからなる空乏化電極９７１が配置されている。
図５は、半導体不揮発性メモリ装置の実施例を示す模式的平面図である。図４に示した実施例を上側から平面的に見た図である。
図５に示すように、空乏化電極９７１は４つに分割されてトンネル絶縁膜４０１上のフローティングゲート電極５０１の周囲にトンネル絶縁膜４０１を囲むように、空乏化電極絶縁膜３０２を介して配置されている。図示しないが、４つに分かれた空乏化電極９７１は、それぞれ独立した電圧を印加できるように電気的に接続されており、空乏化電極９７１を所定の電位に設定することにより、空乏化電極９７１下面のドレイン領域２０２の表面領域を空乏化して空乏層を形成することができ、空乏層は空乏化電極９７１に印加された電圧による電界に応じて、トンネル絶縁膜４０１下面のトンネル領域８０１にも回りこんで形成される。分割された空乏化電極９７１の印加電圧によって、下面に位置するドレイン領域２０２およびトンネル絶縁膜４０１下面のトンネル領域８０１にも回りこんで形成された空乏層の幅や深さを自在にコントロールすることができる。図５では、空乏化電極９７１を４つに分割した例を示したが、本発明はこの数に制限されるものではなく、場合によっては、全体を一括した一つの空乏化電極９７１で形成しても良いし、より多くの個数に分割しても良い。
図６は、半導体不揮発性メモリ装置の実施例において、空乏層が形成された状態を示す模式的断面図である。空乏化電極９７１に高い電圧を印加した状態を示したもので、空乏化電極９７１下面のトンネル絶縁膜４０１近傍のドレイン領域２０２の表面には空乏層２５１が形成されている。そして、空乏層２５１の一部は、トンネル絶縁膜４０１の下面にも回りこみ、トンネル領域８０１を狭めている。
データ書き換え動作においては、トンネル領域８０１のエッジ部を空乏層２５１がカバーし、フローティングゲート電極５０１とドレイン領域２０２との間に高い電圧をかけた場合にも、トンネル領域８０１のエッジ部ではフローティングゲート電極５０１とドレイン領域２０２との間に大きな電界が印加されずに済み、実質的なトンネル絶縁膜４０１の厚さが増加したものと等価な構造になるため、最もストレスのかかるトンネル領域のエッジ部での電界集中を防止することができ、トンネル絶縁膜４０１の信頼性を向上させ、より多くのデータ書き換え回数やデータ保持時間を達成することができる
また、空乏化電極９７１を複数配置し、電位をそれぞれ自由に設定することによって、トンネル領域８０１における空乏層２５１の広がりを自由に制御することが可能となり、実質的にトンネル絶縁膜４０１を介してトンネル領域８０１とフローティングゲート電極５０１との間で電子をやり取りするトンネリング領域を狭めたり、任意の位置に設定したりすることができる。
これによって、前述のトンネル領域８０１のエッジ部を回避することをはじめとして、トンネリング面積を縮小することによって、フローティングゲート電極５０１とコントロールゲート電極７０１の間の容量と、フローティングゲート電極５０１とドレイン領域２０２の間の容量との比であるカップリングレシオを増大させることが可能となり、データ書き換えに要する印加電圧を減少させることができる。
さらに、トンネル絶縁膜４０１に欠陥などが生じた際には、その部分をトンネリング領域から外すことも可能であり、メモリセルを修復できる機能を備えることにもなる。
図６の例では、トンネル絶縁膜４０１の両側方向から空乏化電極９７１に高い電圧を印加して空乏層２５１を成長させてトンネリング領域を狭めている例を示したが、片側の空乏化電極９７１にのみ高電圧を印加することでトンネル絶縁膜４０１の片側方向からのみ空乏層２５１を成長させることも可能である。
このように、所望のカップリングレシオの確保や、トンネル絶縁膜４０１の欠陥部を避けるなどの目的に応じて、必要な位置の空乏化電極９７１に所定の電圧を印加することによって、空乏層２５１を成長させて、トンネリング領域の面積や位置を自由に規定することができる。
また、空乏化電極９７１とフローティングゲート電極５０１とは、ポリシリコンなどの一般的な半導体装置の製造に広く用いられる同一の材料により形成されているため、製造工程が容易である。また空乏化電極９７１とフローティングゲート電極５０１との間に形成された空乏化電極絶縁膜３０２の膜厚は、ゲート絶縁膜３０１の膜厚以上としてあるため、空乏化電極９７１とフローティングゲート電極５０１との間に最大印加電圧となる電圧が印加された場合にも、トンネル絶縁膜４０１が破壊したり劣化したりすることなく良好な特性を保つことが出来る。
さらに、トンネル絶縁膜４０１あるいはコントロールゲート絶縁膜６０１あるいは空乏化電極絶縁膜３０２の少なくとも一つは、シリコン酸化膜とシリコン窒化膜の複合膜として、信頼性を向上させている。
以上説明したとおり、本発明による実施例によれば、電気的書き換え可能な半導体不揮発性メモリ装置における書き換え特性や保持特性に顕著に影響を与えるトンネル領域８０１の欠陥の生じやすいエッジ部への電界集中を防止したり、カップリングレシオを増大させたり、不良箇所を外したりすることが可能となり、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。
半導体不揮発性メモリ装置の第３の実施例について、図７から図９を参照して説明する。
図７は、半導体不揮発性メモリ装置の実施例を示す模式的断面図である。第１導電型のＰ型のシリコン基板１０１表面に、互いに間隔を置いて第２導電型のＮ型のソース領域２０１とドレイン領域２０２とが設けられ、ソース領域２０１とドレイン領域２０２との間のＰ型のシリコン基板１０１表面であるチャネル形成領域と、ソース領域２０１とドレイン領域２０２とチャネル形成領域の上には、例えばシリコン酸化膜からなる厚さ４００Åのゲート絶縁膜３０１を介してポリシリコンなどからなるフローティングゲート電極５０１が設けられ、フローティングゲート電極５０１上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるコントロールゲート絶縁膜６０１を介して容量結合したポリシリコンなどからなるコントロールゲート電極７０１が形成されており、ドレイン領域２０２内のトンネル領域８０１上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるトンネル絶縁膜４０１が設けられている。
トンネル絶縁膜４０１上にはフローティングゲート電極５０１が配置されており、トンネル領域８０１の近傍にはドレイン領域２０２およびトンネル領域８０１に空乏層を発生させるための、電位を自在に設定可能であるＰ型の高い不純物濃度領域９２２が形成されている。
図８は、半導体不揮発性メモリ装置の実施例を示す模式的平面図である。図７に示した実施例を上側から平面的に見た図である。トンネル領域８０１の近傍にはＰ型の高い不純物濃度領域９２２が４つに分割されてトンネル絶縁膜４０１周囲を囲むように配置されている。４つに分かれたＰ型の高い不純物濃度領域９２２は、それぞれ独立した電圧を印加できるように電気的に接続されており、Ｐ型の高い不純物濃度領域９２２を所定の電位に設定することにより、Ｐ型の高い不純物濃度領域９２２下面のドレイン領域２０２ならびにトンネル絶縁膜４０１の下面のトンネル領域８０１も空乏化して空乏層を形成することができる。空乏層はＰ型の高い不純物濃度領域９２２に印加された電圧に応じて形成される。
分割されたＰ型の高い不純物濃度領域９２２の印加電圧によって、Ｐ型の高い不純物濃度領域９２２下面のドレイン領域２０２およびトンネル絶縁膜４０１下面にも回りこんで形成された空乏層の幅や深さを自在にコントロールすることができる。
ここで、Ｐ型の高い不純物濃度領域９２２の不純物濃度は１立方センチメートル当たり、１Ｅ１９ａｔｍｓ以上であり、かつ、ドレイン領域２０２のトンネル領域８０１の不純物濃度は１立方センチメートル当たり、１Ｅ１７ａｔｍｓ以下としているため、２桁以上の不純物濃度差があるために空乏層はＰ型の高い不純物濃度領域９２２内には殆ど伸びることなく、その殆どの幅をドレイン領域２０２およびトンネル領域８０１側に占めるように形成される。
したがって、Ｐ型の高い不純物濃度領域９２２に印加された電圧はドレイン領域２０２およびトンネル領域８０１側への空乏層の形成、成長へ有効に作用する。
図８では、Ｐ型の高い不純物濃度領域９２２を４つに分割した例を示したが、本発明はこの数に制限されるものではなく、場合によっては、全体を一括した形状の一つのＰ型の高い不純物濃度領域９２２で形成しても良いし、逆により多くの個数に分割しても良い。
図９は、半導体不揮発性メモリ装置の実施例において、空乏層が形成された状態を示す模式的断面図である。Ｐ型の高い不純物濃度領域９２２に高い電圧を印加した状態を示したもので、Ｐ型の高い不純物濃度領域９２２下面のドレイン領域２０２には空乏層２５１が形成されている。そして同時に、空乏層２５１の一部は、トンネル絶縁膜４０１の下面にも回りこみ、トンネル領域８０１を狭めている。
本発明の実施例によれば、データ書き換え動作においては、トンネル領域８０１のエッジ部を空乏層２５１がカバーし、フローティングゲート電極５０１とドレイン領域２０２との間に高い電圧をかけた場合にも、トンネル領域８０１のエッジ部ではフローティングゲート電極５０１とドレイン領域２０２との間に大きな電界が印加されずに済み、実質的なトンネル絶縁膜４０１の厚さが増加したものと等価な構造になるため、最もストレスのかかるトンネル領域のエッジ部での電界集中を防止することができ、トンネル絶縁膜４
０１の信頼性を向上させ、より多くのデータ書き換え回数やデータ保持時間を達成することができる。
０１の信頼性を向上させ、より多くのデータ書き換え回数やデータ保持時間を達成することができる。
また、Ｐ型の高い不純物濃度領域９２２を複数配置し、電位をそれぞれ自由に設定することによって、トンネル領域８０１における空乏層２５１の広がりを自由に制御することが可能となり、実質的にトンネル絶縁膜４０１を介してトンネル領域８０１とフローティングゲート電極５０１との間で電子をやり取りするトンネリング領域を狭めたり、任意の位置に設定したりすることができる。
これによって、前述のトンネル領域８０１のエッジ部を回避することをはじめとして、トンネリング面積を縮小することによって、フローティングゲート電極５０１とコントロールゲート電極７０１の間の容量と、フローティングゲート電極５０１とドレイン領域２０２の間の容量との比であるカップリングレシオを増大させることが可能となり、データ書き換えに要する印加電圧を減少させることができる。
さらに、トンネル絶縁膜４０１に欠陥などが生じた際には、その部分をトンネリング領域から外すことも可能であり、メモリセルを修復できる機能を備えることにもなる。
図９の例では、トンネル絶縁膜４０１の両側方向からＰ型の高い不純物濃度領域９２２に高い電圧を印加して空乏層２５１を成長させてトンネリング領域を狭めている例を示したが、片側のＰ型の高い不純物濃度領域９２２にのみ高電圧を印加することでトンネル絶縁膜４０１の片側方向からのみ空乏層２５１を成長させることも可能である。
このように、所望のカップリングレシオの確保や、トンネル絶縁膜４０１の欠陥部を避けるなどの目的に応じて、必要な位置のＰ型の高い不純物濃度領域９２２に所定の電圧を印加することによって、空乏層２５１を成長させて、トンネリング領域やその面積を自由に規定することができる。
さらに、トンネル絶縁膜４０１あるいはコントロールゲート絶縁膜６０１の少なくとも一つは、シリコン酸化膜とシリコン窒化膜の複合膜として、信頼性を向上させている。
以上説明したとおり、本発明による実施例によれば、電気的書き換え可能な半導体不揮発性メモリ装置における書き換え特性や保持特性に顕著に影響を与えるトンネル領域８０１の欠陥の生じやすいエッジ部への電界集中を防止したり、カップリングレシオを増大させたり、不良箇所を外したりすることが可能となり、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。
１０１ Ｐ型のシリコン基板
２０１ ソース領域
２０２ ドレイン領域
２５１ 空乏層
３０１ ゲート絶縁膜
３０２ 空乏化電極絶縁膜
４０１ トンネル絶縁膜
５０１ フローティングゲート電極
６０１ コントロール絶縁膜
７０１ コントロールゲート電極
８０１ トンネル領域
９７１ 空乏化電極
２０１ ソース領域
２０２ ドレイン領域
２５１ 空乏層
３０１ ゲート絶縁膜
３０２ 空乏化電極絶縁膜
４０１ トンネル絶縁膜
５０１ フローティングゲート電極
６０１ コントロール絶縁膜
７０１ コントロールゲート電極
８０１ トンネル領域
９７１ 空乏化電極
Claims (7)
- 第１導電型の半導体表面領域の表面に、互いに間隔を置いて設けられた第２導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域表面であるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロール絶縁膜を介して容量結合したコントロールゲート電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、
前記ドレイン領域内のトンネル領域にはトンネル絶縁膜が設けられており、前記トンネル絶縁膜を介して前記フローティングゲート電極が配置されており、前記ドレイン領域の前記トンネル領域周囲部分は掘り下げられており、掘り下げられた前記ドレイン領域には、空乏化電極絶縁膜を介して、前記トンネル領域のエッジ部を空乏化するための電位を自由に変えることが可能な空乏化電極が配置されている半導体不揮発性メモリ装置。 - 前記トンネル領域の前記トンネル絶縁膜は、前記ドレイン領域の表面から前記ドレイン領域の内部へ掘り下げられた面に形成されている請求項１記載の半導体不揮発性メモリ装置。
- 前記空乏化電極は、複数に分割されて前記空乏化電極絶縁膜を介して前記トンネル領域の周囲に配置されている請求項１記載の半導体不揮発性メモリ装置。
- 第１導電型の半導体表面領域の表面に、互いに間隔を置いて設けられた第２導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域表面であるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロールゲート絶縁膜を介して容量結合したコントロールゲート電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、
前記ドレイン領域内のトンネル領域にはトンネル絶縁膜が設けられており、前記トンネル絶縁膜を介して前記フローティングゲート電極が配置されており、前記トンネル絶縁膜の近傍であって、前記トンネル絶縁膜上の前記フローティングゲート電極の周囲に空乏化電極絶縁膜を介して、前記トンネル領域のエッジ部を空乏化するための電位を自由に変えることが可能な空乏化電極が配置されている半導体不揮発性メモリ装置。 - 前記空乏化電極は、複数に分割されて前記トンネル領域の前記フローティングゲート電極の周囲に前記空乏化電極絶縁膜を介して配置されている請求項４記載の半導体不揮発性メモリ装置。
- 第１導電型の半導体表面領域の表面に、互いに間隔を置いて設けられた第２導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域表面であるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロールゲート絶縁膜を介して容量結合したコントロールゲート電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、
前記ドレイン領域内のトンネル領域にはトンネル絶縁膜が設けられており、前記トンネル領域上には、前記トンネル絶縁膜を介して前記フローティングゲート電極が配置されており、前記トンネル領域の近傍には前記ドレイン領域および前記トンネル領域のエッジ部に空乏層を発生させるための第１導電型の高不純物濃度領域が形成されており、前記第１導電型の高不純物濃度領域の電位は自在に設定可能である半導体不揮発性メモリ装置。 - 前記第１導電型の高不純物濃度領域は複数に分割されて、前記トンネル領域の前記フローティングゲート電極の周囲に配置されており、各々の前記第１導電型の高不純物濃度領域には独立した異なる電位を設定できる請求項６記載の半導体不揮発性メモリ装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011254290A JP5839958B2 (ja) | 2010-12-29 | 2011-11-21 | 半導体不揮発性メモリ装置 |
| TW100146236A TWI545730B (zh) | 2010-12-29 | 2011-12-14 | Semiconductor nonvolatile memory device |
| US13/374,281 US8575679B2 (en) | 2010-12-29 | 2011-12-20 | Nonvolatile semiconductor memory device |
| KR1020110144482A KR101769626B1 (ko) | 2010-12-29 | 2011-12-28 | 반도체 불휘발성 메모리 장치 |
| CN201110447810.8A CN102544111B (zh) | 2010-12-29 | 2011-12-28 | 半导体非易失性存储装置 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010294480 | 2010-12-29 | ||
| JP2010294480 | 2010-12-29 | ||
| JP2010294479 | 2010-12-29 | ||
| JP2010294479 | 2010-12-29 | ||
| JP2011254290A JP5839958B2 (ja) | 2010-12-29 | 2011-11-21 | 半導体不揮発性メモリ装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2012151445A JP2012151445A (ja) | 2012-08-09 |
| JP2012151445A5 JP2012151445A5 (ja) | 2014-10-30 |
| JP5839958B2 true JP5839958B2 (ja) | 2016-01-06 |
Family
ID=46350565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011254290A Expired - Fee Related JP5839958B2 (ja) | 2010-12-29 | 2011-11-21 | 半導体不揮発性メモリ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8575679B2 (ja) |
| JP (1) | JP5839958B2 (ja) |
| KR (1) | KR101769626B1 (ja) |
| CN (1) | CN102544111B (ja) |
| TW (1) | TWI545730B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104638018B (zh) * | 2015-02-05 | 2018-04-06 | 上海集成电路研发中心有限公司 | 一种半浮栅器件及其制备方法 |
| KR102643521B1 (ko) * | 2016-09-29 | 2024-03-06 | 에스케이하이닉스 주식회사 | 이미지 센서 및 그 제조방법 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07120719B2 (ja) * | 1987-12-02 | 1995-12-20 | 三菱電機株式会社 | 半導体記憶装置 |
| JP2691204B2 (ja) | 1987-12-16 | 1997-12-17 | セイコーインスツルメンツ株式会社 | 半導体不揮発性メモリ |
| JPH01160057A (ja) * | 1987-12-17 | 1989-06-22 | Oki Electric Ind Co Ltd | 不揮発性メモリ及びその製造方法 |
| JPH03218075A (ja) * | 1990-01-23 | 1991-09-25 | Matsushita Electron Corp | 半導体記憶装置の製造方法 |
| US5677637A (en) * | 1992-03-25 | 1997-10-14 | Hitachi, Ltd. | Logic device using single electron coulomb blockade techniques |
| JPH06350094A (ja) * | 1993-04-12 | 1994-12-22 | Mitsubishi Electric Corp | 不揮発性半導体メモリ |
| KR0161398B1 (ko) * | 1995-03-13 | 1998-12-01 | 김광호 | 고내압 트랜지스터 및 그 제조방법 |
| US5633518A (en) * | 1995-07-28 | 1997-05-27 | Zycad Corporation | Nonvolatile reprogrammable interconnect cell with FN tunneling and programming method thereof |
| DE19620032C2 (de) * | 1996-05-17 | 1998-07-09 | Siemens Ag | Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren |
| JPH10289957A (ja) * | 1997-04-15 | 1998-10-27 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| US6756272B1 (en) * | 1998-10-01 | 2004-06-29 | Nec Corporation | Method of manufacturing non-volatile semiconductor memory device |
| US6369422B1 (en) * | 2001-05-01 | 2002-04-09 | Atmel Corporation | Eeprom cell with asymmetric thin window |
| KR100471187B1 (ko) * | 2003-01-24 | 2005-03-10 | 삼성전자주식회사 | 이이피롬 셀 및 그 제조방법 |
| US7307309B2 (en) * | 2004-03-04 | 2007-12-11 | Texas Instruments Incorporated | EEPROM with etched tunneling window |
| JP2010050142A (ja) * | 2008-08-19 | 2010-03-04 | Oki Semiconductor Co Ltd | Ｅｅｐｒｏｍの製造方法 |
| WO2018091940A1 (en) | 2016-11-18 | 2018-05-24 | Nikon Corporation | Optical component comprising liquid crystals in a blue phase and process for making such optical component |
-
2011
- 2011-11-21 JP JP2011254290A patent/JP5839958B2/ja not_active Expired - Fee Related
- 2011-12-14 TW TW100146236A patent/TWI545730B/zh not_active IP Right Cessation
- 2011-12-20 US US13/374,281 patent/US8575679B2/en not_active Expired - Fee Related
- 2011-12-28 KR KR1020110144482A patent/KR101769626B1/ko active IP Right Grant
- 2011-12-28 CN CN201110447810.8A patent/CN102544111B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120076323A (ko) | 2012-07-09 |
| TWI545730B (zh) | 2016-08-11 |
| US20120168844A1 (en) | 2012-07-05 |
| KR101769626B1 (ko) | 2017-08-18 |
| CN102544111B (zh) | 2015-12-09 |
| TW201236141A (en) | 2012-09-01 |
| JP2012151445A (ja) | 2012-08-09 |
| US8575679B2 (en) | 2013-11-05 |
| CN102544111A (zh) | 2012-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110280066A1 (en) | Semiconductor device having a field effect source/drain region | |
| JP2009532876A (ja) | トレンチに形成された選択ゲートの上に制御ゲートを備えるプログラム可能な構造 | |
| JP2011009454A (ja) | 半導体装置 | |
| JP4093965B2 (ja) | メモリセルを製作する方法 | |
| JP5838078B2 (ja) | 半導体不揮発性メモリ装置 | |
| JP5839958B2 (ja) | 半導体不揮発性メモリ装置 | |
| US20080191263A1 (en) | Nonvolatile memory devices and methods of fabricating the same | |
| TWI442551B (zh) | 記憶體元件及其製造方法 | |
| US8659952B2 (en) | Method of operating non-volatile memory | |
| KR100950044B1 (ko) | 멀티비트 플래시 메모리 소자 및 플래시 메모리, 그리고플래시 메모리 소자의 구동 장치 및 방법 | |
| JP5588293B2 (ja) | 半導体不揮発性メモリ装置 | |
| JP2012069822A (ja) | 半導体不揮発性メモリ装置 | |
| JP5606235B2 (ja) | 半導体不揮発性メモリ装置 | |
| JP5859873B2 (ja) | 半導体不揮発性メモリ装置 | |
| JP2012074515A (ja) | 半導体不揮発性メモリ装置 | |
| JP5829896B2 (ja) | 半導体不揮発性メモリ装置 | |
| JP4206279B2 (ja) | 半導体装置 | |
| JP2012074516A (ja) | 半導体不揮発性メモリ装置 | |
| JP2013172098A (ja) | 半導体不揮発性メモリ装置 | |
| JP2012069821A (ja) | 半導体不揮発性メモリ装置 | |
| JP2012074518A (ja) | 半導体不揮発性メモリ装置 | |
| JP2012164822A (ja) | 半導体不揮発性メモリ装置 | |
| TWI438869B (zh) | 記憶體結構及其製造方法 | |
| JP2012164823A (ja) | 半導体不揮発性メモリ装置 | |
| JP2012134322A (ja) | 半導体不揮発性メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140911 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140911 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151020 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151110 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5839958 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |