JP2012069821A - 半導体不揮発性メモリ装置 - Google Patents

半導体不揮発性メモリ装置 Download PDF

Info

Publication number
JP2012069821A
JP2012069821A JP2010214464A JP2010214464A JP2012069821A JP 2012069821 A JP2012069821 A JP 2012069821A JP 2010214464 A JP2010214464 A JP 2010214464A JP 2010214464 A JP2010214464 A JP 2010214464A JP 2012069821 A JP2012069821 A JP 2012069821A
Authority
JP
Japan
Prior art keywords
region
nonvolatile memory
drain region
insulating film
tunnel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010214464A
Other languages
English (en)
Inventor
Hiroaki Takasu
博昭 鷹巣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2010214464A priority Critical patent/JP2012069821A/ja
Publication of JP2012069821A publication Critical patent/JP2012069821A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書 き換え可能な半導体不揮発性メモリ装置を得ることを目的とする。
【解決手段】電気的書き換え可能な半導体不揮発性メモリにおいて、第2導電型のドレイン領域内のトンネル領域の表面には、薄い不純物濃度の第1導電型の領域を形成した。
【選択図】 図1

Description

本発明は、電子機器に用いられる電気的書き換え可能な半導体不揮発性メモリ装置に関する。
電気的書き換え可能な半導体不揮発性メモリセル(以下EEPROMセルと略す)は、P型シリコン基板上にチャネル領域を介してN型ソース領域とN型ドレイン領域が配置され、N型ドレイン領域上の一部にトンネル領域を設け、約100Åあるいはそれ以下の薄いシリコン酸化膜あるはシリコン酸化膜とシリコン窒化膜の複合膜などからなるトンネル絶縁膜を介してフローティングゲート電極が形成され、フローティングゲート電極上には薄い絶縁膜からなるコントロール絶縁膜を介してコントロールゲート電極が形成され、フローティングゲート電極はコントロールゲート電極と強く容量結合している。
フローティングゲート電極およびコントロールゲート電極は、チャネル領域上に延設されておりチャネル領域のコンダクタンスはフローティングゲート電極の電位によって変化する。
したがって、フローティングゲート電極中の電荷量を変えることにより情報を揮発させないで記憶させることができる。フローティングゲート電極中の電荷量を変えるには、トンネル領域を兼ねたドレイン領域にコントロールゲートに対して約15v以上の電位差を与えることにより、フローティングゲートの電子をトンネル領域のトンネル絶縁膜を介してドレイン領域に放出したり、逆にフローティングゲート電極に注入したりする。こうした動作により、フローティングゲートの電荷量を変化させて、不揮発性メモリとして機能させる。
このようなEEPROMセルをマトリクス状に多数配置して、メモリアレイを形成し、大容量の不揮発性メモリ半導体装置を得ることができる。ここで、特に電子を通過させるトンネル絶縁膜を有するトンネル領域は重要で、数十万回に及ぶ多数回のメモリセル情報の書き換えを可能にすることや、メモリ情報の数十年にわたる長期保存(電荷の保持)の要求に対して支配的な役目を果たす。
トンネル領域およびトンネル絶縁膜の信頼性の改善策として、ドレイン領域と隣接して不純物濃度の異なるトンネル領域を設けて書き換え特性や保持特性を向上させる例も提案されている(例えば、特許文献1参照)。
特開平1−160058号公報
しかしながら、上述の改善例のようにドレイン領域と別に専用のトンネル領域を設ける半導体装置においては、占有面積が増大し半導体装置のコストアップに繋がるなどの問題点があった。
上記問題点を解決するために、本発明は半導体装置を以下のように構成した。
第1導電型の半導体基板の表面に、互いに間隔を置いて設けられた第2導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体基板の表面近傍に設けられたチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロール絶縁膜を介して容量結合したコントロール電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、前記ドレイン領域内のトンネル領域と前記フローティングゲート電極領域との間には、トンネル絶縁膜が設けられており、前記ドレイン領域内のトンネル領域の表面には第1導電型の低濃度領域が形成されている電気的書き換え可能な半導体不揮発性メモリ装置とした。
また、前記低濃度領域と前記ドレイン領域とは、バッティングコンタクトにより電気的に接続されている電気的書き換え可能な半導体不揮発性メモリ装置とした。
また、前記低濃度領域と前記ドレイン領域とは、高融点金属とシリコンとの合金となるシリサイド領域により電気的に接続されている電気的書き換え可能な半導体不揮発性メモリ装置とした。
また、前記低濃度領域の不純物濃度は、1立方センチメートル当たり1×1017atms以下である電気的書き換え可能な半導体不揮発性メモリ装置とした。
また、前記低濃度領域の側面および底面は、前記ドレイン領域により囲まれている電気的書き換え可能な半導体不揮発性メモリ装置とした。
これらの手段によって、電気的書き換え可能な半導体不揮発性メモリ装置における書き換え特性や保持特性に顕著に影響を与えるトンネル領域において、フローティングゲートに電子を注入する際には、薄い不純物濃度の第1導電型の領域表面が空乏化して、実質的なトンネル絶縁膜の厚さを増加する役目を果たし、トンネル絶縁膜にかかる電界強度を緩和することができる。また、空乏化によって、欠陥などを生じやすい不安定なドレイン領域の表面部分を使用せず、実質的にドレイン領域表面から奥側入った領域をトンネル絶縁膜の界面にすることができる。
薄い不純物濃度の第1導電型の領域とドレイン領域とは、バッティングコンタクトにより電気的に接続され、同じ電位になるように固定されている。あるいは、薄い不純物濃度の第2導電型の領域とドレイン領域とは高融点金属とシリコンとの合金となるシリサイド領域により電気的に接続することも可能であり、その場合には、より占有面積の縮小が期待できる。
また、薄い不純物濃度の第1導電型の領域の不純物濃度は、1立方センチメートル当たり1×1017atms以下としたので、通常のメモリの電気的書き換え時にドレイン領域とフローティングゲート電極との間にかかる十数Vの電圧差によって、十分な空乏化がなされることができる。
さらに、薄い不純物濃度の第1導電型の領域の周囲は、側面、底面とも高い不純物濃度領域からなるドレイン領域によって全てを囲まれているため、配線からトンネル領域に至る間のドレイン領域内での電位の低下、降下を抑えて、トンネル領域まで電位を一定に保つことができ、効果的にトンネル領域に所望の電位を与えることができる。
これらによって、書き換え時にトンネル絶縁膜に強い電界がかかることを防止でき、欠陥の多い表面領域を使用せず、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。
本発明による電気的書き換え可能な半導体不揮発性メモリ装置の模式的断面図である。
本発明を実施するための形態について、図面を参照して説明する。
図1は、本発明による電気的書き換え可能な半導体不揮発性メモリ装置の模式的断面図である。
第1導電型のP型の半導体基板101表面に、互いに間隔を置いて第2導電型のN型のソース領域201とドレイン領域202とが設けられ、ソース領域201とドレイン領域202との間のP型の半導体基板101表面であるチャネル形成領域と、ソース領域201とドレイン領域202とチャネル形成領域の上には、例えばシリコン酸化膜からなる厚さ400Åのゲート絶縁膜301を介してポリシリコンなどからなるフローティングゲート電極501が設けられ、フローティングゲート電極501上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるコントロール絶縁膜601を介して容量結合したポリシリコンなどからなるコントロール電極701が形成されており、ドレイン領域202内のトンネル領域801とフローティングゲート電極501との間には、トンネル絶縁膜401が設けられており、トンネル絶縁膜401の膜厚は例えば80Åに設定されている。
ここで、トンネル絶縁膜401の下部であり、ドレイン領域202内のトンネル領域801表面には薄い不純物濃度の第1導電型の低濃度領域として、薄い不純物濃度のP型領域901が形成されている。
また図示しないが、薄い不純物濃度のP型低濃度領域901とドレイン領域202とは、バッティングコンタクトにより電気的に接続され、同じ電位になるように固定されている。あるいは、薄い不純物濃度のP型低濃度領域901とドレイン領域202とを高融点金属とシリコンとの合金となるシリサイド領域により電気的に接続することも可能であり、その場合には、より占有面積の縮小が期待できる。
また、薄い不純物濃度のP型低濃度領域901の不純物濃度は、1立方センチメートル当たり1×1017atms以下としたので、通常のメモリの電気的書き換え時にドレイン領域202とフローティングゲート電極501との間にかかる十数Vの電圧差によって、十分な空乏化がなされる。
さらに、薄い不純物濃度のP型低濃度領域901の周囲は、側面、底面とも濃いN型の不純物濃度領域からなるドレイン領域202によって全てを囲まれているため、配線からトンネル領域801に至る間のドレイン領域202内での電位の低下、降下を抑えて、トンネル領域801まで電位を一定に保つことができ、効果的にトンネル領域801に電位を与えることができる。
フローティングゲート電極501に電子を注入してメモリ情報を書き換える際には、コントロールゲート電極701に、ドレイン領域202に対して、15v以上の高い電圧を与えるが、フローティングゲート電極501は、コントロール絶縁膜601を介してコントロール電極701と強く容量結合しているため、フローティングゲート電極501の電位は、コントロール電極701に近い電位となる。このため、トンネル絶縁膜401には大きな電界強度がかかる形となるが、本発明によれば、薄い不純物濃度の第2導電型の低濃度領域である、薄い不純物濃度のP型低濃度領域901の表面が空乏化して、実質的なトンネル絶縁膜401の厚さを増加する役目を果たすことができ、トンネル絶縁膜401にかかる電界強度を緩和することができる。また、空乏化によって、欠陥などを生じやすい不安定なドレイン領域202の表面部分を使用することなく、実質的にドレイン領域表面から奥側に入った領域をトンネル絶縁膜401の界面にすることができる。
このため、書き換え時にトンネル絶縁膜401に強い電界がかかることを防止でき、欠陥の多い表面領域を使用しないため、占有面積を増加することなくトンネル絶縁膜401の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。
101 P型のシリコン基板
201 N型ソース領域
202 N型ドレイン領域
301 ゲート絶縁膜
401 トンネル絶縁膜
501 フローティングゲート電極
601 コントロール絶縁膜
701 コントロールゲート電極
801 トンネル領域
901 薄い不純物濃度のP型低濃度領域

Claims (5)

  1. 第1導電型の半導体基板の表面に、互いに間隔を置いて設けられた第2導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体基板の表面近傍に設けられたチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロール絶縁膜を介して容量結合したコントロール電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、前記ドレイン領域内のトンネル領域と前記フローティングゲート電極との間には、トンネル絶縁膜が設けられており、前記トンネル領域の表面には第1導電型の低濃度領域が形成されている電気的書き換え可能な半導体不揮発性メモリ装置。
  2. 前記低濃度領域と前記ドレイン領域とは、バッティングコンタクトにより電気的に接続されている請求項1記載の電気的書き換え可能な半導体不揮発性メモリ装置。
  3. 前記低濃度領域と前記ドレイン領域とは、高融点金属とシリコンとの合金となるシリサイド領域により電気的に接続されている請求項1記載の電気的書き換え可能な半導体不揮発性メモリ装置。
  4. 前記低濃度領域の不純物濃度は、1立方センチメートル当たり1×1017atms以下である請求項1記載の電気的書き換え可能な半導体不揮発性メモリ装置。
  5. 前記低濃度領域の側面および底面は、前記ドレイン領域により囲まれている請求項1記載の電気的書き換え可能な半導体不揮発性メモリ装置。
JP2010214464A 2010-09-24 2010-09-24 半導体不揮発性メモリ装置 Pending JP2012069821A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010214464A JP2012069821A (ja) 2010-09-24 2010-09-24 半導体不揮発性メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010214464A JP2012069821A (ja) 2010-09-24 2010-09-24 半導体不揮発性メモリ装置

Publications (1)

Publication Number Publication Date
JP2012069821A true JP2012069821A (ja) 2012-04-05

Family

ID=46166697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010214464A Pending JP2012069821A (ja) 2010-09-24 2010-09-24 半導体不揮発性メモリ装置

Country Status (1)

Country Link
JP (1) JP2012069821A (ja)

Similar Documents

Publication Publication Date Title
US8212309B2 (en) Non-volatile memory device and method of manufacturing same
CN101814322B (zh) 非挥发性记忆胞的操作方法及运用该方法的记忆体装置
JP5838078B2 (ja) 半導体不揮発性メモリ装置
TWI612523B (zh) 記憶體單元及非揮發性半導體記憶裝置
TWI442551B (zh) 記憶體元件及其製造方法
JP5839958B2 (ja) 半導体不揮発性メモリ装置
JP2012069821A (ja) 半導体不揮発性メモリ装置
JP2012069822A (ja) 半導体不揮発性メモリ装置
TWI406397B (zh) 非揮發性記憶體
JP4481004B2 (ja) メモリーセルおよびメモリーセルに書込みを行う方法
JP2007288060A (ja) 半導体記憶装置及びその製造方法、並びに携帯電子機器
JP5606235B2 (ja) 半導体不揮発性メモリ装置
JP5829896B2 (ja) 半導体不揮発性メモリ装置
JP5859873B2 (ja) 半導体不揮発性メモリ装置
JP5588293B2 (ja) 半導体不揮発性メモリ装置
JP2012074515A (ja) 半導体不揮発性メモリ装置
JP2012074516A (ja) 半導体不揮発性メモリ装置
JP5961681B2 (ja) メモリセル、不揮発性半導体記憶装置およびメモリセルの書き込み方法
JP2012134322A (ja) 半導体不揮発性メモリ装置
JP2012074518A (ja) 半導体不揮発性メモリ装置
JP2010021562A (ja) 半導体記憶装置
JP2004247356A (ja) 半導体装置
TW201108233A (en) Flash memory cell and method for operating the same
JP2012134324A (ja) 半導体不揮発性メモリ装置
JP2012164823A (ja) 半導体不揮発性メモリ装置