JP2012074518A - 半導体不揮発性メモリ装置 - Google Patents
半導体不揮発性メモリ装置 Download PDFInfo
- Publication number
- JP2012074518A JP2012074518A JP2010217782A JP2010217782A JP2012074518A JP 2012074518 A JP2012074518 A JP 2012074518A JP 2010217782 A JP2010217782 A JP 2010217782A JP 2010217782 A JP2010217782 A JP 2010217782A JP 2012074518 A JP2012074518 A JP 2012074518A
- Authority
- JP
- Japan
- Prior art keywords
- region
- tunnel
- insulating film
- floating gate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書 き換え可能な半導体不揮発性メモリ装置を提供する。
【解決手段】トンネル絶縁膜の上部であって、トンネル領域のエッジ部近傍の領域には、フローティングゲート電極とガード絶縁膜を介してドレイン電極と同電位に固定されたトンネル領域エッジ部ガード電極を配置した。
【選択図】 図1
【解決手段】トンネル絶縁膜の上部であって、トンネル領域のエッジ部近傍の領域には、フローティングゲート電極とガード絶縁膜を介してドレイン電極と同電位に固定されたトンネル領域エッジ部ガード電極を配置した。
【選択図】 図1
Description
本発明は、電子機器に用いられる電気的書き換え可能な半導体不揮発性メモリ装置に関する。
電気的書き換え可能な半導体不揮発性メモリセル(以下EEPROMセルと略す)は、P型シリコン基板上にチャネル領域を介してN型ソース領域とN型ドレイン領域が配置され、N型ドレイン領域上の一部にトンネル領域を設け、約100Åあるいはそれ以下の薄いシリコン酸化膜あるはシリコン酸化膜とシリコン窒化膜の複合膜などからなるトンネル絶縁膜を介してフローティングゲート電極が形成され、フローティングゲート電極上には薄い絶縁膜からなるコントロール絶縁膜を介してコントロールゲート電極が形成され、フローティングゲート電極はコントロールゲート電極と強く容量結合している。
フローティングゲート電極およびコントロールゲート電極は、チャネル領域上に延設されておりチャネル領域のコンダクタンスはフローティングゲート電極の電位によって変化する。
したがって、フローティングゲート電極中の電荷量を変えることにより情報を不揮発性で記憶することができる。トンネル領域を兼ねたドレイン領域にコントロールゲート電極に対して約15V以上の電位差を与えることにより、フローティングゲートの電子をトンネル領域のトンネル絶縁膜を介してドレイン領域に放出したり、逆にフローティングゲート電極に注入したりすることができる。
このようにして、フローティングゲートの電荷量を変化させて、不揮発性メモリとして機能させる。
このようなEEPROMセルをマトリクス状に多数配置して、メモリアレイを形成し、大容量の不揮発性メモリ半導体装置を得る。
ここで、特に電子を通過させるトンネル絶縁膜を有するトンネル領域は重要で、数十万回から数百万回に及ぶ多数回のメモリセル情報の書き換えを可能にすることや、メモリ情報の数十年にわたる長期保存(電荷の保持)の要求に対して支配的な役目を果たす。
トンネル領域およびトンネル絶縁膜の信頼性改善策として、ドレイン領域と隣接して不純物濃度の異なるトンネル領域を設けて書き換え特性や保持特性を向上させる方法が例えば、特許文献1において提案されている。
しかしながら、前記改善例のようにドレイン領域と別に専用のトンネル領域を設ける半導体装置においては、占有面積が増大し半導体装置のコストアップに繋がるなどの問題点があった。また、書き換え特性や保持特性に顕著に影響を与えるトンネル領域のエッジへの配慮はなされていなかった。
上記問題点を解決するために、本発明は半導体装置を以下のように構成した。
第1導電型の半導体表面領域の表面に、互いに間隔を置いて設けられた第2導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域表面であるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロール絶縁膜を介して容量結合したコントロールゲート電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、前記ドレイン領域内のトンネル領域には、トンネル絶縁膜が設けられており、前記トンネル絶縁膜の上部であって、前記トンネル領域のエッジ部近傍の領域には、前記フローティングゲート電極とガード絶縁膜を介して前記ドレイン電極と同電位に固定されたトンネル領域エッジ部ガード電極が配置されている電気的書き換え可能な半導体不揮発性メモリ装置とした。
第1導電型の半導体表面領域の表面に、互いに間隔を置いて設けられた第2導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域表面であるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロール絶縁膜を介して容量結合したコントロールゲート電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、前記ドレイン領域内のトンネル領域には、トンネル絶縁膜が設けられており、前記トンネル絶縁膜の上部であって、前記トンネル領域のエッジ部近傍の領域には、前記フローティングゲート電極とガード絶縁膜を介して前記ドレイン電極と同電位に固定されたトンネル領域エッジ部ガード電極が配置されている電気的書き換え可能な半導体不揮発性メモリ装置とした。
また、前記トンネル領域エッジ部ガード電極と前記フローティングゲート電極とは、同一の材料により形成されている電気的書き換え可能な半導体不揮発性メモリ装置とした。
また、前記トンネル領域エッジ部ガード電極と前記フローティングゲート電極とは、ポリシリコンにより形成されている電気的書き換え可能な半導体不揮発性メモリ装置とした。
また、前記トンネル領域エッジ部ガード電極と前記フローティングゲート電極との間に配置された前記ガード絶縁膜の厚さは、前記ゲート絶縁膜の膜厚以上である電気的書き換え可能な半導体不揮発性メモリ装置とした。
さらに前記トンネル絶縁膜あるいは前記コントロール絶縁膜あるいは、前記ガード絶縁膜の少なくとも一つは、シリコン酸化膜とシリコン窒化膜の複合膜である電気的書き換え可能な半導体不揮発性メモリ装置とした。
電気的書き換え可能な半導体不揮発性メモリ装置における書き換え特性や保持特性に顕著に影響を与えるトンネル領域の欠陥の生じやすいエッジ部において、前記トンネル領域のエッジ部近傍の領域には、前記フローティングゲート電極とガード絶縁膜を介して前記ドレイン電極と同電位に固定されたトンネル領域エッジ部ガード電極が配置されており、データの書き換えや保持動作においてフローティングゲート電極とドレイン領域との間に高い電圧をかけた場合にも、トンネル領域のエッジ部近傍には、トンネル領域エッジ部ガード電極が配置されているため、トンネル領域のエッジ部ではフローティングゲート電極とドレイン領域との間に大きな電界が印加されずに済み、実質的なトンネル絶縁膜の厚さが増加したものと等価な構造になるため、最もストレスのかかるトンネル領域のエッジ部での電界集中を防止することができ、トンネル絶縁膜の信頼性を向上させ、より多くのデータ書き換え回数や、データ保持時間を達成することができる。
また、前記トンネル領域エッジ部ガード電極と前記フローティングゲート電極とは、ポリシリコンなどの一般的な半導体装置の製造に広く用いられる同一の材料により形成されているため、製造工程が容易である。またトンネル領域エッジ部ガード電極と前記フローティングゲート電極との間に形成されたガード絶縁膜の膜厚は、前記ゲート絶縁膜の膜厚以上としてあるため、ドレイン領域と同電位となるトンネル領域エッジ部ガード電極とフローティングゲート電極との間に最大印加電圧となる電圧が印加された場合にもトンネル絶縁膜やガード絶縁膜が破壊したり劣化したりすることなく良好な特性を保つことが出来る。
さらに、前記トンネル絶縁膜あるいは前記コントロール絶縁膜あるいはガード絶縁膜の少なくとも一つは、シリコン酸化膜とシリコン窒化膜の複合膜として、信頼性を向上させた。
これらの手段によって、電気的書き換え可能な半導体不揮発性メモリ装置における書き換え特性や保持特性に顕著に影響を与えるトンネル領域の欠陥の生じやすいエッジ部への電界集中を防止し、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。
本発明を実施するための形態について、図面を参照して説明する。
図1は、本発明による電気的書き換え可能な半導体不揮発性メモリ装置の模式的断面図である。
第1導電型のP型の半導体基板101表面に、互いに間隔を置いて第2導電型のN型のソース領域201とドレイン領域202とが設けられ、ソース領域201とドレイン領域202との間のP型の半導体基板101表面であるチャネル形成領域と、ソース領域201とドレイン領域202とチャネル形成領域の上には、例えばシリコン酸化膜からなる厚さ400Åのゲート絶縁膜301を介してポリシリコンなどからなるフローティングゲート電極501が設けられ、フローティングゲート電極501上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるコントロール絶縁膜601を介して容量結合したポリシリコンなどからなるコントロールゲート電極701が形成されており、ドレイン領域202内のトンネル領域801上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるトンネル絶縁膜401が設けられている。
ここで、トンネル絶縁膜401の上部であって、トンネル領域801のエッジ部近傍の領域には、フローティングゲート電極501と接するシリコン酸化膜あるいはシリコン窒化膜あるいはそれらの複合膜などからなるガード絶縁膜302を介してポリシリコンなどからなるトンネル領域エッジ部ガード電極941が配置されている。トンネル領域エッジ部ガード電極941とドレイン領域202とは、図示しないが、同電位になるようにアルミニウムなどの導電体、あるいは他の配線材料などによって電気的に接続されている。そして、トンネル領域エッジ部ガード電極941とフローティングゲート電極501との間に配置されたガード絶縁膜302の膜厚は、ゲート絶縁膜301の厚さ以上になるように設定されている。
本発明による実施例によれば、電気的書き換え可能な半導体不揮発性メモリ装置における書き換え特性や保持特性に顕著に影響を与えるトンネル領域801の欠陥の生じやすいエッジ部において、トンネル絶縁膜401の上部であって、トンネル領域801のエッジ部近傍の領域には、フローティングゲート電極501と接するシリコン酸化膜あるいはシリコン窒化膜あるいはそれらの複合膜などからなるガード絶縁膜302を介してポリシリコンなどからなるトンネル領域エッジ部ガード電極941が配置され、トンネル領域エッジ部ガード電極941とドレイン領域202とは、同電位になるようにアルミニウムなどの導電体、あるいは他の配線材料などによって電気的に接続されているため、データの書き換えや保持動作においてフローティングゲート電極501とドレイン領域202との間に高い電圧をかけた場合にも、トンネル領域801のエッジ部をガードするようにトンネル領域エッジ部ガード電極941が配置されているため、トンネル領域801のエッジ部では、フローティングゲート電極501とドレイン領域202との間には大きな電界が印加されずに済み、従来最もストレスのかかるトンネル領域801のエッジ部での電界集中を防止することができ、トンネル絶縁膜401の信頼性を向上させ、より多くのデータ書き換え回数や、データ保持時間を達成することができる。
また、トンネル領域エッジ部ガード電極941とフローティングゲート電極501とは、ポリシリコンなどの一般的な半導体装置の製造に広く用いられる同一の材料により形成されているため、製造工程が容易である。またトンネル領域エッジ部ガード電極941とフローティングゲート電極501との間に配置されたガード絶縁膜302の膜厚は、ゲート絶縁膜301の厚さ以上になるように設定されているため、ドレイン領域202とフローティングゲート電極501との間の最大印加電圧となる電圧を印加した場合にもトンネル絶縁膜401やガード絶縁膜302が破壊したり劣化したりすることなく良好な特性を保つことが出来る。
さらに、トンネル絶縁膜401あるいはコントロール絶縁膜501、あるいはガード絶縁膜302の少なくとも一つは、シリコン酸化膜とシリコン窒化膜の複合膜として、信頼性をさらに向上させた。
これらの手段によって、電気的書き換え可能な半導体不揮発性メモリ装置における書き換え特性や保持特性に顕著に影響を与えるトンネル領域801の欠陥の生じやすいエッジ部への電界集中を防止し、占有面積を増加することなくトンネル絶縁膜401の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。
101 P型のシリコン基板
201 N型ソース領域
202 N型ドレイン領域
301 ゲート絶縁膜
302 ガード絶縁膜
401 トンネル絶縁膜
501 フローティングゲート電極
601 コントロール絶縁膜
701 コントロールゲート電極
801 トンネル領域
941 トンネル領域エッジ部ガード電極
201 N型ソース領域
202 N型ドレイン領域
301 ゲート絶縁膜
302 ガード絶縁膜
401 トンネル絶縁膜
501 フローティングゲート電極
601 コントロール絶縁膜
701 コントロールゲート電極
801 トンネル領域
941 トンネル領域エッジ部ガード電極
Claims (5)
- 第1導電型の半導体基板の表面に、互いに間隔を置いて設けられた第2導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体基板の表面領域であるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロール絶縁膜を介して容量結合したコントロールゲート電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、
前記ドレイン領域内のトンネル領域には、トンネル絶縁膜が設けられており、
前記トンネル絶縁膜の上部であって、前記トンネル領域のエッジ部近傍の領域には、前記ドレイン電極と同電位に固定されたトンネル領域エッジ部ガード電極が配置されており、
前記トンネル領域エッジ部ガード電極は周囲を取り囲むガード絶縁膜によって前記フローティングゲート電極とは絶縁されている電気的書き換え可能な半導体不揮発性メモリ装置。 - 前記トンネル領域エッジ部ガード電極と前記フローティングゲート電極とは、同一の材料により形成されている請求項1記載の電気的書き換え可能な半導体不揮発性メモリ装置。
- 前記トンネル領域エッジ部ガード電極と前記フローティングゲート電極とは、ポリシリコンにより形成されている請求項1記載の電気的書き換え可能な半導体不揮発性メモリ装置。
- 前記トンネル領域エッジ部ガード電極と前記フローティングゲート電極との間に配置された前記ガード絶縁膜の厚さは、前記ゲート絶縁膜の膜厚以上である請求項1記載の電気的書き換え可能な半導体不揮発性メモリ装置。
- 前記トンネル絶縁膜あるいは前記コントロール絶縁膜あるいは、前記ガード絶縁膜の少なくとも一つは、シリコン酸化膜とシリコン窒化膜の複合膜である請求項1記載の電気的書き換え可能な半導体不揮発性メモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010217782A JP2012074518A (ja) | 2010-09-28 | 2010-09-28 | 半導体不揮発性メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010217782A JP2012074518A (ja) | 2010-09-28 | 2010-09-28 | 半導体不揮発性メモリ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012074518A true JP2012074518A (ja) | 2012-04-12 |
Family
ID=46170394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010217782A Pending JP2012074518A (ja) | 2010-09-28 | 2010-09-28 | 半導体不揮発性メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012074518A (ja) |
-
2010
- 2010-09-28 JP JP2010217782A patent/JP2012074518A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070230261A1 (en) | Nonvolatile semiconductor memory device and method for testing the same | |
CN104081532A (zh) | 高耐久性非易失性存储单元和阵列 | |
JPH03240275A (ja) | 不揮発性半導体装置 | |
JP5838078B2 (ja) | 半導体不揮発性メモリ装置 | |
KR101769626B1 (ko) | 반도체 불휘발성 메모리 장치 | |
JP2006237196A (ja) | 半導体記憶装置 | |
JP2012074518A (ja) | 半導体不揮発性メモリ装置 | |
JP5588293B2 (ja) | 半導体不揮発性メモリ装置 | |
US6703662B1 (en) | Semiconductor device and manufacturing method thereof | |
JP5859873B2 (ja) | 半導体不揮発性メモリ装置 | |
JP2012069822A (ja) | 半導体不揮発性メモリ装置 | |
KR101420695B1 (ko) | 지역전계강화 더블 폴리 이이피롬 | |
JP5606235B2 (ja) | 半導体不揮発性メモリ装置 | |
TWI406397B (zh) | 非揮發性記憶體 | |
JP2012074515A (ja) | 半導体不揮発性メモリ装置 | |
TWM513458U (zh) | 非揮發性記憶體 | |
JP2012134322A (ja) | 半導体不揮発性メモリ装置 | |
JP2012074516A (ja) | 半導体不揮発性メモリ装置 | |
KR101900103B1 (ko) | 반도체 불휘발성 메모리 장치 | |
US20180197958A1 (en) | Memory cell and non-volatile semiconductor storage device | |
US20090117698A1 (en) | EEPROM and Method of Manufacturing the Same | |
JP2012164822A (ja) | 半導体不揮発性メモリ装置 | |
JP2012069821A (ja) | 半導体不揮発性メモリ装置 | |
JP2013172098A (ja) | 半導体不揮発性メモリ装置 | |
JP2012164823A (ja) | 半導体不揮発性メモリ装置 |