KR101900103B1 - 반도체 불휘발성 메모리 장치 - Google Patents

반도체 불휘발성 메모리 장치 Download PDF

Info

Publication number
KR101900103B1
KR101900103B1 KR1020110144248A KR20110144248A KR101900103B1 KR 101900103 B1 KR101900103 B1 KR 101900103B1 KR 1020110144248 A KR1020110144248 A KR 1020110144248A KR 20110144248 A KR20110144248 A KR 20110144248A KR 101900103 B1 KR101900103 B1 KR 101900103B1
Authority
KR
South Korea
Prior art keywords
region
tunnel
gate electrode
insulating film
drain region
Prior art date
Application number
KR1020110144248A
Other languages
English (en)
Other versions
KR20120076316A (ko
Inventor
히로아키 다카스
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20120076316A publication Critical patent/KR20120076316A/ko
Application granted granted Critical
Publication of KR101900103B1 publication Critical patent/KR101900103B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(과제)
점유 면적을 증가시키지 않고 터널 절연막의 열화를 억제시켜 높은 신뢰성을 가진 전기적 재기입이 가능한 반도체 불휘발성 메모리 장치를 얻는다.
(해결 수단)
전기적 재기입이 가능한 반도체 불휘발성 메모리 장치는, 제 2 도전형의 드레인 영역 내에 형성된 미세 구멍과, 미세 구멍의 표면에 형성된 터널 절연막과, 미세 구멍에 터널 절연막을 개재하여 매립된 플로팅 게이트 전극으로부터 연신된 돌출부를 가지고 있다. 또한, 미세 구멍에 접하는 드레인 영역의 표면 부근에는, 터널 방지 영역이 되는 전기적으로 플로팅 상태인 제 1 도전형의 터널 방지 영역을 형성하고, 드레인 영역과 플로팅 영역 사이에서 터널 전류가 흐르는 터널 영역의 크기를 획정한다.

Description

반도체 불휘발성 메모리 장치{SEMICONDUCTOR NONVOLATILE MEMORY DEVICE}
본 발명은, 전자 기기에 사용되는 전기적 재기입이 가능한 반도체 불휘발성 메모리 장치에 관한 것이다.
전기적 재기입이 가능한 반도체 불휘발성 메모리 장치의 기본이 되는 유닛은 메모리 셀이며, 기본적으로 이하와 같은 구성을 갖는다. 즉, P 형 실리콘 기판 상에 채널 영역을 개재하여 N 형 소스 영역과 N 형 드레인 영역이 배치되고, N 형 드레인 영역 상의 일부에 터널 영역을 형성하고, 약 100 Å 또는 그 이하의 얇은 실리콘 산화막 또는 실리콘 산화막과 실리콘 질화막의 복합막 등으로 이루어지는 터널 절연막을 개재하여 플로팅 게이트 전극이 형성되고, 플로팅 게이트 전극 상에는 얇은 절연막으로 이루어지는 컨트롤 절연막을 개재하여 컨트롤 게이트 전극이 형성되어 있고, 플로팅 게이트 전극은 컨트롤 게이트 전극과 강하게 용량 결합되어 있다. 플로팅 게이트 전극은 주위로부터 전기적으로 절연되어 있어, 그 내부에 전하를 장기간 축적해 둘 수 있다.
플로팅 게이트 전극 및 컨트롤 게이트 전극은 채널 영역 상에 연장되어 있고, 채널 영역의 컨덕턴스는 플로팅 게이트 전극의 전위에 따라 변화된다. 따라서, 플로팅 게이트 전극 중의 전하량을 바꿈으로써 정보를 불휘발성으로 기억시킬 수 있다. 터널 영역을 겸한 드레인 영역에 컨트롤 게이트에 대해 약 15 V 이상의 전위차를 부여함으로써, 터널 전류를 발생시켜, 플로팅 게이트의 전자를 터널 영역의 터널 절연막을 개재하여 드레인 영역에 방출하거나, 반대로 플로팅 게이트 전극에 전자를 주입하거나 할 수 있다.
이와 같이 하여 플로팅 게이트의 전하량을 변화시켜, 불휘발성 메모리로서 기능시킨다. 이와 같은 메모리 셀을 매트릭스 형상으로 다수 배치하여, 메모리 어레이를 형성하고, 대용량의 반도체 불휘발성 메모리 장치를 얻을 수도 있다.
여기서, 특히 전자를 통과시키는 터널 절연막을 갖는 터널 영역은 중요하다.한편으로, 수십 만회에 이르는 다수회의 메모리 정보의 재기입을 가능하게 하고, 다른 한편으로, 메모리 정보의 수십년에 걸친 장기 보존 (전하 유지) 의 요구에 대해 지배적인 역할을 한다.
터널 영역 및 터널 절연막의 신뢰성 개선책으로서, 드레인 영역과 인접하고 불순물 농도가 상이한 터널 영역을 형성하여 재기입 특성이나 유지 특성을 향상시키는 예도 제안되어 있다 (예를 들어, 특허문헌 1 참조).
일본 공개특허공보 평1-160058호
그러나, 개선예와 같이 드레인 영역과 별도로 전용 터널 영역을 형성하는 반도체 장치에 있어서는, 점유 면적이 증대하여 반도체 장치의 비용 상승으로 이어지는 등의 문제점이 있었다. 점유 면적을 증가시키지 않고 터널 절연막의 열화를 억제시켜 높은 신뢰성을 가진 전기적 재기입이 가능한 반도체 불휘발성 메모리 장치를 얻는 것을 과제로 한다.
상기 문제점을 해결하기 위해서, 본 발명은 반도체 장치를 이하와 같이 구성하였다.
제 1 도전형의 반도체 기판과, 상기 반도체 기판의 표면에 서로 간격을 두고 형성된 제 2 도전형의 소스 영역과 드레인 영역과, 상기 소스 영역과 상기 드레인 영역 사이의 상기 반도체 기판의 표면인 채널 형성 영역과, 상기 소스 영역과 상기 드레인 영역과 상기 채널 형성 영역 상에 게이트 절연막을 개재하여 형성된 플로팅 게이트 전극과, 상기 플로팅 게이트 전극과 컨트롤 절연막을 개재하여 용량 결합된 컨트롤 게이트 전극과, 상기 드레인 영역 표면으로부터 파내려 가, 상기 드레인 영역의 일부에 형성된 미세한 구멍인 미세 구멍과, 상기 미세 구멍에 매립되는 형태로 배치된 상기 플로팅 게이트 전극의 일부인 돌출부와, 상기 미세 구멍의 표면과 상기 돌출부의 표면 사이에 형성된 터널 절연막과, 상기 돌출부의 주위에 배치된 터널 영역을 획정하는 터널 방지 영역을 갖는 전기적 재기입이 가능한 반도체 불휘발성 메모리 장치로 하였다.
여기서, 상기 터널 방지 영역이, 상기 미세 구멍에 접하는 상기 드레인 영역의 표면 부근에 형성된, 전기적으로 플로팅 상태인 제 1 도전형 영역인 전기적 재기입이 가능한 반도체 불휘발성 메모리 장치로 하였다.
또, 여기서, 상기 터널 방지 영역이, 상기 미세 구멍에 접하는 상기 드레인 영역의 표면 부근에 형성된, 제 2 도전형의 고불순물 농도 영역과 상기 돌출부 사이에 형성된, 상기 터널 영역의 터널 절연막보다 두꺼운 막두께를 갖는 제 2 터널 절연막인 전기적 재기입이 가능한 반도체 불휘발성 메모리 장치로 하였다.
이상 설명한 수단에 의해, 점유 면적이 작고 미세하며, 데이터 재기입시에 더 낮은 전압으로 효율적으로 재기입 동작을 할 수 있고, 터널 절연막의 열화를 억제시켜 높은 신뢰성을 가진 전기적 재기입이 가능한 반도체 불휘발성 메모리 장치를 얻을 수 있다.
도 1 은 본 발명에 의한 전기적 재기입이 가능한 반도체 불휘발성 메모리 장치의 제 1 실시예를 나타내는 모식적 단면도이다.
도 2 는 본 발명에 의한 전기적 재기입이 가능한 반도체 불휘발성 메모리 장치의 제 2 실시예를 나타내는 모식적 단면도이다.
도 3 은 본 발명에 의한 전기적 재기입이 가능한 반도체 불휘발성 메모리 장치의 제 3 실시예를 나타내는 모식적 단면도이다.
도 4 는 본 발명에 의한 전기적 재기입이 가능한 반도체 불휘발성 메모리 장치의 제 4 실시예를 나타내는 모식적 단면도이다.
도 5 는 본 발명에 의한 전기적 재기입이 가능한 반도체 불휘발성 메모리 장치의 제 5 실시예를 나타내는 모식적 단면도이다.
이하에서는 도면을 참고로 발명을 실시하기 위한 여러가지 형태를 실시예에 기초하여 설명한다.
[실시예 1]
도 1 은, 본 발명에 의한 전기적 재기입이 가능한 반도체 불휘발성 메모리 장치의 제 1 실시예를 나타내는 모식적 단면도이다.
제 1 도전형의 P 형 실리콘 기판 (101) 표면에 서로 간격을 두고 제 2 도전형의 N 형 소스 영역 (201) 과 드레인 영역 (202) 이 형성되고, 소스 영역 (201) 과 드레인 영역 (202) 사이의 P 형 실리콘 기판 (101) 표면인 채널 형성 영역과, 소스 영역 (201) 과 드레인 영역 (202) 과 채널 형성 영역 상에는, 예를 들어 실리콘 산화막으로 이루어지는 두께 400 Å 의 게이트 절연막 (301) 을 개재하여 폴리실리콘 등으로 이루어지는 플로팅 게이트 전극 (501) 이 형성되고, 플로팅 게이트 전극 (501) 의 상면에는 실리콘 산화막이나 실리콘 질화막 또는 그들의 복합막 등으로 이루어지는 컨트롤 절연막 (601) 을 개재하여 용량 결합된 폴리실리콘 등으로 이루어지는 컨트롤 게이트 전극 (701) 이 형성되어 있다.
여기서, 드레인 영역 (202) 의 일부에는, 직경이 4000 옹스트롬이며 깊이가 3000 옹스트롬인, 드레인 영역 (202) 표면으로부터 파내려 간 미세한 구멍인 미세 구멍 (120) 이 형성되어 있다. 플로팅 게이트 전극 (501) 은, 돌출부 (502) 를 가지고 있고, 돌출부 (502) 가 미세 구멍 (120) 에 매립되는 형태로 형성되어 있다. 드레인 영역 (202) 내의 터널 영역 (801) 에 있어서는, 미세 구멍 (120) 의 표면과 미세 구멍 (120) 에 매립되는 형태로 형성된 플로팅 게이트 전극 (501) 의 돌출부 (502) 의 표면 사이에, 예를 들어 실리콘 산화막이나 실리콘 질화막 또는 그들의 복합막 등으로 이루어지는 막두께가 80 옹스트롬인 터널 절연막 (401) 이 형성되어 있다.
또한, 터널 전류가 흐르는 터널 영역의 크기를 획정하기 위해서, 미세 구멍 (120) 에 접하는 드레인 영역 (202) 의 표면 부근에는, 드레인 영역 (202) 표면으로부터 깊이 800 옹스트롬의 위치에 이를 때까지, 불순물 농도를 1 세제곱 센티미터당 1O19 atms 로 한 전기적으로 플로팅 상태인 P 형 영역인 터널 방지 영역 (921) 이 형성되어 있다.
미세 구멍 (120) 측면에 형성되는 터널 영역 (801) 은 미세 구멍 (120) 의 저면에서부터 P 형 터널 방지 영역 (921) 의 저면까지의 부분이 되기 때문에, 실질적인 터널 영역 (801) 의 깊이는 겨우 2200 옹스트롬이 되고, 미세 구멍의 직경은 4000 옹스트롬이므로, 미세 구멍 (120) 의 저면 부분을 가미해도 미소한 면적의 터널 영역 (801) 및 터널 절연막 (401) 을 얻을 수 있다.
종래, 터널 절연막 (401) 은, 드레인 영역 (202) 표면의 터널 영역 (801) 표면에만 형성되었지만, 본 발명에 의한 실시예에 따르면, 미세 구멍 (120) 의 측면 및 저면에 형성되어 있다. 이로써, 종래의 평면적인 얼라이먼트 가공 정밀도로는 달성할 수 없었던, 미세한 면적의 터널 영역 (801) 및 터널 절연막 (401) 을 형성할 수 있게 된다. 미세한 면적의 터널 영역 (801) 을 형성함으로써, 컨트롤 절연막 (601) 을 개재하여 컨트롤 게이트 전극 (701) 과 플로팅 게이트 전극 (501) 사이에 형성되는 용량과, 플로팅 게이트 전극 (501) 과 터널 절연막 (401) 을 개재하여 드레인 영역 (202) 과의 사이에 형성되는 용량의 대비 지표인, 이른바 커플링비를 크게 할 수 있다.
또한, 미세 구멍 (120) 의 깊이는, 도 1 에 나타낸 제 1 실시예에서는 3000 옹스트롬으로 설정했는데, 이는, 미세 구멍 (120) 측면에 형성되는 터널 영역 (801) 은, 미세 구멍 (120) 의 저면에서부터 P 형 터널 방지 영역 (921) 의 저면까지의 부분이 되기 때문에, 미소한 면적의 터널 영역 (801) 을 형성하기 위해서 얕은 것이 좋고, 바람직하게는 3000 옹스트롬 이하가 바람직하기 때문인데, 가공 장치 등의 제한 면에서 어려운 경우에는, 5000 옹스트롬으로 함으로써도 종래에 비해 큰 효과를 발휘할 수 있다.
또, 미세 구멍 (120) 의 저면도 터널 영역 (801) 의 일부가 되므로, 미세 구멍 (120) 의 직경도 작을수록 좋다. 그래서, 미세 구멍 (120) 의 직경은, 바람직하게는 5000 옹스트롬 이하로 형성하고, 만일 미세 구멍 형성 가공 장치 등의 제한이 있는 경우에는, 차선책으로서 10000 옹스트롬 이하로 형성함으로써, 미세한 면적을 갖는 터널 영역 (801) 을 만드는 데에 효과를 발휘한다.
커플링비를 크게 함으로써, 컨트롤 게이트 전극 (701) 에 인가된 전압이 효율적으로 플로팅 게이트 전극 (501) 에 전달되기 때문에, 최종적으로 터널 절연막 (401) 을 개재한 플로팅 게이트 전극 (501) 과 드레인 영역 (202) 사이의 전위차를 얻기가 용이해지기 때문에, 데이터의 재기입 동작에 필요한 컨트롤 게이트 전극 (701) 으로의 인가 전압을 종래에 비해 더 작게 할 수 있다. 또, 커플링비를 확보하기 위해서 플로팅 게이트 전극 (501) 및 컨트롤 게이트 전극 (701) 을 종래와 같이 크게 형성할 필요도 없어져, 메모리 셀 전체를 미세화시킬 수 있게 된다.
또, 미세 구멍 (120) 에 접하는 드레인 영역 (202) 의 표면 부근에는, 표면으로부터의 깊이가 800 옹스트롬인 전기적으로 플로팅 상태인 P 형 터널 방지 영역 (921) 을 형성하고, 그 불순물 농도는 1 세제곱 센티미터당 1O19 atms 이므로, 드레인 영역 (202) 이나 플로팅 게이트 전극 (501) 에 높은 동작 전압이 인가된 경우에도 용이하게 반전층이나 공핍층이 형성되지 않는 농도이다. 그래서, 드레인 영역 (202) 표면 부근의 결함이 발생하기 쉬운 영역은 터널 영역 (801) 으로서 사용되지 않고, 결함이 적은 양질의 결정성을 갖는 내부 영역에 형성된 터널 절연막 (401) 을 개재하여, 드레인 영역 (202) 과 플로팅 게이트 전극 (501) 사이에서 전자를 주고 받을 (터널링할) 수 있다.
또, 터널 절연막 (401) 또는 컨트롤 절연막 (601) 중 적어도 일방은, 실리콘 산화막과 실리콘 질화막의 복합막으로서 더욱 신뢰성을 향상시킨다.
[실시예 2]
도 2 는, 본 발명에 의한 전기적 재기입이 가능한 반도체 불휘발성 메모리 장치의 제 2 실시예를 나타내는 모식적 단면도이다.
도 1 에 나타낸 제 1 실시예와 상이한 점은, 드레인 영역 (202) 내의 미세 구멍 (120) 의 저면을 따라, 전기적으로 플로팅 상태인 P 형 터널 방지 영역 (921) 이 추가로 형성되어 있는 점이며, 이로써, 미세 구멍 (120) 저면부의 터널 영역 (801) 의 형성을 방지할 수 있다.
도 1 에 나타낸 제 1 실시예에 비해, 터널 영역 (801) 의 면적을 더 작게 할 수 있어, 커플링비를 더욱 증대시킬 수 있게 된다. 그 밖의 설명에 대해서는, 도 1 과 동일한 부호를 부기함으로써 설명을 대신한다.
[실시예 3]
도 3 은, 본 발명에 의한 전기적 재기입이 가능한 반도체 불휘발성 메모리 장치의 제 3 실시예를 나타내는 모식적 단면도이다.
도 1 에 나타낸 제 1 실시예와 상이한 점은, 드레인 영역 (202) 내의 미세 구멍 (120) 의 저면이, 모서리가 둥글려진 형상으로 되어 있는 점이다. 플로팅 게이트 전극 (501) 이 매립된 미세 구멍 (120) 의 저부를 둥글린 형상으로 함으로써, 데이터 재기입시에 플로팅 게이트 전극 (501) 으로의 전자 주입이나, 터널 영역 (801) 으로의 전자 인발시에 고전계가 국소에 집중되는 것을 방지할 수 있고, 데이터 재기입 횟수를 증대시켜 신뢰성이 높은 반도체 불휘발성 메모리 장치를 얻을 수 있다. 그 밖의 설명에 대해서는, 도 1 과 동일한 부호를 부기함으로써 설명을 대신한다.
이들 수단에 의해, 점유 면적이 작고, 데이터 재기입시에 보다 낮은 전압으로 효율적으로 재기입 동작을 할 수 있고, 터널 절연막의 열화를 억제시켜 높은 신뢰성을 가진 전기적 재기입이 가능한 반도체 불휘발성 메모리 장치를 얻을 수 있다.
[실시예 4]
도 4 는, 본 발명에 의한 전기적 재기입이 가능한 반도체 불휘발성 메모리 장치의 제 4 실시예를 나타내는 모식적 단면도이다.
제 1 도전형의 P 형 실리콘 기판 (101) 표면에 서로 간격을 두고 제 2 도전형의 N 형 소스 영역 (201) 과 드레인 영역 (202) 이 형성되고, 소스 영역 (201) 과 드레인 영역 (202) 사이의 P 형 실리콘 기판 (101) 표면인 채널 형성 영역과, 소스 영역 (201) 과 드레인 영역 (202) 과 채널 형성 영역 상에는, 예를 들어 실리콘 산화막으로 이루어지는 두께 400 Å 의 게이트 절연막 (301) 을 개재하여 폴리실리콘 등으로 이루어지는 플로팅 게이트 전극 (501) 이 형성되고, 플로팅 게이트 전극 (501) 의 상면에는 실리콘 산화막이나 실리콘 질화막 또는 그들의 복합막 등으로 이루어지는 컨트롤 절연막 (601) 을 개재하여 용량 결합된 폴리실리콘 등으로 이루어지는 컨트롤 게이트 전극 (701) 이 형성되어 있다.
여기서, 드레인 영역 (202) 의 일부에는, 직경이 4000 옹스트롬이며 깊이가 3000 옹스트롬인, 드레인 영역 (202) 표면으로부터 파내려 간 미세한 구멍인 미세 구멍 (120) 이 형성되어 있다. 플로팅 게이트 전극 (501) 은, 돌출부 (502) 를 가지고 있고, 돌출부 (502) 가 미세 구멍 (120) 에 매립되는 형태로 형성되어 있다. 드레인 영역 (202) 내의 터널 영역 (801) 에 있어서는, 미세 구멍 (120) 의 표면과 미세 구멍 (120) 에 매립되는 형태로 형성된 플로팅 게이트 전극 (501) 의 돌출부 (502) 의 표면 사이에, 예를 들어 실리콘 산화막이나 실리콘 질화막 또는 그들의 복합막 등으로 이루어지는 막두께가 80 옹스트롬인 터널 절연막 (401) 이 형성되어 있다.
또한, 터널 전류가 흐르는 터널 영역의 크기를 획정하기 위해서, 미세 구멍 (120) 에 접하는 드레인 영역 (202) 의 표면 부근에는, 드레인 영역 (202) 표면에서부터 깊이 2000 옹스트롬의 위치에 이를 때까지, 불순물 농도를 1 세제곱 센티미터당 1O19 atms 로 한 N 형 고불순물 농도 영역 (222) 이 형성되어 있다. 미세 구멍 (120) 에 접하는 불순물 농도를 1 세제곱 센티미터당 1O19 atms 로 한 N 형 고불순물 농도 영역 (222) 의 측면에는, 드레인 영역 (202) 과 플로팅 게이트 전극 (501) 사이에 인가되는 최대 전계에 의해서도 전자의 터널링 현상을 발생시키지 않는 두꺼운 막두께를 갖는 제 2 터널 절연막이 형성되어 있어, 터널 방지 영역을 형성한다. 이것은 N 형 고불순물 농도 영역 (222) 의 불순물 농도를 1 세제곱 센티미터당 1O19 atms 로 하고 있으므로, 표면을 열산화시킨 경우에는 드레인 영역 (202) 의 측면에 비해 두꺼운 실리콘 산화막이 형성되기 때문으로, 특별한 공정을 필요로 하지 않는다는 제조상의 이점도 있다.
미세 구멍 (120) 의 측면에 형성되는 터널 영역 (801) 은, 미세 구멍 (120) 의 저면에서부터 N 형 고불순물 농도 영역 (222) 의 저면까지의 부분이 되기 때문에, 실질적인 터널 영역 (801) 의 깊이는 겨우 1000 옹스트롬이 되고, 미세 구멍의 직경은 4000 옹스트롬이므로, 미세 구멍 (120) 의 저면 부분을 가미해도 미소한 면적의 터널 영역 (801) 및 터널 절연막 (401) 을 얻을 수 있다.
종래, 터널 절연막 (401) 은, 드레인 영역 (202) 표면의 터널 영역 (801) 표면에 형성되었지만, 본 발명에 의한 실시예에 따르면, 터널 절연막 (401) 은, 미세 구멍 (120) 의 측면 및 저면에 형성되어 있다. 이로써, 종래의 평면적인 얼라이먼트 가공 정밀도로는 달성할 수 없었던, 미세한 면적의 터널 영역 (801) 및 터널 절연막 (401) 을 형성할 수 있게 된다. 미세한 면적의 터널 영역 (801) 을 형성함으로써, 컨트롤 절연막 (601) 을 개재하여 컨트롤 게이트 전극 (701) 과 플로팅 게이트 전극 (501) 사이에 형성되는 용량과, 플로팅 게이트 전극 (501) 과 터널 절연막 (401) 을 개재하여 드레인 영역 (202) 과의 사이에 형성되는 용량의 대비 지표인, 이른바 커플링비를 크게 할 수 있다.
또, 미세 구멍 (120) 의 깊이는, 도 4 에 나타낸 제 4 실시예에서는, 3000 옹스트롬으로 설정했는데, 이것은, 미세 구멍 (120) 측면에 형성되는 터널 영역 (801) 은, 미세 구멍 (120) 의 저면에서부터 N 형 고불순물 농도 영역 (222) 의 저면까지의 부분이 되기 때문에, 미소한 면적의 터널 영역 (801) 을 형성하기 위해 얕은 것이 좋고, 바람직하게는 3000 옹스트롬 이하가 바람직하기 때문이지만, 가공 장치 등의 제한 면에서 어려운 경우에는, 5000 옹스트롬으로 함으로써도 종래에 비해 큰 효과를 발휘할 수 있다.
또, 미세 구멍 (120) 의 저면도 터널 영역 (801) 의 일부가 되므로, 미세 구멍 (120) 의 직경도 작을수록 좋다. 그래서, 미세 구멍 (120) 의 직경은, 바람직하게는 5000 옹스트롬 이하로 형성하고, 만일 미세 구멍 형성 가공 장치 등의 제한이 있는 경우에는, 차선책으로서 10000 옹스트롬 이하로 형성함으로써, 미세한 면적을 갖는 터널 영역 (801) 을 만드는 데에 효과를 발휘한다.
커플링비를 크게 함으로써, 컨트롤 게이트 전극 (701) 에 인가된 전압이 효율적으로 플로팅 게이트 전극 (501) 에 전달되기 때문에, 최종적으로 터널 절연막 (401) 을 개재한 플로팅 게이트 전극 (501) 과 드레인 영역 (202) 사이의 전위차를 얻기가 용이해지기 때문에, 데이터의 재기입 동작에 필요한 컨트롤 게이트 전극 (701) 으로의 인가 전압을 종래에 비해 더 작게 할 수 있다. 또, 커플링비를 확보하기 위해서 플로팅 게이트 전극 (501) 및 컨트롤 게이트 전극 (701) 을 종래와 같이 크게 형성할 필요도 없어져, 메모리 셀 전체를 미세화시킬 수 있게 된다.
또, 미세 구멍 (120) 에 접하는 드레인 영역 (202) 의 표면 부근에는, 표면으로부터의 깊이가 1000 옹스트롬이 되는 N 형 고불순물 농도 영역 (222) 를 형성하고, 그 불순물 농도를 1 세제곱 센티미터당 1019 atms 로 하고, N 형 고불순물 농도 영역 (222) 표면에는, 미세 구멍 (120) 에 접하는 다른 드레인 영역 (202) 내에 형성되는 터널 영역 (801) 표면의 터널 절연막 (401) 의 막두께보다 막두께가 두껍고, 동작 전압 범위 내에서 터널링 현상을 발생시키지 않는 제 2 터널 절연막이 형성되어 있다. 그래서, 드레인 영역 (202) 표면 부근의 결함이 발생하기 쉬운 영역은 터널 영역 (801) 으로서 사용되지 않고, 결함이 적은 양질의 결정성을 갖는 내부 영역에 형성된 터널 절연막 (401) 을 개재하여, 드레인 영역 (202) 과 플로팅 게이트 전극 (501) 사이에서 전자를 주고 받을 (터널링할) 수 있다.
또, 터널 절연막 (401) 또는 컨트롤 절연막 (601) 중 적어도 일방은, 실리콘 산화막과 실리콘 질화막의 복합막으로서 더욱 신뢰성을 향상시킨다.
[실시예 5]
도 5 는, 본 발명에 의한 전기적 재기입이 가능한 반도체 불휘발성 메모리 장치의 제 5 실시예를 나타내는 모식적 단면도이다.
도 4 에 나타낸 제 4 실시예와 상이한 점은, 드레인 영역 (202) 내의 미세 구멍 (120) 의 측면에 접하는 영역이, 모두 N 형 고불순물 농도 영역 (222) 에 의해 덮여 있는 점이다. 이로써, 드레인 영역 (202) 의 더나은 저저항화를 도모할 수 있음과 함께, 미세 구멍 (120) 에 접하는 드레인 영역 (202) 내의 터널 영역 (801) 이 미세 구멍 (120) 의 저면 부분에만 형성되도록, N 형 고불순물 농도 영역 (222) 을 형성함으로써, 미세 구멍 (120) 측면부의 터널 영역 (801) 의 형성을 방지하고, 미세 구멍 (120) 저면부에만 터널 영역 (801) 을 형성할 수 있다. 그래서, 도 4 에 나타낸 제 4 실시예에 비해, 터널 영역 (801) 의 면적을 더 작게 할 수 있어, 커플링비를 더욱 증대시킬 수 있게 된다. 그 밖의 설명에 대해서는, 도 4 와 동일한 부호를 부기함으로써 설명을 대신한다.
이들 수단에 의해, 점유 면적이 작고 미세하며, 데이터 재기입시에 보다 낮은 전압으로 효율적으로 재기입 동작을 할 수 있고, 터널 절연막의 열화를 억제시켜 높은 신뢰성을 가진 전기적 재기입이 가능한 반도체 불휘발성 메모리 장치를 얻을 수 있다.
101 P 형 실리콘 기판
120 미세 구멍
201 소스 영역
202 드레인 영역
301 게이트 절연막
401 터널 절연막
501 플로팅 게이트 전극
601 컨트롤 절연막
701 컨트롤 게이트 전극
801 터널 영역
921 P 형 터널 방지 영역

Claims (9)

  1. 제 1 도전형의 반도체 기판과,
    상기 반도체 기판의 표면에, 서로 간격을 두고 형성된 제 2 도전형의 소스 영역과 드레인 영역과,
    상기 소스 영역과 상기 드레인 영역 사이의 상기 반도체 기판의 표면인 채널 형성 영역과,
    상기 소스 영역과 상기 드레인 영역과 상기 채널 형성 영역 상에 게이트 절연막을 개재하여 형성된 플로팅 게이트 전극과,
    상기 플로팅 게이트 전극과 컨트롤 절연막을 개재하여 형성된, 상기 플로팅 게이트 전극과 용량 결합되어 있는 컨트롤 게이트 전극과,
    상기 드레인 영역의 표면으로부터 파내려 가, 상기 드레인 영역의 일부에 형성된 미세 구멍과,
    상기 미세 구멍에 매립되는 형태로 배치된, 상기 플로팅 게이트 전극의 일부인 돌출부와,
    상기 돌출부의 주위에 배치된, 터널 영역을 획정하는 터널 방지 영역과,
    상기 미세 구멍의 표면과 상기 터널 영역 내의 상기 돌출부의 표면 사이에 형성된 터널 절연막을 갖고,
    상기 터널 방지 영역이, 상기 미세 구멍에 접하는 상기 드레인 영역의 표면 부근에 형성된, 전기적으로 플로팅 상태인 제 1 도전형 영역인, 전기적 재기입이 가능한 반도체 불휘발성 메모리 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 드레인 영역의, 상기 미세 구멍의 저면에 접하는 영역에는, 추가로, 전기적으로 플로팅 상태인 제 1 도전형의 제 2 터널 방지 영역이 형성되어 있는, 전기적 재기입이 가능한 반도체 불휘발성 메모리 장치.
  4. 제 1 항에 있어서,
    상기 터널 절연막 또는 상기 컨트롤 절연막 중 적어도 일방은, 실리콘 산화막과 실리콘 질화막의 복합막인, 전기적 재기입이 가능한 반도체 불휘발성 메모리 장치.
  5. 제 1 항에 있어서,
    상기 드레인 영역의, 상기 미세 구멍의 저면에 접하는 영역은, 모서리가 둥글려진 형상인, 전기적 재기입이 가능한 반도체 불휘발성 메모리 장치.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
KR1020110144248A 2010-12-29 2011-12-28 반도체 불휘발성 메모리 장치 KR101900103B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2010-294481 2010-12-29
JP2010294481 2010-12-29
JP2010294482 2010-12-29
JPJP-P-2010-294482 2010-12-29
JPJP-P-2011-254289 2011-11-21
JP2011254289A JP5829896B2 (ja) 2010-12-29 2011-11-21 半導体不揮発性メモリ装置

Publications (2)

Publication Number Publication Date
KR20120076316A KR20120076316A (ko) 2012-07-09
KR101900103B1 true KR101900103B1 (ko) 2018-09-18

Family

ID=46379998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110144248A KR101900103B1 (ko) 2010-12-29 2011-12-28 반도체 불휘발성 메모리 장치

Country Status (5)

Country Link
US (1) US8558302B2 (ko)
JP (1) JP5829896B2 (ko)
KR (1) KR101900103B1 (ko)
CN (1) CN102569304B (ko)
TW (1) TWI578533B (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2634492B2 (ja) * 1991-01-23 1997-07-23 松下電子工業株式会社 不揮発性半導体記憶装置の製造方法
CN1381883A (zh) 2001-04-13 2002-11-27 华邦电子股份有限公司 电可擦可编程只读存储器单元及其制造方法
JP2005252265A (ja) * 2004-03-04 2005-09-15 Texas Instruments Inc トランジスタおよび基板に電流経路を形成する方法並びに携帯型電子デバイス
JP2006186073A (ja) 2004-12-27 2006-07-13 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2691204B2 (ja) 1987-12-16 1997-12-17 セイコーインスツルメンツ株式会社 半導体不揮発性メモリ
JPH03218075A (ja) * 1990-01-23 1991-09-25 Matsushita Electron Corp 半導体記憶装置の製造方法
US6097056A (en) * 1998-04-28 2000-08-01 International Business Machines Corporation Field effect transistor having a floating gate
KR100621545B1 (ko) * 2005-01-04 2006-09-19 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR101001257B1 (ko) * 2008-10-06 2010-12-14 주식회사 동부하이텍 이이피롬 및 그의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2634492B2 (ja) * 1991-01-23 1997-07-23 松下電子工業株式会社 不揮発性半導体記憶装置の製造方法
CN1381883A (zh) 2001-04-13 2002-11-27 华邦电子股份有限公司 电可擦可编程只读存储器单元及其制造方法
JP2005252265A (ja) * 2004-03-04 2005-09-15 Texas Instruments Inc トランジスタおよび基板に電流経路を形成する方法並びに携帯型電子デバイス
JP2006186073A (ja) 2004-12-27 2006-07-13 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN102569304B (zh) 2016-01-20
US8558302B2 (en) 2013-10-15
JP5829896B2 (ja) 2015-12-09
JP2012151444A (ja) 2012-08-09
KR20120076316A (ko) 2012-07-09
TWI578533B (zh) 2017-04-11
CN102569304A (zh) 2012-07-11
US20120168845A1 (en) 2012-07-05
TW201240094A (en) 2012-10-01

Similar Documents

Publication Publication Date Title
KR101004213B1 (ko) 반도체 장치
JP2008530771A (ja) 多重データを保存するための電気的に書換え可能な非揮発性メモリセル及びその製造方法
US9368506B2 (en) Integrated circuits and methods for operating integrated circuits with non-volatile memory
US10366757B2 (en) Compact non-volatile memory device
US20100039868A1 (en) Low voltage, low power single poly EEPROM
JP5838078B2 (ja) 半導体不揮発性メモリ装置
JP2009194140A (ja) 半導体装置およびその製造方法
US20170222036A1 (en) Memory Cell And Non-Volatile Semiconductor Storage Device
KR101900103B1 (ko) 반도체 불휘발성 메모리 장치
CN102063938B (zh) Mtp器件的单元结构
US6703662B1 (en) Semiconductor device and manufacturing method thereof
JP4854375B2 (ja) 半導体記憶装置及びその製造方法、並びに携帯電子機器
JP2021106298A (ja) 半導体メモリの製造方法
KR20170130344A (ko) 반도체 장치 및 그 제조 방법
KR20120076323A (ko) 반도체 불휘발성 메모리 장치
US8390052B2 (en) Nonvolatile semiconductor memory device
WO2016194827A1 (ja) メモリセルおよび不揮発性半導体記憶装置
JP2012069822A (ja) 半導体不揮発性メモリ装置
JP5859873B2 (ja) 半導体不揮発性メモリ装置
JP5606235B2 (ja) 半導体不揮発性メモリ装置
JP2023061526A (ja) 半導体装置
JP2012119598A (ja) 半導体記憶装置
WO2016104482A1 (ja) メモリセルおよび不揮発性半導体記憶装置
JP2012164822A (ja) 半導体不揮発性メモリ装置
JP2012164823A (ja) 半導体不揮発性メモリ装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant