JP2012069822A - 半導体不揮発性メモリ装置 - Google Patents
半導体不揮発性メモリ装置 Download PDFInfo
- Publication number
- JP2012069822A JP2012069822A JP2010214465A JP2010214465A JP2012069822A JP 2012069822 A JP2012069822 A JP 2012069822A JP 2010214465 A JP2010214465 A JP 2010214465A JP 2010214465 A JP2010214465 A JP 2010214465A JP 2012069822 A JP2012069822 A JP 2012069822A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate electrode
- floating gate
- nonvolatile memory
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書 き換え可能な半導体不揮発性メモリ装置を得ることを目的とする。
【解決手段】電気的書き換え可能な半導体不揮発性メモリにおいて、第2導電型のドレイン領域内のトンネル領域と前記フローティングゲート電極領域との間には、トンネル絶縁膜が設けられており、前記フローティングゲート電極は第1導電型の導電体で形成されている電気的書き換え可能な半導体不揮発性メモリ装置。
【選択図】 図1
【解決手段】電気的書き換え可能な半導体不揮発性メモリにおいて、第2導電型のドレイン領域内のトンネル領域と前記フローティングゲート電極領域との間には、トンネル絶縁膜が設けられており、前記フローティングゲート電極は第1導電型の導電体で形成されている電気的書き換え可能な半導体不揮発性メモリ装置。
【選択図】 図1
Description
本発明は、電子機器に用いられる電気的書き換え可能な半導体不揮発性メモリ装置に関する。
電気的書き換え可能な半導体不揮発性メモリセル(以下EEPROMセルと略す)は、P型シリコン基板上にチャネル領域を介してN型ソース領域とN型ドレイン領域が配置され、N型ドレイン領域上の一部にトンネル領域を設け、約100Åあるいはそれ以下の薄いシリコン酸化膜あるはシリコン酸化膜とシリコン窒化膜の複合膜などからなるトンネル絶縁膜を介してフローティングゲート電極が形成され、フローティングゲート電極上には薄い絶縁膜からなるコントロール絶縁膜を介してコントロールゲート電極が形成され、フローティングゲート電極はコントロールゲート電極と強く容量結合している。
フローティングゲート電極およびコントロールゲート電極は、チャネル領域上に延設されておりチャネル領域のコンダクタンスはフローティングゲート電極の電位によって変化する。
したがって、フローティングゲート電極中の電荷量を変えることにより情報を不揮発性で記憶することができる。トンネル領域を兼ねたドレイン領域にコントロールゲートに対して約15V以上の電位差を与えることにより、フローティングゲートの電子をトンネル領域のトンネル絶縁膜を介してドレイン領域に放出したり、逆にフローティングゲート電極に注入したりすることができる。
このようにして、フローティングゲートの電荷量を変化させて、不揮発性メモリとして機能させる。
このようなEEPROMセルをマトリクス状に多数配置して、メモリアレイを形成し、大容量の不揮発性メモリ半導体装置を得る。
ここで、特に電子を通過させるトンネル絶縁膜を有するトンネル領域は重要で、数十万回に及ぶ多数回のメモリセル情報の書き換えを可能にすることや、メモリ情報の数十年にわたる長期保存(電荷の保持)の要求に対して支配的な役目を果たす。
トンネル領域およびトンネル絶縁膜の信頼性改善策として、ドレイン領域と隣接して不純物濃度の異なるトンネル領域を設けて書き換え特性や保持特性を向上させる例も提案されている(例えば、特許文献1参照)。
しかしながら、改善例のようにドレイン領域と別に専用のトンネル領域を設ける半導体装置においては、占有面積が増大し半導体装置のコストアップに繋がるなどの問題点があった。
上記問題点を解決するために、本発明は半導体装置を以下のように構成した。
第1導電型の半導体表面領域の表面に、互いに間隔を置いて設けられた第2導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域表面であるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロール絶縁膜を介して容量結合したコントロール電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、前記ドレイン領域内のトンネル領域と前記フローティングゲート電極領域との間には、トンネル絶縁膜が設けられており、前記フローティングゲート電極は第1導電型の導電体で形成されている電気的書き換え可能な半導体不揮発性メモリ装置とした。
第1導電型の半導体表面領域の表面に、互いに間隔を置いて設けられた第2導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域表面であるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロール絶縁膜を介して容量結合したコントロール電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、前記ドレイン領域内のトンネル領域と前記フローティングゲート電極領域との間には、トンネル絶縁膜が設けられており、前記フローティングゲート電極は第1導電型の導電体で形成されている電気的書き換え可能な半導体不揮発性メモリ装置とした。
また、前記ドレイン領域内の前記トンネル領域の表面には薄い不純物濃度の第2導電型の領域が形成されている電気的書き換え可能な半導体不揮発性メモリ装置とした。
また、前記フローティングゲート電極の第1導電型の不純物濃度は、1立方センチメートル当たり1E18atms以上である電気的書き換え可能な半導体不揮発性メモリ装置とした。
また、前記フローティングゲート電極の第1導電型の不純物濃度は、1立方センチメートル当たり1E18atms以上である電気的書き換え可能な半導体不揮発性メモリ装置とした。
また、前記薄い不純物濃度の第2導電型の領域の不純物濃度は、1立方センチメートル当たり1E17atms以下である電気的書き換え可能な半導体不揮発性メモリ装置とした。
また、前記薄い不純物濃度の第2導電型の領域は、前記ドレイン領域によって、側面側、底面側とも全てを囲まれている電気的書き換え可能な半導体不揮発性メモリ装置とした。
また、前記薄い不純物濃度の第2導電型の領域は、前記ドレイン領域によって、側面側、底面側とも全てを囲まれている電気的書き換え可能な半導体不揮発性メモリ装置とした。
これらの手段によって、電気的書き換え可能な半導体不揮発性メモリ装置における書き換え特性や保持特性に顕著に影響を与えるトンネル領域において、フローティングゲート電極が第1導電型で形成されているため、第2導電型のドレイン領域内のトンネル領域の表面が仕事関数差によって空乏化され、特にフローティングゲート電極からドレイン領域に電子を放出する際には、フローティングゲート電極とドレイン領域との電位差による効果も加わり、より空乏化が進む。これによって実質的なトンネル絶縁膜の厚さを増加する役目を果たし、トンネル絶縁膜にかかる電界強度を緩和することができる。また、空乏化によって、欠陥などを生じやすい不安定なドレイン領域の表面部分を使用せず、実質的にドレイン領域表面から奥側入った領域をトンネル絶縁膜の界面にすることができる。
ドレイン領域内のトンネル領域の表面に薄い不純物濃度の第2導電型の領域が形成した場合には、空乏化はさらに進行しやすくなる。
フローティングゲート電極の第1導電型の不純物濃度は、1立方センチメートル当たり1×1018atms以上としてフローティングゲート電極自身の空乏化の進行を防止しつつ、薄い不純物濃度の第2導電型の領域の不純物濃度を、1立方センチメートル当たり1×1017atms以下としたため、ドレイン領域側への空乏化はより進行しやすくなる。
さらに、薄い不純物濃度の第2導電型の領域の周囲は、側面、底面とも高い不純物濃度領域からなるドレイン領域によって全てを囲まれているため、配線からトンネル領域に至る間のドレイン領域内での電位の低下、降下を抑えて、トンネル領域まで電位を一定に保つことができ、効果的にトンネル領域に所望の電位を与えることができる。
これらによって、書き換え時にトンネル絶縁膜に強い電界がかかることを防止でき、欠陥の多い表面領域を使用せず、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。
本発明を実施するための形態について、図面を参照して説明する。
図1は、本発明による電気的書き換え可能な半導体不揮発性メモリ装置の第1の実施例を示す模式的断面図である。
第1導電型のP型の半導体基板101表面に、互いに間隔を置いて第2導電型のN型のソース領域201とドレイン領域202とが設けられ、ソース領域201とドレイン領域202との間のP型の半導体基板101表面であるチャネル形成領域と、ソース領域201とドレイン領域202とチャネル形成領域の上には、例えばシリコン酸化膜からなる厚さ400Åのゲート絶縁膜301を介してポリシリコンなどからなるフローティングゲート電極501が設けられ、フローティングゲート電極501上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるコントロール絶縁膜601を介して容量結合したポリシリコンなどからなるコントロール電極701が形成されており、ドレイン領域202内のトンネル領域801とフローティングゲート電極501との間には、トンネル絶縁膜401が設けられており、トンネル絶縁膜401の膜厚は例えば80Åに設定されている。
ここで、フローティングゲート電極501はP型のポリシリコンにより形成され、P型の不純物濃度は1立方センチメートル当たり1×1018atms以上の濃い不純物濃度にて形成している。
これらの手段によって、電気的書き換え可能な半導体不揮発性メモリ装置における書き換え特性や保持特性に顕著に影響を与えるトンネル領域801において、フローティングゲート電極501が濃いP型の不純物濃度を有するポリシリコンで形成されているため、ドレイン領域202内のトンネル領域801の表面がP型のフローティングゲート電極501とN型のドレイン領域202の仕事関数差によって空乏化され、特にフローティングゲート電極501からドレイン領域202に電子を放出する際には、フローティングゲート電極501とドレイン領域202との電位差による効果も加わり、より空乏化が進む。これによって実質的にトンネル絶縁膜401の厚さを増加する役目を果たし、トンネル絶縁膜401にかかる電界強度を緩和することができる。また、空乏化によって、欠陥などを生じやすい不安定なドレイン領域202の表面部分を使用せず、実質的にドレイン領域202表面から奥側に入った領域をトンネル絶縁膜401の界面にすることができる。
このように、本発明の実施例によれば、書き換え時にトンネル絶縁膜に強い電界がかかることを防止でき、欠陥の多い表面領域を使用せず、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。
図2は、本発明による電気的書き換え可能な半導体不揮発性メモリ装置の第1の実施例を示す模式的断面図である。
図1に示した第1の実施例と異なる点は、トンネル絶縁膜401の下部であり、ドレイン領域202内のトンネル領域801表面に薄い不純物濃度の第2導電型の領域として、薄い不純物濃度のN型領域911が形成されている点である。
図1に示した第1の実施例で説明した点に加え、第2の実施例では、薄い不純物濃度のN型領域911の不純物濃度は、1立方センチメートル当たり1×1017atms以下としているため、ドレイン領域202内のトンネル領域801の表面にある薄い不純物濃度のN型領域911が、第1の実施例の場合に比べてさらに空乏化されやすい。通常のメモリの電気的書き換え時にかかる、ドレイン領域202とフローティングゲート電極501との間の十数Vの電圧差によって十分空乏化されることができる。
さらに、薄い不純物濃度のN型領域911の周囲は、側面、底面とも高いN型の不純物濃度領域からなるドレイン領域202によって全てを囲まれているため、配線からトンネル領域801に至る間のドレイン領域202内での電位の低下、降下を抑えて、トンネル領域801まで電位を一定に保つことができ、より効果的にトンネル領域801に所望の電位を与えることができる。
その他の説明については、図1と同一の符号を付記することで説明に代える。
その他の説明については、図1と同一の符号を付記することで説明に代える。
以上説明したように、図1、図2に示した本発明による実施例によれば、書き換え時にトンネル絶縁膜に強い電界がかかることを防止でき、欠陥の多い表面領域を使用せず、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。
101 P型のシリコン基板
201 N型ソース領域
202 N型ドレイン領域
301 ゲート絶縁膜
401 トンネル絶縁膜
501 フローティングゲート電極
601 コントロール絶縁膜
701 コントロールゲート電極
801 トンネル領域
911 薄い不純物濃度のN型領域
201 N型ソース領域
202 N型ドレイン領域
301 ゲート絶縁膜
401 トンネル絶縁膜
501 フローティングゲート電極
601 コントロール絶縁膜
701 コントロールゲート電極
801 トンネル領域
911 薄い不純物濃度のN型領域
Claims (5)
- 第1導電型の半導体基板の表面領域に、互いに間隔を置いて設けられた第2導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体基板の表面領域であるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロール絶縁膜を介して容量結合したコントロール電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、前記ドレイン領域内のトンネル領域と前記フローティングゲート電極との間には、トンネル絶縁膜が設けられており、前記フローティングゲート電極は第1導電型の導電体で形成されている電気的書き換え可能な半導体不揮発性メモリ装置。
- 前記ドレイン領域内の前記トンネル領域の表面には薄い不純物濃度の第2導電型の領域が形成されている請求項1記載の電気的書き換え可能な半導体不揮発性メモリ装置。
- 前記フローティングゲート電極の第1導電型の不純物濃度は、1立方センチメートル当たり1×1018atms以上である請求項1記載の電気的書き換え可能な半導体不揮発性メモリ装置。
- 前記薄い不純物濃度の第2導電型の領域の不純物濃度は、1立方センチメートル当たり1×1017atms以下である請求項2記載の電気的書き換え可能な半導体不揮発性メモリ装置。
- 前記薄い不純物濃度の第2導電型の領域は、前記ドレイン領域によって、側面側、底面側とも全てを囲まれている請求項2記載の電気的書き換え可能な半導体不揮発性メモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010214465A JP2012069822A (ja) | 2010-09-24 | 2010-09-24 | 半導体不揮発性メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010214465A JP2012069822A (ja) | 2010-09-24 | 2010-09-24 | 半導体不揮発性メモリ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012069822A true JP2012069822A (ja) | 2012-04-05 |
Family
ID=46166698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010214465A Withdrawn JP2012069822A (ja) | 2010-09-24 | 2010-09-24 | 半導体不揮発性メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012069822A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9190154B2 (en) | 2014-03-11 | 2015-11-17 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6437878A (en) * | 1987-08-03 | 1989-02-08 | Nec Corp | Nonvolatile semiconductor storage device |
JPH02372A (ja) * | 1987-07-08 | 1990-01-05 | Hitachi Ltd | 半導体装置 |
JPH04211177A (ja) * | 1990-03-08 | 1992-08-03 | Matsushita Electron Corp | 不揮発性半導体記憶装置およびその製造方法 |
JPH1056090A (ja) * | 1996-05-17 | 1998-02-24 | Siemens Ag | 補償注入層を有する半導体デバイス及びその製造方法 |
-
2010
- 2010-09-24 JP JP2010214465A patent/JP2012069822A/ja not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02372A (ja) * | 1987-07-08 | 1990-01-05 | Hitachi Ltd | 半導体装置 |
JPS6437878A (en) * | 1987-08-03 | 1989-02-08 | Nec Corp | Nonvolatile semiconductor storage device |
JPH04211177A (ja) * | 1990-03-08 | 1992-08-03 | Matsushita Electron Corp | 不揮発性半導体記憶装置およびその製造方法 |
JPH1056090A (ja) * | 1996-05-17 | 1998-02-24 | Siemens Ag | 補償注入層を有する半導体デバイス及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9190154B2 (en) | 2014-03-11 | 2015-11-17 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010192895A (ja) | 不揮発性メモリセル及びその製造方法 | |
JP2009503859A (ja) | 不揮発性メモリ | |
JP2018056422A (ja) | 半導体装置 | |
JP5838078B2 (ja) | 半導体不揮発性メモリ装置 | |
TWI612523B (zh) | 記憶體單元及非揮發性半導體記憶裝置 | |
TWI442551B (zh) | 記憶體元件及其製造方法 | |
JP5839958B2 (ja) | 半導体不揮発性メモリ装置 | |
JP2012069822A (ja) | 半導体不揮発性メモリ装置 | |
US10312254B2 (en) | Semiconductor device and a manufacturing method thereof | |
JP5859873B2 (ja) | 半導体不揮発性メモリ装置 | |
JP5606235B2 (ja) | 半導体不揮発性メモリ装置 | |
JP2007288060A (ja) | 半導体記憶装置及びその製造方法、並びに携帯電子機器 | |
JP5588293B2 (ja) | 半導体不揮発性メモリ装置 | |
JP2012074515A (ja) | 半導体不揮発性メモリ装置 | |
JP5829896B2 (ja) | 半導体不揮発性メモリ装置 | |
JP2012069821A (ja) | 半導体不揮発性メモリ装置 | |
JP2012074516A (ja) | 半導体不揮発性メモリ装置 | |
JP2012074518A (ja) | 半導体不揮発性メモリ装置 | |
TWI434283B (zh) | 快閃記憶體單元以及快閃記憶體單元之操作方法 | |
JP2012134322A (ja) | 半導体不揮発性メモリ装置 | |
JP2012164822A (ja) | 半導体不揮発性メモリ装置 | |
JP2012164823A (ja) | 半導体不揮発性メモリ装置 | |
JP2013172098A (ja) | 半導体不揮発性メモリ装置 | |
JP2012134324A (ja) | 半導体不揮発性メモリ装置 | |
JP2012134323A (ja) | 半導体不揮発性メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130711 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20140605 |