JP5588293B2 - 半導体不揮発性メモリ装置 - Google Patents

半導体不揮発性メモリ装置 Download PDF

Info

Publication number
JP5588293B2
JP5588293B2 JP2010222192A JP2010222192A JP5588293B2 JP 5588293 B2 JP5588293 B2 JP 5588293B2 JP 2010222192 A JP2010222192 A JP 2010222192A JP 2010222192 A JP2010222192 A JP 2010222192A JP 5588293 B2 JP5588293 B2 JP 5588293B2
Authority
JP
Japan
Prior art keywords
region
insulating film
tunnel
gate electrode
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010222192A
Other languages
English (en)
Other versions
JP2012079839A (ja
JP2012079839A5 (ja
Inventor
博昭 鷹巣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2010222192A priority Critical patent/JP5588293B2/ja
Publication of JP2012079839A publication Critical patent/JP2012079839A/ja
Publication of JP2012079839A5 publication Critical patent/JP2012079839A5/ja
Application granted granted Critical
Publication of JP5588293B2 publication Critical patent/JP5588293B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、電子機器に用いられる電気的書き換え可能な半導体不揮発性メモリ装置に関する。
電気的書き換え可能な半導体不揮発性メモリセル(以下EEPROMセルと略す)は、P型シリコン基板上にチャネル領域を介してN型ソース領域とN型ドレイン領域が配置され、N型ドレイン領域上の一部にトンネル領域を設け、約100Åあるいはそれ以下の薄いシリコン酸化膜あるはシリコン酸化膜とシリコン窒化膜の複合膜などからなるトンネル絶縁膜を介してフローティングゲート電極が形成され、フローティングゲート電極上には薄い絶縁膜からなるコントロールゲート絶縁膜を介してコントロールゲート電極が形成され、フローティングゲート電極はコントロールゲート電極と強く容量結合している。
フローティングゲート電極およびコントロールゲート電極は、チャネル領域上に延設されておりチャネル領域のコンダクタンスはフローティングゲート電極の電位によって変化する。
したがって、フローティングゲート電極中の電荷量を変えることにより情報を不揮発性で記憶することができる。トンネル領域を兼ねたドレイン領域にコントロールゲートに対して約15v以上の電位差を与えることにより、フローティングゲートの電子をトンネル領域のトンネル絶縁膜を介してドレイン領域に放出したり、逆にフローティングゲート電極に注入したりすることができる。
このようにして、フローティングゲートの電荷量を変化させて、不揮発性メモリとして機能させる。このようなEEPROMセルをマトリクス状に多数配置して、メモリアレイを形成し、大容量の不揮発性メモリ半導体装置を得ることができる。
ここで、特に電子を通過させるトンネル絶縁膜を有するトンネル領域は重要で、数十万回に及ぶ多数回のメモリセル情報の書き換えを可能にすることや、メモリ情報の数十年にわたる長期保存(電荷の保持)の要求に対して支配的な役目を果たす。
トンネル領域およびトンネル絶縁膜の信頼性改善策として、ドレイン領域と隣接して不純物濃度の異なるトンネル領域を設けて書き換え特性や保持特性を向上させる例も提案されている(例えば、特許文献1参照)。
特開平1−160058号公報
しかしながら、改善例のようにドレイン領域と別に専用のトンネル領域を設ける半導体装置においては、占有面積が増大し半導体装置のコストアップに繋がるなどの問題点があった。また、書き換え特性や保持特性に顕著に影響を与えるトンネル領域のエッジへの配慮はなされていなかった。
上記問題点を解決するために、本発明は半導体装置を以下のように構成した。
第1導電型の半導体表面領域の表面に、互いに間隔を置いて設けられた第2導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域表面であるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロールゲート絶縁膜を介して容量結合したコントロールゲート電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、前記ドレイン領域内のトンネル領域には、トンネル絶縁膜が設けられており、前記トンネル絶縁膜の上部であって、前記トンネル領域のエッジ部から離間した位置に、電荷受け渡し用電極が配置され、前記電荷受け渡し用電極と前記フローティングゲート電極とは、電気的に接続されている電気的書き換え可能な半導体不揮発性メモリ装置とした。
また、前記電荷受け渡し用電極と前記フローティングゲート電極とは、同一の材料により形成されている電気的書き換え可能な半導体不揮発性メモリ装置とした。
また、前記電荷受け渡し用電極と前記フローティングゲート電極とは、ポリシリコンにより形成されている電気的書き換え可能な半導体不揮発性メモリ装置とした。
前記電荷受け渡し用電極と前記トンネル領域のエッジ部との離間幅は、前記ゲート絶縁膜の膜厚以上である電気的書き換え可能な半導体不揮発性メモリ装置とした。
さらに、前記トンネル絶縁膜あるいは前記コントロールゲート絶縁膜の少なくとも一方は、シリコン酸化膜とシリコン窒化膜の複合膜である電気的書き換え可能な半導体不揮発性メモリ装置とした。
電気的書き換え可能な半導体不揮発性メモリ装置における書き換え特性や保持特性に顕著に影響を与えるトンネル領域の欠陥の生じやすいエッジ部において、前記トンネル絶縁膜の上部であって、前記トンネル領域のエッジ部から離間した位置に電荷受け渡し用電極が配置されており、前記電荷受け渡し用電極と前記フローティングゲート電極とは電気的に接続されているため、データの書き換えや保持動作においてフローティングゲート電極とドレイン領域との間に高い電圧をかけた場合にも、トンネル領域のエッジ部から離間した電荷受け渡し用電極とドレイン領域との間には大きな電界が印加されずに済み、実質的なトンネル絶縁膜の厚さが増加したものと等価な構造になるため、最もストレスのかかるトンネル領域のエッジ部での電界集中を防止することができ、トンネル絶縁膜の信頼性を向上させ、より多くのデータ書き換え回数や、データ保持時間を達成することができる。
また、前記電荷受け渡し用電極と前記フローティングゲート電極とは、ポリシリコンなどの一般的な半導体装置の製造に広く用いられる同一の材料により形成されているため、製造工程が容易である。また前記電荷受け渡し用電極と前記トンネル領域のエッジ部との離間幅は、前記ゲート絶縁膜の膜厚以上としてあるため、ドレイン領域とフローティングゲート電極との間の最大印加電圧となる電圧を印加した場合にも破壊や劣化することなく良好な特性を保つことが出来る。
さらに、前記トンネル絶縁膜あるいは前記コントロールゲート絶縁膜の少なくとも一方は、シリコン酸化膜とシリコン窒化膜の複合膜として、信頼性を向上させた。
これらの手段によって、電気的書き換え可能な半導体不揮発性メモリ装置における書き換え特性や保持特性に顕著に影響を与えるトンネル領域の欠陥の生じやすいエッジ部への電界集中を防止し、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。
本発明による電気的書き換え可能な半導体不揮発性メモリ装置の模式的断面図である。 本発明による電気的書き換え可能な半導体不揮発性メモリ装置の模式的平面図である。
本発明を実施するための形態について、図面を参照して説明する。
図1は、本発明による電気的書き換え可能な半導体不揮発性メモリ装置の模式的断面図である。
第1導電型のP型の半導体基板101表面に、互いに間隔を置いて第2導電型のN型のソース領域201とドレイン領域202とが設けられ、ソース領域201とドレイン領域202との間のP型の半導体基板101表面であるチャネル形成領域と、ソース領域201とドレイン領域202とチャネル形成領域の上には、例えばシリコン酸化膜からなる厚さ400Åのゲート絶縁膜301を介してポリシリコンなどからなるフローティングゲート電極501が設けられ、フローティングゲート電極501上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるコントロールゲート絶縁膜601を介して容量結合したポリシリコンなどからなるコントロールゲート電極701が形成されている。ドレイン領域202内のトンネル領域801上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるトンネル絶縁膜401が設けられている。そして、トンネル絶縁膜の上にはトンネル絶縁膜のエッジ部402から離間領域931を介して、ポリシリコンなどからなる電荷受け渡し用電極521が配置されている。
次に、図2は、本発明による電気的書き換え可能な半導体不揮発性メモリ装置の模式的平面図である。図2に示すように、トンネル絶縁膜401の上部であって、トンネル領域801のエッジ部402から、離間領域931を介して、ポリシリコンなどからなる電荷受け渡し用電極521が配置されている。電荷受け渡し用電極521は周囲がすべてエッジ部401から離間しているので、トンネル絶縁膜401の上に島状に孤立して配置されることになる。電荷受け渡し用電極521とフローティングゲート電極501とは、アルミニウム、あるいは他の配線材料により形成された導電体991により電気的に接続されている。そして、電荷受け渡し用電極521とトンネル領域801のエッジ部との間隔であるトンネル領域エッジと電荷受け渡し用電極との離間領域931の幅は、ゲート絶縁膜301の厚さ以上になるように設定されている。なお、本図においては、コントロールゲート絶縁膜およびコントロールゲート電極は省略してあり、描かれていない。
本発明による実施例によれば、電気的書き換え可能な半導体不揮発性メモリ装置における書き換え特性や保持特性に顕著に影響を与えるトンネル領域801の欠陥の生じやすいエッジ部において、トンネル絶縁膜401の上部であって、トンネル領域801のエッジ部からトンネル領域エッジと電荷受け渡し用電極との離間領域931だけ離間した位置に電荷受け渡し用電極521が配置されており、電荷受け渡し用電極521とフローティングゲート電極501とは電気的に接続されているため、データの書き換えや保持動作においてフローティングゲート電極501とドレイン領域202との間に高い電圧をかけた場合にも、トンネル領域801のエッジ部から離間した電荷受け渡し用電極521とドレイン領域202との間には大きな電界が印加されずに済み、実質的なトンネル絶縁膜401の厚さが増加したものと等価な構造になるため、最もストレスのかかるトンネル領域801のエッジ部での電界集中を防止することができ、トンネル絶縁膜401の信頼性を向上させ、より多くのデータ書き換え回数や、データ保持時間を達成することができる。
また、電荷受け渡し用電極521とフローティングゲート電極501とは、ポリシリコンなどの一般的な半導体装置の製造に広く用いられる同一の材料により形成されているため、製造工程が容易である。また電荷受け渡し用電極521と前記トンネル領域801のエッジ部との離間幅は、ゲート絶縁膜301の膜厚以上としてあるため、ドレイン領域202とフローティングゲート電極501との間の最大印加電圧となる電圧を印加した場合にもトンネル絶縁膜401が破壊したり劣化したりすることなく良好な特性を保つことが出来る。
さらに、トンネル絶縁膜401あるいはコントロールゲート絶縁膜501の少なくとも一方は、シリコン酸化膜とシリコン窒化膜の複合膜として、信頼性をさらに向上させた。
これらの手段によって、電気的書き換え可能な半導体不揮発性メモリ装置における書き換え特性や保持特性に顕著に影響を与えるトンネル領域801の欠陥の生じやすいエッジ部への電界集中を防止し、占有面積を増加することなくトンネル絶縁膜401の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。
101 P型のシリコン基板
201 N型ソース領域
202 N型ドレイン領域
301 ゲート絶縁膜
401 トンネル絶縁膜
402 エッジ部
501 フローティングゲート電極
521 電荷受け渡し用電極
601 コントロールゲート絶縁膜
701 コントロールゲート電極
801 トンネル領域
931 トンネル領域エッジと電荷受け渡し用電極との離間領域
991 導電体

Claims (2)

  1. 第1導電型の半導体基板の表面に、互いに間隔を置いて設けられた第2導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体基板の表面近傍であるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロールゲート絶縁膜を介して容量結合したコントロールゲート電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、
    前記ドレイン領域内のトンネル領域には、トンネル絶縁膜が設けられており、前記トンネル絶縁膜の上部であって、前記トンネル絶縁膜のすべてのエッジ部から離間した位置に、電荷受け渡し用電極が配置され、前記電荷受け渡し用電極と前記フローティングゲート電極とは、電気的に接続されている電気的書き換え可能な半導体不揮発性メモリ装置。
  2. 前記電荷受け渡し用電極と前記トンネル領域のエッジ部との離間幅は、前記ゲート絶縁膜の膜厚以上である請求項1記載の電気的書き換え可能な半導体不揮発性メモリ装置。
JP2010222192A 2010-09-30 2010-09-30 半導体不揮発性メモリ装置 Expired - Fee Related JP5588293B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010222192A JP5588293B2 (ja) 2010-09-30 2010-09-30 半導体不揮発性メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010222192A JP5588293B2 (ja) 2010-09-30 2010-09-30 半導体不揮発性メモリ装置

Publications (3)

Publication Number Publication Date
JP2012079839A JP2012079839A (ja) 2012-04-19
JP2012079839A5 JP2012079839A5 (ja) 2013-08-29
JP5588293B2 true JP5588293B2 (ja) 2014-09-10

Family

ID=46239759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010222192A Expired - Fee Related JP5588293B2 (ja) 2010-09-30 2010-09-30 半導体不揮発性メモリ装置

Country Status (1)

Country Link
JP (1) JP5588293B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023694A (en) * 1988-08-03 1991-06-11 Xicor, Inc. Side wall contact in a nonvolatile electrically alterable memory cell
JPH0456286A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体記憶装置の製造方法
JP2727136B2 (ja) * 1991-03-08 1998-03-11 シュー ティーロン 自己整合トンネル誘電体領域を有する電気的に消去可能かつ電気的にプログラム可能のメモリーデバイス及びその製法
JP2877556B2 (ja) * 1991-06-03 1999-03-31 シャープ株式会社 不揮発性半導体装置及びその製造方法
KR100192546B1 (ko) * 1996-04-12 1999-06-15 구본준 플래쉬 메모리 및 이의 제조방법
JP2001168305A (ja) * 1999-12-07 2001-06-22 Sony Corp 不揮発性半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
JP2012079839A (ja) 2012-04-19

Similar Documents

Publication Publication Date Title
US8890232B2 (en) Methods and apparatus for non-volatile memory cells with increased programming efficiency
JP2008160113A (ja) 不揮発性メモリ素子及びその動作方法
KR101996745B1 (ko) 고밀도 분리형 게이트 메모리 셀
JPH03240275A (ja) 不揮発性半導体装置
JP5838078B2 (ja) 半導体不揮発性メモリ装置
ITMI971902A1 (it) Processo per la fabbricazione di un dispositivo di memoria non volatile programmabile elettricamente
JP5588293B2 (ja) 半導体不揮発性メモリ装置
JP5839958B2 (ja) 半導体不揮発性メモリ装置
CN103400824B (zh) 检测件和晶圆
US20120168847A1 (en) Memory with extended charge trapping layer
US9786794B2 (en) Method of fabricating memory structure
JP5606235B2 (ja) 半導体不揮発性メモリ装置
JP5859873B2 (ja) 半導体不揮発性メモリ装置
KR101420695B1 (ko) 지역전계강화 더블 폴리 이이피롬
JP2012074515A (ja) 半導体不揮発性メモリ装置
JP2012074518A (ja) 半導体不揮発性メモリ装置
JP2012069822A (ja) 半導体不揮発性メモリ装置
JP2012134322A (ja) 半導体不揮発性メモリ装置
JP2012074516A (ja) 半導体不揮発性メモリ装置
JP2012164822A (ja) 半導体不揮発性メモリ装置
JP2013172098A (ja) 半導体不揮発性メモリ装置
TWI438869B (zh) 記憶體結構及其製造方法
KR101900103B1 (ko) 반도체 불휘발성 메모리 장치
JP2012069821A (ja) 半導体不揮発性メモリ装置
JP2012134323A (ja) 半導体不揮発性メモリ装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140725

R150 Certificate of patent or registration of utility model

Ref document number: 5588293

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees