JP2877556B2 - 不揮発性半導体装置及びその製造方法 - Google Patents

不揮発性半導体装置及びその製造方法

Info

Publication number
JP2877556B2
JP2877556B2 JP3131427A JP13142791A JP2877556B2 JP 2877556 B2 JP2877556 B2 JP 2877556B2 JP 3131427 A JP3131427 A JP 3131427A JP 13142791 A JP13142791 A JP 13142791A JP 2877556 B2 JP2877556 B2 JP 2877556B2
Authority
JP
Japan
Prior art keywords
floating gate
insulating film
gate
drain
gate portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3131427A
Other languages
English (en)
Other versions
JPH04356969A (ja
Inventor
祥光 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP3131427A priority Critical patent/JP2877556B2/ja
Publication of JPH04356969A publication Critical patent/JPH04356969A/ja
Application granted granted Critical
Publication of JP2877556B2 publication Critical patent/JP2877556B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はFLOTOX(Flo
ating Gate with Tunnel Ox
ide)トランジスタを有する不揮発性メモリ及びその
製造方法に関する。
【0002】
【従来の技術】従来、メモリとしては、図9に示すよう
にN型拡散層92を有するSi基板91上に薄いゲート
酸化膜93及びトンネル酸化膜94を介してフローティ
ングゲート95を配設したものがある。薄いゲート酸化
膜93とトンネル酸化膜94を同時に形成した後フロー
ティングゲート95としてポリシリコンを堆積し、この
ゲートをマスクとしてセルフアライン的にイオン注入を
行い、このイオン注入により形成されたN型拡散層とフ
ローティングゲートのオーバーラップ部96がトンネル
領域になる。
【0003】
【発明が解決しようとする課題】しかし、ゲート酸化膜
とトンネル酸化膜を同時に形成するため、トランジスタ
の信頼性が悪くなり、又、100Å程度の膜厚であるの
で余り薄くできない。さらには、薄いゲート酸化膜の下
にN型拡散層の端が位置するから、いわゆるゲート制御
型のband-to-band接合リークを生じるため、N型拡散層
に高電圧を印加できない。
【0004】
【課題を解決するための手段及びその作用】この発明に
よれば、ソース、ドレインを有する半導体基板上に絶縁
膜を介してフローティングゲート及び制御ゲートが順次
積層されてなる不揮発性半導体装置において、上記フロ
ーティングゲートは、チャネル領域上にゲート絶縁膜を
介して形成された第1のフローティングゲート部と、ソ
ース又は/及びドレイン上の、上記第1のフローティン
グゲート部の側壁側に配設され、ゲート片により上記第
1のフローティングゲート部と電気的に接続された第2
のフローティングゲート部とからなり、該第2のフロー
ティングゲート部はソース又はドレインとの間にトンネ
ル酸化膜を有し、制御ゲートは上記フローティングゲー
トを被覆していることを特徴とする不揮発性半導体装置
が提供される。また、この発明によれば、半導体基板上
にゲート絶縁膜となる第1の絶縁膜、第1の導電材料を
堆積させ、上記第1の導電材料をパターニングすること
により、第1のフローティングゲート部を形成する工程
と、該第1のフローティングゲート部をマスクにイオン
注入し、ソース/ドレインを形成する工程と、上記ドレ
イン上の第1の絶縁膜を除去し、所定領域だけ上記半導
体基板表面を露出させた後、全面を酸化し、上記第1の
絶縁膜が除去された領域にトンネル酸化膜となる第2の
絶縁膜を形成する工程と、全面に第2の導電材料を堆積
させた後、エッチバックすることにより、第2のフロー
ティングゲート部となるサイドウォールを形成する工程
と、上記第1のフローティングゲート部上面を露出させ
た後、全面に第3の導電材料を堆積させ、エッチバック
して、ゲート片による上記第1のフローティングゲート
部と上記第2のフローティングゲート部との電気的接続
を行うことによりフローティングゲートを形成する工
程、 上記フローティングゲート上に制御ゲートを形成す
る工程を有することを特徴とする不揮発性半導体装置の
製造方法が提供される。すなわち、この発明は、フロー
ティングゲート(第1のフローティングゲート部)の側
壁側に、このフローティングゲートと電気的に接続する
導電性側壁スペーサ(第2のフローティングゲート部)
を設け、それによってゲート酸化膜の膜厚とそれ以外の
膜厚を異ならすことができるようにし、ソース又は/及
びドレインと導電性側壁スペーサのオーバーラップ部を
薄くできてこれをトンネル領域とし、書き込み/消去特
性を向上できる。また、ソース又は/及びドレインの端
が位置するゲート酸化膜を従来より厚くできるので、接
合リークの発生を防止できる。
【0005】
【実施例】以下この発明について説明する。なお、それ
によってこの発明は限定を受けるものではない。図7は
この発明の第1の実施例を示す。図7において、メモリ
は、N型のソース2、ドレイン3を有するSi基板1上
に、300Åの厚さのSiO2のゲート酸化膜4介し
てポリシリコンのフローティングゲート5が配設されて
いる。フローティングゲート5は、ドレイン3上の80
Åの厚さのSiO2のトンネル酸化膜6を介して配設さ
れたポリシリコンの第2のフローティングゲート部(導
電性側壁スペーサ)7と、第2のフローティングゲート
部7とスペーサ絶縁膜8を介して配設された第1のフロ
ーティングゲート部(ゲート本体)9と、その上に第2
のフローティングゲート7とは電気的に接続可能に配設
されたゲート片10と、ソース2の上方に配設された第
2のフローティングゲート部11とからなる。 以下製
造方法について説明する。まず、図1に示すようにSi
基板1上に300Å厚ゲート酸化膜4を形成した後、2
000Å厚のポリシリコン層、1000Å厚のSiO2
層及びフォトレジスト層を順次積層した後フォトレジス
トパターン15を形成し、これをマスクにして、SiO
2層、ポリシリコン層をエッチングし、第1のフローテ
ィングゲート部9となる第1ポリシリコン膜およびSi
2パターン14を形成する。次に、レジストパターン
15を除去した後、第1ポリシリコン膜、パターン14
をマスクにしてAsイオン16を注入し、N型のソース
2、ドレイン3を形成する(図2参照)。続いて、ドレ
イン3上のゲート酸化膜4をフォトレジストパターン1
7をマスクに除去する(図3参照)。続いて、パターン
17を除去したのち、第1ポリシリコン膜を含むSi基
板1の全面を酸化して80Å厚のトンネル酸化膜6を形
成し、さらに3000Å厚の第2ポリシリコン膜18を
堆積する(図4参照)。続いて、全面をエッチバックし
てドレイン3上にポリシリコンの第2のフローティング
ゲート部7を形成する(図5参照)。この際、第2のフ
ローティングゲート部7、11はスペーサ絶縁膜8を介
して第1のフローティングゲート部9に接続され、この
第1のフローティングゲート部9上にはSiO2膜14
が配設されており、エッチバックの際、第1のフローテ
ィングゲート部9をマスクする。続いて、SiO2膜1
4を除去した後、2500Å厚の第3ポリシリコン膜1
9を堆積し(図6参照)、これをエッチバックして第2
のフローティングゲート部7、11と第1のフローティ
ングゲート部9とを電気的に接続可能なゲート片10を
形成する(図7参照)。その後公知の方法にて制御ゲー
ト用絶縁膜を介して制御ゲート等をつくる。このように
して不揮発性メモリを形成できる。
【0006】
【発明の効果】以上のようにこの発明によれば、フロー
ティングゲートの側壁側に、フローティングゲートと電
気的に接続する導電性側壁スペースを設け、それによっ
てゲート酸化膜の膜厚とそれ以外の膜厚を異ならすこと
ができるようにし、ソース又は/及びドレインと導電性
側壁スペーサのオーバーラップ部を薄くできてこれをト
ンネル領域とし、書込み/消去特性を向上できる。ま
た、ソース又は/及びドレインの端が位置するゲート酸
化膜を従来より厚くできるので、接合リークの発生を防
止できる。
【図面の簡単な説明】
【図1】この発明の一実施例における製造工程の第1ス
テップを示す構成説明図である。
【図2】上記実施例における製造工程の第2ステップを
示す構成説明図である。
【図3】上記実施例における製造工程の第3ステップを
示す構成説明図である。
【図4】上記実施例における製造工程の第4ステップを
示す構成説明図である。
【図5】上記実施例における製造工程の第5ステップを
示す構成説明図である。
【図6】上記実施例における製造工程の第6ステップを
示す構成説明図である。
【図7】上記実施例における製造工程の第7ステップを
示す構成説明図である。
【図8】従来例を示す構成説明図である。
【符号の説明】
1 Si基板 2 ソース 3 ドレイン 4 ゲート酸化膜 5 フローティングゲート7、11 第2のフローティングゲート部 8 スペーサ絶縁膜9 第1のフローティングゲート部 10 ゲート片

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 ソース、ドレインを有する半導体基板上
    に絶縁膜を介してフローティングゲート及び制御ゲート
    が順次積層されてなる不揮発性半導体装置において、 上記フローティングゲートは、チャネル領域上にゲート
    絶縁膜を介して形成された第1のフローティングゲート
    部と、ソース又は/及びドレイン上の、上記第1のフロ
    ーティングゲート部の側壁側に配設され、ゲート片によ
    上記第1のフローティングゲート部と電気的に接続さ
    れた第2のフローティングゲート部とからなり、 該第2のフローティングゲート部はソース又はドレイン
    との間にトンネル酸化膜を有し、制御ゲートは上記フローティングゲートを被覆している
    ことを特徴とする不揮発性半導体装置。
  2. 【請求項2】 半導体基板上にゲート絶縁膜となる第1
    の絶縁膜、第1の導電材料を堆積させ、上記第1の導電
    材料をパターニングすることにより、第1のフローティ
    ングゲート部を形成する工程と、 該第1のフローティングゲート部をマスクにイオン注入
    し、ソース/ドレインを形成する工程と、 上記ドレイン上の第1の絶縁膜を除去し、所定領域だけ
    上記半導体基板表面を露出させた後、全面を酸化し、上
    記第1の絶縁膜が除去された領域にトンネル酸化膜とな
    る第2の絶縁膜を形成する工程と、 全面に第2の導電材料を堆積させた後、エッチバックす
    ることにより、第2のフローティングゲート部となるサ
    イドウォールを形成する工程と、 上記第1のフローティングゲート部上面を露出させた
    後、全面に第3の導電材料を堆積させ、エッチバックし
    て、ゲート片による上記第1のフローティングゲート部
    と上記第2のフローティングゲート部との電気的接続を
    行うことによりフローティングゲートを形成する工
    程、 上記フローティングゲート上に制御ゲートを形成する工
    を有することを特徴とする不揮発性半導体装置の製造
    方法。
JP3131427A 1991-06-03 1991-06-03 不揮発性半導体装置及びその製造方法 Expired - Lifetime JP2877556B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3131427A JP2877556B2 (ja) 1991-06-03 1991-06-03 不揮発性半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3131427A JP2877556B2 (ja) 1991-06-03 1991-06-03 不揮発性半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH04356969A JPH04356969A (ja) 1992-12-10
JP2877556B2 true JP2877556B2 (ja) 1999-03-31

Family

ID=15057710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3131427A Expired - Lifetime JP2877556B2 (ja) 1991-06-03 1991-06-03 不揮発性半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2877556B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69316298T2 (de) * 1992-10-02 1998-04-23 Matsushita Electric Ind Co Ltd Nichtflüchtige Speicherzelle
US5479368A (en) * 1993-09-30 1995-12-26 Cirrus Logic, Inc. Spacer flash cell device with vertically oriented floating gate
JP3425887B2 (ja) * 1999-03-23 2003-07-14 Necエレクトロニクス株式会社 半導体記憶装置及びその製造方法
JP5588293B2 (ja) * 2010-09-30 2014-09-10 セイコーインスツル株式会社 半導体不揮発性メモリ装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6360567A (ja) * 1986-09-01 1988-03-16 Hitachi Ltd 不揮発性記憶素子
JPH0456286A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体記憶装置の製造方法

Also Published As

Publication number Publication date
JPH04356969A (ja) 1992-12-10

Similar Documents

Publication Publication Date Title
KR100231964B1 (ko) 다결정 실리콘 스페이서 터널 영역을 사용하여 비휘발성 메모리 셀을 형성하는 방법
JP3922341B2 (ja) 不揮発性メモリトランジスタを有する半導体装置の製造方法
KR20030091689A (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
KR19980053143A (ko) 반도체 메모리 소자 및 그 제조방법
KR100661225B1 (ko) 이이피롬 소자 제조 방법
KR0144421B1 (ko) 플레쉬 이.이.피.롬의 제조방법
KR100201451B1 (ko) 불휘발성 기억장치
KR100442883B1 (ko) 측벽 게이트와 sonos 셀 구조를 갖는 불휘발성메모리 소자의 제조 방법
JPH07240478A (ja) 不揮発性半導体メモリ装置の製造方法
JP2741193B2 (ja) フラッシュeepromセル製造方法
JP2877556B2 (ja) 不揮発性半導体装置及びその製造方法
JPH11512568A (ja) 半導体基板上に極小パターン幅を形成するための方法
JPH04212472A (ja) 不揮発性半導体記憶装置の製造方法
JPH10289990A (ja) 半導体装置の製造方法
JPH11186416A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2980171B2 (ja) スプリットゲート型フラッシュメモリセルの製造方法
KR20050068764A (ko) 반도체 소자의 제조 방법
KR100870321B1 (ko) 플래시 메모리 소자의 제조 방법
KR100452313B1 (ko) 비휘발성메모리소자및그제조방법
JP3381863B2 (ja) Nor型フラッシュメモリ
JPH1032243A (ja) 半導体装置の製造方法
JPH08139210A (ja) 不揮発性半導体記憶装置のメモリセルの形成方法
KR100202115B1 (ko) 느타리 버섯 재배용 분말 종균 제조법
KR100705946B1 (ko) 플래쉬 메모리 소자 제조 방법
JPH1022404A (ja) スプリットゲートタイプの半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100122

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110122

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120122

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120122

Year of fee payment: 13