JPH01160057A - 不揮発性メモリ及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、電気的に書込及び消去が可能な不揮発性メモ
リ及びその製造方法に関するものである。

（従来の技術） 従来、ＥＥＰＲ叶としては様々な構造のものが提案され
ているが、最在最も一般的に用いられているものは、１
００人程鹿のごく薄い酸化膜（トンネル酸化膜と称する
）を通して電荷を出し入れするフローティングゲート構
造（ＦＬＯＴＯＸ構造と称する）である。

そのＦＬＯＴＯＸ構造の従来のＥＥＦＲＯＭの構造断面
図を第３図に示す。この図において、１はｐ型シリコン
基板、２は素子分離酸化膜、３はｎ型不純物領域のソー
ス領域、４は同じくｎ型不純物領域のトレイン領域、５
はドレイン領域４と接して形成され、ドレイン領域より
も一般的には低不純物濃度で形成されたｎ型のトンネル
領域、６はゲート酸化膜、７はゲート酸化膜６の一部に
形成され、厚さがゲート酸化膜６より極めて薄い（約１
００人）トンネル酸化膜、８はリンドープ多結晶シリコ
ンで形成されたフローティングゲート電極、１０は中間
絶縁膜９を介在してフローティングゲート電極８の上部
に形成された同材質からなるコントロールゲート電極、
１１．１２は共に外部引き出し電極で、各々ソース領域
３とトレイン領域４に接している。

なお、以上は、シリコン基板ｌがｐ型の場合について述
べている。

このように構成される上記の従来のＦＬＯＴＯＸ構造の
ＥＩｌｚＰＲＯＭは、第４図に示されるようにして、製
造される。

まず、ｐ型シリコン基板１に素子分離酸化膜２を一般的
に知られた方法で形成した後、該素子分離酸化膜２で囲
まれた基板１の能動領域表面に酸化膜２１を形成し、そ
の上に１−ンネル領域形成領域部を除いてレジスト２２
を形成する〔第４図（ａ）〕。

次に、その状態でリン又は砒素をイオン注入することに
より、レジスト２２で覆われていない基板１の一部の領
域にトンネル領域５を形成する〔第４図（ｂ）〕。次に
、レジスト２２及び酸化膜２１を除去し、該酸化膜除去
部分に再度所定厚のゲート酸化膜６を形成した後、該ゲ
ート酸化膜６の一部をエツチング除去して再度酸化する
ことにより、前記ゲート酸化膜除去部分にトンネル酸化
膜７を形成する〔第４図（ｃ）〕。ここで、トンネル酸
化膜７はトンネル領域５の表面に形成されるようにする
。

しかる後、トンネル酸化膜７及びゲート酸化膜６上の所
定の領域にリンドープ多結晶シリコンによりフローティ
ングゲート電極８を形成する〔第４図（ｄ）〕。次に、
フローティングゲート電極８の表面を酸化し、中間絶縁
膜９を形成した後、その表面にリンドープ多結晶シリコ
ンによりコントロールゲート電極１０を形成する〔第４
図（ｅ）〕。その後、基板１上の全表面にｐｓｃ膜等（
図示せず）を堆積させた後、その膜とデー１−酸化膜６
の一部をエツチングし、その部分を通して高濃度砒素を
基板１中に注入することにより、該基板１内にソース領
域３及びドレイン領域４を形成する〔第４図（ｆ）〕。

この時、ドレイン領域４はトンネル領域５と接するよう
にする。しかる後、−船釣な半導体集積回路の製造方法
によりソース・ドレイン領域３．４の外部引き出し電極
を図示しなが形成することにより、第３図に示すＦＬＯ
ＴＯＸ構造のＥＥＰＲＯＭ構造が得られる。

（発明が解決しようとする問題点） しかしながら、上記従来の製造方法では以下の問題点が
あった。

（１）トンネル領域５はイオン注入により形成されてお
り、このイオン注入によって生しる最も結晶欠陥の多い
表面近傍を酸化して、トンネル酸化膜７を形成している
ため、良好な品質のトンネル酸化膜が得られない。

（２）電荷をフローティングゲート８に注入する、又は
フローティングゲート８から排出することを効率良く、
高速に行うには、トンネル酸化膜７の占める面積を大き
くすればよいが、従来の製造方法では、それに伴って素
子のサイズも大きくする必要があり、高集積化すること
ができない。

本発明は、上記問題点を除去し、品質が良好で、しかも
高密度化が可能な不揮発性メモリ及びその製造方法を提
供することを目的とするものである。

（問題点を解決するだめの手段） 本発明は、上記問題点を解決するために、不揮発性メモ
リにおいて、ゲート酸化膜を開口した部位に形成される
トンネル領域と、該トンネル領域の開口部に形成される
溝と、該溝内に形成されるトンネル酸化膜を設けるよう
にしたものである。

その不揮発性メモリの製造は、（ａ）−導電形を有する
（１００）面方位Ｓｉ基板の一部に、これとは異なる導
電形を有する第２の領域を形成し、該第２の領域内に表
面より水酸化カリウムを含むエッチング液を用いて溝を
形成する工程と、（ｂ）上記形成された溝の表面に薄い
トンネル酸化膜を形成する工程と、（ｃ）前記トンネル
酸化膜を含む基板の表面に多結晶シリコン層を形成する
工程を施すようにしたものである。

（作用） 本発明によれば、イオン注入により形成したトンネル領
域上に形成されるトンネル酸化膜が、イオン注入時のダ
メージによりシリコン結晶欠陥を生じたまま形成される
従来構造に対し、その欠陥表面をエツチング除去して得
られた無欠陥表面に形成されたトンネル酸化膜を利用す
ることができる。また、トンネル酸化膜の面積の大小に
電荷注入排出効率が依存するため、従来の二次元的利用
を深さ方向を利用した三次元的利用とし、二次元的な面
積増加を図ることなく得ることができる。

（実施例） 以下、本発明の実施例について図面を参照しながら詳細
に説明する。

第１図は本発明の不揮発性メモリの断面図である。

この図において、２１はｐ型シリコン基板、２２は素子
分離酸化膜、３１はｎ型不純物領域のソース領域、３２
は同じくｎ型不純物領域のドレイン領域、２５はドレイ
ン領域３２と接して形成され、ドレイン領域よりも一般
的には低不純物濃度で形成されたｎ型のトンネル領域、
２６はゲート酸化膜、２７は残存した酸化膜２６をマス
ク材料として、ＫＯＨ等を含むエッチング液（液温７０
〜１００℃程度）でトンネル領域２５をエツチングした
トンネル酸化膜である。

このトンネル酸化膜２７は、ｐ形Ｓｉ基板２１の面方位
を（１００）に選択しておくことにより、（１００）面
方位の基板に（１１１）面方位が現れるような所謂、異
方性エツチングを行うことにより、−辺（底辺）がＷで
、深さ（高さ）がｔとなる逆三角錐上の溝（窪み）〔２
図（ｃ）及び第２図（ｃ′）参照〕として形成されてい
る。２８はリンドープ多結晶シリコンで形成されたフロ
ーティングゲート電極、２９は中間絶縁膜、３０は中間
絶縁膜２９を介在してフローティングゲート電極２８の
上部に形成された同材質からなるコントロールゲート電
極、３３．３４は共に外部引き出し電極で、各々ソース
領域３１とドレイン領域３２に接している。

第２図は本発明の実施例を示す不揮発性メモリの製造工
程図である。

まず、ｐ形Ｓｔ基板２１の表面部に素子分離酸化膜２２
を選択的に形成した後、該素子分離酸化膜２２で囲まれ
た基板２１内にｎ形の領域２５を形成する。この領域２
５をトンネル領域と称するが、Ｐ（リン）又はＡｓ　（
砒素）をイオン注入法で形成することが、濃度の制御性
上望ましい。その後、基板２１の全表面を酸化し、ゲー
ト酸化膜２６を形成する〔第２図（ａ）〕。

次に、上記トンネル領域２５の表面２５ａに接している
酸化膜２６ａの一部をエツチングして開口部２３を形成
する。−例として、−辺Ｗの正方形とする〔第２図（ｂ
）〕。

次いで、残存した酸化膜２６をマスク材料として、ＫＯ
Ｈなどを含むエッチング液（液？ＦＡ　７０〜１００℃
程度）でトンネル領域２５をエツチングする。この場合
、ｐ形Ｓｉ基板２１の面方位を（１００）に選択してお
けば、所謂異方性エツチングの条件となり、第２図（ｃ
）に示されるように一辺（底辺）がＷで、深さ（高さ）
がｔとなる逆回角錐上の溝２４（窪み）が形成される。

この時、ｔ＝Ｑ、７ｗになり、表面と側面のなす角度は
略５４°である。逆回角錐の先端が形成された後は、エ
ツチング速度は急に低下するため極めて寸法的に安定な
エツチングが可能である。この時、ａ２４の深さｔを、
前述したトンネル領域２５の深さと略等しくなるように
してお（。

第２図（ｃ）は断面図であるが、これを平面図化したも
のを第２図（ｃ′）に示す。

次いで、この溝２４の全表面に所謂トンネル酸化膜とな
る絶縁膜２７を厚さ１００人程度に形成する。

理解しやすくするため、第２図（ｄ）では一部の線（四
角錐の底面にあたる箇所）は除いである。

次に、第２図（ｅ）に示すように、当該基板２１の全表
面に多結晶Ｓｉ層２８を形成し、該多結晶Ｓｉ層２８内
にリン等を拡散する。

しかる後、トンネル酸化膜２７及びゲート酸化膜２６上
の所定の領域にリンドープ多結晶シリコンによりフロー
ティングゲート電極２８を形成する〔第２図（ｆ）〕。

次に、フローティングゲ−１・電極２８の表面を酸化し
、中間絶縁膜２９を形成した後、その表面にリンドープ
多結晶シリコンによりコントロールゲート電極３０を形
成する〔第２図（ｇ）〕。

その後、基板２１上の全表面にＰＳＧ膜など（図示せず
）を堆積させた後、その膜とゲート酸化膜２６の一部を
エツチングし、その部分を通してｎ型不純物を高濃度に
基板２１中に注入することにより該基板２１内にソース
領域３１及びドレイン領域３２を形成する〔第２図（ｈ
）〕。この時、ドレイン領域３２はトンネル領域２５と
接するようにする。

その後、更に、メタルにより外部引き出し電極３３、３
４を形成し、本発明におけるＥＥＦＲＯＭを製造するこ
とができる（第１図参照）。

また、上記実施例においは（１００）面方位の基板に（
１１１）面方位が現れるような、所謂異方性エツチング
を行うことにより、直角部をなくした形状が望ましいが
、以下のようにして、溝を形成するようにしてもよい。

（１）第５図に示すように、前記した四角錐の先端が形
成される直前にエツチングを停止することにより、逆台
形状の溝４１を形成するようにしてもよい。

（２）第６図に示すように、反応性イオンエツチング（
ＲＴＥ）により、矩形の溝４２を形成するようにしても
よい。

（３）第７図に示すように、等方性エツチングにより、
鍋底状の溝４３を形成するようにしてもよい。

但し、溝形状は直角な部分が存在すると電界集中が起こ
り易く耐圧特性の劣化が生じるため、第６図に示す溝の
形状よりは好ましくは第１図のように（１００）面方位
の基板に（１１１）面方位が現れるような、所謂、異方
性エツチングを行うことにより、直角部をなくした形状
が望ましい。また、第５図や第７図に示す溝形状が電界
集中を緩和できることも明らかである。

なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。

（発明の効果） 以上、詳細に説明したようにこの発明によれば、次のよ
うな効果を奏することができる。

（１）トンネル酸化膜は、イオン注入領域の基板表面で
なく、表面をエツチング除去した領域を酸化して形成し
ているため、イオン注入における結晶欠陥を含むことが
なく、良質のトンネル酸化膜が得られる。

（２）トンネル酸化膜の面積の大小に電荷注入排出効率
が依存するため、従来の二次元的利用を深さ方向を利用
した三次元的利用とし、二次元的な面積増加を図ること
なく得ることができる。即ち、トンネル作用を生じるの
に有効な、薄いトンネル膜で形成されている面積は、従
来の構造に比べて、大きくなるため、例えば、第１実施
例では約２倍になる。つまり、従来の構造に比べて実質
的にデバイス面積を増やすことなく、より大きなサイズ
のデバイスと同等の注入排出効率を有するデバイスが形
成できる。換言すれば、同一の注入排出効率を得るのに
、小さいデバイス面積で実現できることになる。

（３）溝を形成する方法として、ＫＯＨを含む溶液を用
いる場合には、直角に近い角度の領域が形成されること
がなく電界集中がなく、結晶性も破壊することがない。

【図面の簡単な説明】

第１図は本発明の実施例を示す不揮発性メモリの断面図
、第２図は本発明の実施例を示す不揮発性メモリの製造
工程図、第３図は従来の不揮発性メモリの断面図、第４
図は従来の不揮発性メモリの製造工程断面図、第５図乃
至第７図は本発明の他の実施例を示すトンネル酸化膜を
形成するための溝の変形例を示す断面図である。 ２１・・・ｐ型Ｓｉ基板、２２・・・素子分離酸化膜、
２３・・・開口部、２４・・・溝、２５・・・トンネル
領域（ｎ形の領域）、２６・・・酸化膜、２７・・・ト
ンネル酸化膜、２８・・・多結晶Ｓｉ層（フローティン
グゲート電極）、２９・・・中間絶縁膜、３０・・・リ
ンドープ多結晶シリコン（コントロールゲート電極）、
３１・・・ソース領域、３２・・・ドレイン領域、３３
．３４・・・外部引き出し電極。 特許出願人　沖電気工業株式会社

Claims (2)

【特許請求の範囲】
1. （１） （ａ）ゲート酸化膜を開口した部位に形成されるトンネ
   ル領域と、 （ｂ）該トンネル領域の開口部に形成される溝と、（ｃ
   ）該溝内に形成されるトンネル酸化膜を具備するように
   したことを特徴とする不揮発性メモリ。
2. （２） （ａ）一導電形を有する（１００）面方位シリコン基板
   の一部に、これとは異なる導電形を有する第２の領域を
   形成し、該第２の領域内に表面より水酸化カリウムを含
   むエッチング液を用いて溝を形成する工程と、 （ｂ）上記形成された溝の表面に薄いトンネル酸化膜を
   形成する工程と、 （ｃ）前記トンネル酸化膜を含む基板の表面に多結晶シ
   リコン層を形成する工程を順次施してなることを特徴と
   する不揮発性メモリの製造方法。