JPS60133756A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS60133756A JPS60133756A JP24143483A JP24143483A JPS60133756A JP S60133756 A JPS60133756 A JP S60133756A JP 24143483 A JP24143483 A JP 24143483A JP 24143483 A JP24143483 A JP 24143483A JP S60133756 A JPS60133756 A JP S60133756A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- source
- region
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 abstract description 23
- 238000005468 ion implantation Methods 0.000 abstract description 8
- 150000002500 ions Chemical class 0.000 abstract description 6
- 230000005684 electric field Effects 0.000 abstract description 4
- 239000000969 carrier Substances 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 3
- 238000010884 ion-beam technique Methods 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 4
- 230000002040 relaxant effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は絶縁基板上に形成する薄膜トランジスタに関し
、特にソース・ドレイン領域の改良に関するものである
。
、特にソース・ドレイン領域の改良に関するものである
。
薄膜トランジスタの高性能化・微細化が進行１゜ている
現在ホントキャリアの問題が現実となってきた。解決策
はドレイン電界を緩和することである・方法としては、
使用する電源電圧を下げる・デバイス構造を変える、と
いう方法があるが、電源電圧に関しては、外部回路との
整合性・ノイズマージンの確保のため現時点より低電圧
にはできない。次いでデバイス構造を変えドレイン電界
を緩和する方法が考案され、２重ドレイン構造・ＬＤＤ
構造などがある。しかし前記の方法は、薄膜トランジス
タ製造工程数の増加・イオン打ち込みに２種類の不純物
を使用することによる実効チャネル長の制御の上で問題
点があった。
現在ホントキャリアの問題が現実となってきた。解決策
はドレイン電界を緩和することである・方法としては、
使用する電源電圧を下げる・デバイス構造を変える、と
いう方法があるが、電源電圧に関しては、外部回路との
整合性・ノイズマージンの確保のため現時点より低電圧
にはできない。次いでデバイス構造を変えドレイン電界
を緩和する方法が考案され、２重ドレイン構造・ＬＤＤ
構造などがある。しかし前記の方法は、薄膜トランジス
タ製造工程数の増加・イオン打ち込みに２種類の不純物
を使用することによる実効チャネル長の制御の上で問題
点があった。
本発明は、この様な問題点を解決するもので、その目的
は、ソース・ドレイン領域に付随する領域を、前記ソー
ス・ドレイン領域と同時に形成し、拡散係数既知の１種
類の不純物を使用して、実効チャネル長が制御できるこ
とにある。
は、ソース・ドレイン領域に付随する領域を、前記ソー
ス・ドレイン領域と同時に形成し、拡散係数既知の１種
類の不純物を使用して、実効チャネル長が制御できるこ
とにある。
本発明の薄膜トランジスタの製造方法は、絶縁基板上に
薄膜トランジスタを形成する方法において、半導体に形
成されたソース・ドレイン領域のゲート側の前記半導体
に、前記ソース・ドレイン領域より低不純物濃度領域を
接することなく形成する工程を、前記ソース・ドレイン
領域の形成と同時に行なうことを特徴とする。
薄膜トランジスタを形成する方法において、半導体に形
成されたソース・ドレイン領域のゲート側の前記半導体
に、前記ソース・ドレイン領域より低不純物濃度領域を
接することなく形成する工程を、前記ソース・ドレイン
領域の形成と同時に行なうことを特徴とする。
以下、本発明について、実施例に基づき詳細に説明する
。
。
第１図は本発明の実施例を工程順に示す図である。まず
６図の様に、絶縁基板１上に絶縁層２を形成し、次いで
半導体層３を形成する。
６図の様に、絶縁基板１上に絶縁層２を形成し、次いで
半導体層３を形成する。
次にｂ図の様に半導体層３をパターニングした後ゲート
絶縁層４を形成する。
絶縁層４を形成する。
次に０図の様に、不純物の熱拡散等で低抵抗化したゲー
ト電極５を形成し・次いでレジスト層６を０図の如くチ
ャネル幅と同じ幅で、チャネル長より数％短かくなる様
、レジストをエツチングして、イオン打ち込みの際のマ
スクとする。
ト電極５を形成し・次いでレジスト層６を０図の如くチ
ャネル幅と同じ幅で、チャネル長より数％短かくなる様
、レジストをエツチングして、イオン打ち込みの際のマ
スクとする。
次にｄ図の様にＢ＋イオン、Ｐ＋イオン等の不純物イオ
ンビーム７を照射してイオン注入を、レジスト層６をマ
スクとして行ない、イオン注入後熱処理をして不純物を
活性化する。
ンビーム７を照射してイオン注入を、レジスト層６をマ
スクとして行ない、イオン注入後熱処理をして不純物を
活性化する。
次に６図の様にレジスト層６を除去した後層間絶縁層８
を形成する。次いでコンタクトホールを形成した後、Ａ
ｌ−５イ・Ａｆｉ−Ｓイーｏ、等で電極９を形成する。
を形成する。次いでコンタクトホールを形成した後、Ａ
ｌ−５イ・Ａｆｉ−Ｓイーｏ、等で電極９を形成する。
図中１０．１１はイオン注入部であり、１０の領域は、
１１の領域よりゲート電極の厚さだけ、打ち込まれるイ
オン量は少ない。
１１の領域よりゲート電極の厚さだけ、打ち込まれるイ
オン量は少ない。
ｉｎ、１１領域に打ち込まれるイオン量は、ゲート絶縁
層４．ゲート電極５の厚さ、イオン打ち込みのドーズ量
等で制御できる。この１０．１１領域が、薄膜トランジ
スタのソース・ドレインとなる０ 〔効 果〕 以上述べた様に、本発明によれば薄膜トランジスタにお
いてソース・ドレイン領域のゲート側の半導体中に、前
記ソース・ドレイン領域より低不純物濃度領域を形成す
るように構成したので、薄膜トランジスタの微細化・高
性能化に伴なうドレイン電界の増加が緩和できる結果と
なり、従ってホットキャリアによるドレイン耐圧の低下
、しきい値電圧のシフトを緩和できるという効果が得ら
れ、しかも上述の構成を１回のイオン打ち込みにより形
成できるので、製造工程を増加させることなく形成でき
る。また低不純物濃度領域を形成することによりチャネ
ル領域の抵抗が増加しトランジスタ特性を劣化させるこ
とが考えられるが、不純物をドープしたシリコンウェハ
に形成したＭＯＳトランジスタとは異なり、薄膜トラン
ジスタではオン状態においても、チャネル領域の抵抗は
、低不純物濃度領域の抵抗より高抵抗となり、低不純物
領域によるチャネル領域の抵抗の増加は問題とならず、
微細化・高性能化でのトランジスタ特性の向上に多大の
効果を有するものである。
層４．ゲート電極５の厚さ、イオン打ち込みのドーズ量
等で制御できる。この１０．１１領域が、薄膜トランジ
スタのソース・ドレインとなる０ 〔効 果〕 以上述べた様に、本発明によれば薄膜トランジスタにお
いてソース・ドレイン領域のゲート側の半導体中に、前
記ソース・ドレイン領域より低不純物濃度領域を形成す
るように構成したので、薄膜トランジスタの微細化・高
性能化に伴なうドレイン電界の増加が緩和できる結果と
なり、従ってホットキャリアによるドレイン耐圧の低下
、しきい値電圧のシフトを緩和できるという効果が得ら
れ、しかも上述の構成を１回のイオン打ち込みにより形
成できるので、製造工程を増加させることなく形成でき
る。また低不純物濃度領域を形成することによりチャネ
ル領域の抵抗が増加しトランジスタ特性を劣化させるこ
とが考えられるが、不純物をドープしたシリコンウェハ
に形成したＭＯＳトランジスタとは異なり、薄膜トラン
ジスタではオン状態においても、チャネル領域の抵抗は
、低不純物濃度領域の抵抗より高抵抗となり、低不純物
領域によるチャネル領域の抵抗の増加は問題とならず、
微細化・高性能化でのトランジスタ特性の向上に多大の
効果を有するものである。
第１図ａ〜−は、本発明の薄膜トランジスタの製造方法
の１実施例を工程順に示した図である。 １・・・・・絶縁基板 ２・・・・・・絶縁層 ３・・・・・・半導体層 ４・・・・・・ゲート絶縁層 ５・・・・・ゲート電極 ６・・・・・・レジスト層 ７・・・・・・イオンビーム ８・・・・・・層間絶縁層 ９・・・・・・電極 １０・・・・・・低濃度不純物領域 １１・・・・・・高濃度不純物領域 具 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務
の１実施例を工程順に示した図である。 １・・・・・絶縁基板 ２・・・・・・絶縁層 ３・・・・・・半導体層 ４・・・・・・ゲート絶縁層 ５・・・・・ゲート電極 ６・・・・・・レジスト層 ７・・・・・・イオンビーム ８・・・・・・層間絶縁層 ９・・・・・・電極 １０・・・・・・低濃度不純物領域 １１・・・・・・高濃度不純物領域 具 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務
Claims (1)
- 絶縁基板上に薄膜トランジスタを形成する方法において
、半導体に形成されたソース・ドレイン領域のゲート側
の前記半導体に、前記ソース・ドレイン領域より低不純
物濃度領域を、前記ゲートより小面積のレジストマスク
を使用して、前記ソース・ドレイン領域と同時に作製す
ることを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24143483A JPS60133756A (ja) | 1983-12-21 | 1983-12-21 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24143483A JPS60133756A (ja) | 1983-12-21 | 1983-12-21 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60133756A true JPS60133756A (ja) | 1985-07-16 |
Family
ID=17074242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24143483A Pending JPS60133756A (ja) | 1983-12-21 | 1983-12-21 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60133756A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0234970A (ja) * | 1988-07-25 | 1990-02-05 | Sony Corp | 電界効果型薄膜トランジスタ |
| JPH0527735U (ja) * | 1991-09-13 | 1993-04-09 | 旭光学工業株式会社 | カメラの操作部材 |
| US5879995A (en) * | 1994-05-16 | 1999-03-09 | Samsung Electronics Co., Ltd. | High-voltage transistor and manufacturing method therefor |
| US6358783B1 (en) | 1990-11-19 | 2002-03-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
-
1983
- 1983-12-21 JP JP24143483A patent/JPS60133756A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0234970A (ja) * | 1988-07-25 | 1990-02-05 | Sony Corp | 電界効果型薄膜トランジスタ |
| US6358783B1 (en) | 1990-11-19 | 2002-03-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| JPH0527735U (ja) * | 1991-09-13 | 1993-04-09 | 旭光学工業株式会社 | カメラの操作部材 |
| US5879995A (en) * | 1994-05-16 | 1999-03-09 | Samsung Electronics Co., Ltd. | High-voltage transistor and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62274767A (ja) | 高耐圧半導体装置及びその製造方法 | |
| JP2003218232A (ja) | 半導体装置及びその製造方法 | |
| JPH04165671A (ja) | 半導体メモリの製造方法 | |
| JP4477197B2 (ja) | 半導体装置の製造方法 | |
| JPS60133756A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63205944A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPH07263693A (ja) | Ｆｅｔの製造方法及び集積構造 | |
| JPS62104172A (ja) | 半導体装置の製造方法 | |
| JPH06349856A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS63244683A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JPH0382163A (ja) | パワーｍｏｓｆｅｔおよびその製造方法 | |
| JPS60175458A (ja) | 半導体装置及びその製造方法 | |
| JPS61210673A (ja) | Ｍｉｓ型半導体装置 | |
| KR100190380B1 (ko) | 액세스트랜지스터에대한드라이브트랜지스터의셀비율증대방법 | |
| JPS63275179A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JPH0346272A (ja) | 半導体装置の製造方法 | |
| JP3426587B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0344075A (ja) | 半導体装置の製造方法 | |
| JPH04151875A (ja) | 二重拡散型ｍｏｓトランジスタ | |
| JPH0342872A (ja) | 半導体装置の製造方法 | |
| JP3693181B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2909760B2 (ja) | Ｄｍｏｓｆｅｔの製造方法 | |
| KR100327419B1 (ko) | 반도체소자제조방법 | |
| JPH053135B2 (ja) | ||
| KR100214077B1 (ko) | 모스트랜지스터 및 그 제조방법 |