JPS61214473A - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JPS61214473A JPS61214473A JP5338485A JP5338485A JPS61214473A JP S61214473 A JPS61214473 A JP S61214473A JP 5338485 A JP5338485 A JP 5338485A JP 5338485 A JP5338485 A JP 5338485A JP S61214473 A JPS61214473 A JP S61214473A
- Authority
- JP
- Japan
- Prior art keywords
- region
- concentration region
- impurity concentration
- low impurity
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体基板にゲート電極とソース。
ドレイン領域を形成した電界効果型トランジスタに関す
る。
る。
本発明は、電界効果型トランジスタのソース。
ドＬｚ（７／ｌ域０少なくとも一方が・基板表面領域に
おいてゲート電極に近接した低不純物濃度領域を有する
ようにして、ホットエレクトロンの影響を小ならしめる
構成にするとともに、該低８１’不純物濃度領域に隣接
する高不純物濃度領域を、低濃度不純物領域の下に該領
域に隣接して形成することにより、低不純物濃度領域の
形成による高抵抗化を抑えたものである。
おいてゲート電極に近接した低不純物濃度領域を有する
ようにして、ホットエレクトロンの影響を小ならしめる
構成にするとともに、該低８１’不純物濃度領域に隣接
する高不純物濃度領域を、低濃度不純物領域の下に該領
域に隣接して形成することにより、低不純物濃度領域の
形成による高抵抗化を抑えたものである。
〔従来の技術〕゛
従来のこの種のもの、例えば第３図に示すようなＭＯＳ
トランジスタは、そのソース領域１とドレイン領域２と
の間のチャネル３を短くして、高速化を図っている。し
かしショートチャネル化したＭＯＳ）ランジスタは、ホ
ットエレクトロンの影響を受けて、その相互コンダクタ
ンスｇ、や、しきい値電圧ｖｔｈが変動する。ホットエ
レクトロンは、ドレイン２端部の表面近傍の、電界の集
中しているところで発生している。このため、ドレイン
２のゲート電極４側を低濃度化して、空乏層がドレイン
２側にも拡がり易くして電界集中を小さくし、これによ
りホットエレクトロンの発生を少なくする構造が採用さ
れている。この構造を第４図に例示する。第４図の如く
、ドレイン２の表面領域のゲート電極４側の部分が低不
純物濃度領域５となっている０図中、７は半導体基板で
ある。
トランジスタは、そのソース領域１とドレイン領域２と
の間のチャネル３を短くして、高速化を図っている。し
かしショートチャネル化したＭＯＳ）ランジスタは、ホ
ットエレクトロンの影響を受けて、その相互コンダクタ
ンスｇ、や、しきい値電圧ｖｔｈが変動する。ホットエ
レクトロンは、ドレイン２端部の表面近傍の、電界の集
中しているところで発生している。このため、ドレイン
２のゲート電極４側を低濃度化して、空乏層がドレイン
２側にも拡がり易くして電界集中を小さくし、これによ
りホットエレクトロンの発生を少なくする構造が採用さ
れている。この構造を第４図に例示する。第４図の如く
、ドレイン２の表面領域のゲート電極４側の部分が低不
純物濃度領域５となっている０図中、７は半導体基板で
ある。
図はｎチャネルＭＯ３を示しているので、ドレイン２は
ｎ″領域あり、低不純物濃度領域５はｎ”化されている
。この構造は一般にＬＤＤ（ｌｉｇｈｔｌｙ ｄｏｐｅ
ｄ ｄｒａｉｎ）と称される。なおＬＤＤでは、製法上
の関係で、ドレイン２側低濃度領域５の他、通常ソース
１側にも低濃度領域６ができる。
ｎ″領域あり、低不純物濃度領域５はｎ”化されている
。この構造は一般にＬＤＤ（ｌｉｇｈｔｌｙ ｄｏｐｅ
ｄ ｄｒａｉｎ）と称される。なおＬＤＤでは、製法上
の関係で、ドレイン２側低濃度領域５の他、通常ソース
１側にも低濃度領域６ができる。
ところが低濃度領域５ （または、５及び６）ができる
と、ソース１．ドレイン２間の直列抵抗が大きくなり、
このためＭＯＳ）ランジスタの相互コンダクタンスｇ、
が第３図の低濃度領域のないＭＯＳトランジスタに比べ
て小さくなる（１０〜２０％減少する）。
と、ソース１．ドレイン２間の直列抵抗が大きくなり、
このためＭＯＳ）ランジスタの相互コンダクタンスｇ、
が第３図の低濃度領域のないＭＯＳトランジスタに比べ
て小さくなる（１０〜２０％減少する）。
本発明の目的は、ソース、ドレイン領域の少なくとも一
方の領域が半導体基板の表面領域においてゲート電極に
近接する不純物低濃度領域を有する構造の場合でも、該
低濃度領域の効果を減少することなく、ソース、ドレイ
ンの抵抗を小さくでき、その相互コンダクタンスｇ、の
減少率を小さくできる電界効果型トランジスタを提供す
ることにある。
方の領域が半導体基板の表面領域においてゲート電極に
近接する不純物低濃度領域を有する構造の場合でも、該
低濃度領域の効果を減少することなく、ソース、ドレイ
ンの抵抗を小さくでき、その相互コンダクタンスｇ、の
減少率を小さくできる電界効果型トランジスタを提供す
ることにある。
本発明の電界効果型トランジスタは、ソース。
ドレイン領域の少なくとも一方の領域が、半導体基板表
面領域においてゲート電極に近接する低不純物濃度領域
と、この領域に隣接する高不純物濃度領域とよりなる。
面領域においてゲート電極に近接する低不純物濃度領域
と、この領域に隣接する高不純物濃度領域とよりなる。
かつ該高不純物濃度ｊｌ域は、上記表面領域より深い領
域において、上記低不純物濃度領域の下にも、該低不純
物濃度領域に隣接して形成されている。
域において、上記低不純物濃度領域の下にも、該低不純
物濃度領域に隣接して形成されている。
上記の如く、本発明の電界効果型トランジスタは、ソー
ス、ドレインの両頭域の少なくとも一方が半導体基板の
表面領域において、ゲート電極に近接する低不純物濃度
領域を有するため、電界集中が小さくでき、よってホッ
トエレクトロンの影響が小さくできる。かつ、この領域
に隣接する高不純物濃度領域は、該低不純物濃度領域の
下にもこの領域に隣接して形成されるので、この深い領
域を通って電流が流れることが可能となり、この結果、
低不純物濃度領域の形成に伴う抵抗の増大を抑制できる
。従って、本発明によれば、低不純物濃度領域の効果を
維持しつつ、低抵抗化を実現でき、トランジスタの相互
コンダクタンスｇ、の減少を抑えることができる。
ス、ドレインの両頭域の少なくとも一方が半導体基板の
表面領域において、ゲート電極に近接する低不純物濃度
領域を有するため、電界集中が小さくでき、よってホッ
トエレクトロンの影響が小さくできる。かつ、この領域
に隣接する高不純物濃度領域は、該低不純物濃度領域の
下にもこの領域に隣接して形成されるので、この深い領
域を通って電流が流れることが可能となり、この結果、
低不純物濃度領域の形成に伴う抵抗の増大を抑制できる
。従って、本発明によれば、低不純物濃度領域の効果を
維持しつつ、低抵抗化を実現でき、トランジスタの相互
コンダクタンスｇ、の減少を抑えることができる。
以下第１図を参照し・て、本発明の一実施例を説明する
。この例は本発明をｎチャネルＭＯ３）ランジスタに適
用したものである。第１図には、零゛例のドレイン２領
域の側の部分のみ、図示する。
。この例は本発明をｎチャネルＭＯ３）ランジスタに適
用したものである。第１図には、零゛例のドレイン２領
域の側の部分のみ、図示する。
このトランジスタのドレイン領域２は、低不純物濃度領
域５ （ｎ−で示す部分）と、高不純物濃度領域８．９
（ｎ″４．ｎ゛で示す部分）とから成る。低不純物濃
度領域５は、半導体基板７の表面領域において、ゲート
電極４に近接する部分に形成される。かつこの低不純物
濃度領域５に隣接する高不純物濃度領域は、図中に符号
９で示す如く、基板７の表面領域より深い領域において
、上記低不純物濃度領域５の下にも、この領域５に隣接
して形成されている。
域５ （ｎ−で示す部分）と、高不純物濃度領域８．９
（ｎ″４．ｎ゛で示す部分）とから成る。低不純物濃
度領域５は、半導体基板７の表面領域において、ゲート
電極４に近接する部分に形成される。かつこの低不純物
濃度領域５に隣接する高不純物濃度領域は、図中に符号
９で示す如く、基板７の表面領域より深い領域において
、上記低不純物濃度領域５の下にも、この領域５に隣接
して形成されている。
本実施例の低不純物濃度領域５はｎ”層で形成し、これ
は不純物たるリンｐｈｏｓ ”を低エネルギでドース量
〜ＩＱ１３ａｍ−”打ち込むことで形成した。
は不純物たるリンｐｈｏｓ ”を低エネルギでドース量
〜ＩＱ１３ａｍ−”打ち込むことで形成した。
本実施例においては、この不純物濃度領域５の形成後、
深い領域の高不純物濃度領域９をｎ゛層として形成した
が、これはサイドウオールＳｉｎｇ１０を作ってから、
高エネルギで、リンｐｈｏｓ ”を、前記低不純物濃度
領域５ （ｎ一層）より高濃度でドース量〜１０”ａｍ
−１打ち込むことにより形成した０次に表面領域の高不
純物濃度領域８をｎ”層として形成し、これは前記深い
領域の高不純物濃度領域９（ｎ゛層）より拡散係数の小
さいヒ素Ａｓ”を高濃度（ドース量〜１ＯＩＳａｌｌ−
りで打ち込むことで形成した。表面領域のこの高不純物
濃度領域８は、その先端８１がゲート電極４（本例では
ポリシリコン電極）のサイドウオールＳ ｉ Ｏｗｌｏ
の端部まで延びている。その後、熱処理（アニール）を
行った。
深い領域の高不純物濃度領域９をｎ゛層として形成した
が、これはサイドウオールＳｉｎｇ１０を作ってから、
高エネルギで、リンｐｈｏｓ ”を、前記低不純物濃度
領域５ （ｎ一層）より高濃度でドース量〜１０”ａｍ
−１打ち込むことにより形成した０次に表面領域の高不
純物濃度領域８をｎ”層として形成し、これは前記深い
領域の高不純物濃度領域９（ｎ゛層）より拡散係数の小
さいヒ素Ａｓ”を高濃度（ドース量〜１ＯＩＳａｌｌ−
りで打ち込むことで形成した。表面領域のこの高不純物
濃度領域８は、その先端８１がゲート電極４（本例では
ポリシリコン電極）のサイドウオールＳ ｉ Ｏｗｌｏ
の端部まで延びている。その後、熱処理（アニール）を
行った。
上述の如くこのトランジスタは、ドレイン２側の基板表
面近傍を低濃度化（ｎ″層化）して低不純物濃度領域５
としたので、ＬＤＤ構造の特長である電解集中を小さく
してホットエレクトロンの影響を小ならしめ得るという
効果を有している。
面近傍を低濃度化（ｎ″層化）して低不純物濃度領域５
としたので、ＬＤＤ構造の特長である電解集中を小さく
してホットエレクトロンの影響を小ならしめ得るという
効果を有している。
かつ、表面から深い部分を高濃度化して高不純物濃度Ｍ
域９としたので、この効果を減することなくソース、ド
レイン１．２の抵抗を押さえて、トランジスタの相互コ
ンダクタンスｇ、の減少全防止できる。
域９としたので、この効果を減することなくソース、ド
レイン１．２の抵抗を押さえて、トランジスタの相互コ
ンダクタンスｇ、の減少全防止できる。
すなわち、深い領域の高不純物濃度領域９は、低不純物
濃度領域５の下にも該領域５と隣接して形成されている
ので、この高不純物濃度領域９の先端９１は低不純物濃
度領域５が位置する範囲の下にあることになる。従って
電流は第１図の上下方向（つまり矢印イ方向）に流れ得
る。従来のＬＤＤ構造ではこの高不純物濃度領域９がな
いので、電流は第１図の低濃度領域５において左右方向
（つまり矢印口方向）に流れざるを得す、よって高抵抗
化していたのであるが、本発明の構成を採用すれは、低
抵抗化が実現できる。
濃度領域５の下にも該領域５と隣接して形成されている
ので、この高不純物濃度領域９の先端９１は低不純物濃
度領域５が位置する範囲の下にあることになる。従って
電流は第１図の上下方向（つまり矢印イ方向）に流れ得
る。従来のＬＤＤ構造ではこの高不純物濃度領域９がな
いので、電流は第１図の低濃度領域５において左右方向
（つまり矢印口方向）に流れざるを得す、よって高抵抗
化していたのであるが、本発明の構成を採用すれは、低
抵抗化が実現できる。
なお、深い領域の高不純物濃度領域９の先端９１は、低
不純物濃度領域５の途中（図の左右方向の途中）にある
ので、ホットエレクトロンの発生抑止のために低濃度で
あることが必要な図の５１部分への悪影響はない、また
、同じく先端９１が第１図の破線９２で略示するように
更に延びてしまうと、このｎ°層により図の矢印ハの如
き作動（ショートチャネル効果）が生じてしまうおそれ
があるが、本構造ではそのおそれもない。
不純物濃度領域５の途中（図の左右方向の途中）にある
ので、ホットエレクトロンの発生抑止のために低濃度で
あることが必要な図の５１部分への悪影響はない、また
、同じく先端９１が第１図の破線９２で略示するように
更に延びてしまうと、このｎ°層により図の矢印ハの如
き作動（ショートチャネル効果）が生じてしまうおそれ
があるが、本構造ではそのおそれもない。
なお実施に際しては、通例行われる如く、ゲート電極４
の上に破線で示すような保護用Ｓ ｉ Ｏを膜１１を形
成してもよい、（１２は、後に別途形成するコンタクト
ホールである）。
の上に破線で示すような保護用Ｓ ｉ Ｏを膜１１を形
成してもよい、（１２は、後に別途形成するコンタクト
ホールである）。
本実施例では、上記の如く
■ リンｐｈｏｓ ’による低不純物濃度領域５（ｎ一
層）の形成 ■ リンｐｈｏｓ”による深い高不純物濃度領域９（ｎ
゛層）の形成 ■ ヒ素Ａｓ”による表面領域の高不純物濃度領域８
（ｎ″９層）の形成 ■ 熱処理（アニール） という製造方法を採用し、ヒ素Ａ３°より拡散係数の大
きいリンｐｈｏｓ”によって深い高不純物濃度領域９を
形成したため、アニール後はこの領域９が横方向に広が
り、従ってこの領域９が低不純物濃度領域５の下まで延
びる構造にすることを制御性良（達成できる。但し、上
記方法を用いなくても、例えばリンｐｈｏｓ ”のみを
用いて、第２図に略示する如く高不純物濃度領域９の張
り出し９２を制御性良く構成できれば、それでもよい、
（一般には上記Φ〜■の製法が制御容具と考えられる）
。
層）の形成 ■ リンｐｈｏｓ”による深い高不純物濃度領域９（ｎ
゛層）の形成 ■ ヒ素Ａｓ”による表面領域の高不純物濃度領域８
（ｎ″９層）の形成 ■ 熱処理（アニール） という製造方法を採用し、ヒ素Ａ３°より拡散係数の大
きいリンｐｈｏｓ”によって深い高不純物濃度領域９を
形成したため、アニール後はこの領域９が横方向に広が
り、従ってこの領域９が低不純物濃度領域５の下まで延
びる構造にすることを制御性良（達成できる。但し、上
記方法を用いなくても、例えばリンｐｈｏｓ ”のみを
用いて、第２図に略示する如く高不純物濃度領域９の張
り出し９２を制御性良く構成できれば、それでもよい、
（一般には上記Φ〜■の製法が制御容具と考えられる）
。
上述の実施例ではｎ型のトランジスタについて説明した
が、ｐ型についても全く同様の構成をとることができる
。更に、本発明の構成を集積してＩＣに適用することも
でき、勿論これは本発明に含まれるものである。また上
記実施例ではドレイン２側について説明したが、ソース
１側（第４図）も同様な構造をとってもよいし、場合に
よってはソース１側のみがこの構造をとるのでもよい。
が、ｐ型についても全く同様の構成をとることができる
。更に、本発明の構成を集積してＩＣに適用することも
でき、勿論これは本発明に含まれるものである。また上
記実施例ではドレイン２側について説明したが、ソース
１側（第４図）も同様な構造をとってもよいし、場合に
よってはソース１側のみがこの構造をとるのでもよい。
当然のことではあるが、本発明は図示した実施例にのみ
限定されるものではない。
限定されるものではない。
上述の如（、本発明の電界効果型トランジスタは、その
ソース、ドレイン領域の少なくとも一方が半導体基板の
表面領域においてゲート電極に近接する不純物低濃度領
域を有する構造の場合でも、該低濃度領域の効果を減す
ることなく、ソース。
ソース、ドレイン領域の少なくとも一方が半導体基板の
表面領域においてゲート電極に近接する不純物低濃度領
域を有する構造の場合でも、該低濃度領域の効果を減す
ることなく、ソース。
ドレインの抵抗を小さくでき、その相互コンダクタンス
ｇｌＩの減少率を小さくできるという効果がある。
ｇｌＩの減少率を小さくできるという効果がある。
第１図は本発明の一実施例の部分断面図である。
第２図はその変形例の断面略示図である。第３図及び第
４図はそれぞれ従来例の断面図である。 ｌ・・・ソース、 ２−・・ドレイン、 ３・・−
チャネル、４・・・ゲート電極、 ５．６・−・低不純
物濃度領域、７−・・半導体基板、 ８．９−・高不純
物濃度領域。
４図はそれぞれ従来例の断面図である。 ｌ・・・ソース、 ２−・・ドレイン、 ３・・−
チャネル、４・・・ゲート電極、 ５．６・−・低不純
物濃度領域、７−・・半導体基板、 ８．９−・高不純
物濃度領域。
Claims (1)
- 【特許請求の範囲】 １、半導体基板にゲート電極とソース、ドレイン領域を
形成した電界効果型トランジスタにおいて、 上記ソース、ドレイン領域の少なくとも一方の領域は、
上記半導体基板の表面領域において上記ゲート電極に近
接する低不純物濃度領域と、該低不純物濃度領域に隣接
する高不純物濃度領域とよりなり、かつ、該高不純物濃
度領域が上記表面領域より深い領域において、上記低不
純物濃度領域の下にも、該低不純物濃度領域に隣接して
形成されてなる電界効果型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5338485A JPS61214473A (ja) | 1985-03-19 | 1985-03-19 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5338485A JPS61214473A (ja) | 1985-03-19 | 1985-03-19 | 電界効果型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61214473A true JPS61214473A (ja) | 1986-09-24 |
Family
ID=12941326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5338485A Pending JPS61214473A (ja) | 1985-03-19 | 1985-03-19 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61214473A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5061649A (en) * | 1986-03-31 | 1991-10-29 | Kabushiki Kaisha Toshiba | Field effect transistor with lightly doped drain structure and method for manufacturing the same |
| US5486710A (en) * | 1992-10-09 | 1996-01-23 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor |
| US5567965A (en) * | 1994-05-16 | 1996-10-22 | Samsung Electronics Co., Ltd. | High-voltage transistor with LDD regions |
-
1985
- 1985-03-19 JP JP5338485A patent/JPS61214473A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5061649A (en) * | 1986-03-31 | 1991-10-29 | Kabushiki Kaisha Toshiba | Field effect transistor with lightly doped drain structure and method for manufacturing the same |
| US5486710A (en) * | 1992-10-09 | 1996-01-23 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor |
| US5585289A (en) * | 1992-10-09 | 1996-12-17 | Mitsubishi Denki Kabushiki Kaisha | Method of producing metal semiconductor field effect transistor |
| US5567965A (en) * | 1994-05-16 | 1996-10-22 | Samsung Electronics Co., Ltd. | High-voltage transistor with LDD regions |
| US5879995A (en) * | 1994-05-16 | 1999-03-09 | Samsung Electronics Co., Ltd. | High-voltage transistor and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7602037B2 (en) | High voltage semiconductor devices and methods for fabricating the same | |
| US7675126B2 (en) | Metal oxide semiconductor field effect transistor and method of fabricating the same | |
| US4656492A (en) | Insulated gate field effect transistor | |
| US7326975B2 (en) | Buried channel type transistor having a trench gate and method of manufacturing the same | |
| US8704300B1 (en) | Semiconductor device and fabricating method thereof | |
| US20160181369A1 (en) | Jfet device and its manufacturing method | |
| US20080185639A1 (en) | Semiconductor device and method of manufacturing the same | |
| US6911696B2 (en) | LDMOS transistor | |
| US7157779B2 (en) | Semiconductor device with triple surface impurity layers | |
| US10763800B2 (en) | Semiconductor device and manufacturing method thereof | |
| US9013007B2 (en) | Semiconductor device having depletion type MOS transistor | |
| US8723256B1 (en) | Semiconductor device and fabricating method thereof | |
| US8841724B2 (en) | Semiconductor device and its manufacturing method | |
| JP4800566B2 (ja) | 半導体装置及びその製造方法 | |
| US10249707B2 (en) | Laterally diffused metal oxide semiconductor field-effect transistor and manufacturing method therefor | |
| JPS61214473A (ja) | 電界効果型トランジスタ | |
| JPS63177471A (ja) | Ｍｏｓ形半導体装置 | |
| EP1138073A1 (en) | Integrated circuit | |
| JP3344078B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPH04127537A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH04269836A (ja) | ｎチャンネルＭＩＳ半導体装置 | |
| JPH02305443A (ja) | 半導体装置の製造方法 | |
| TW201216334A (en) | Method of manufacturing depletion MOS device | |
| JPS61177776A (ja) | 半導体装置 | |
| JP3014138B2 (ja) | 半導体装置 |