DE2753704C2 - Verfahren zum gleichzeitigen Herstellen von mittels Feldoxid isolierten CMOS-Schaltungsanordnungen und Bipolartransistoren - Google Patents

Verfahren zum gleichzeitigen Herstellen von mittels Feldoxid isolierten CMOS-Schaltungsanordnungen und Bipolartransistoren

Info

Publication number
DE2753704C2
DE2753704C2 DE19772753704 DE2753704A DE2753704C2 DE 2753704 C2 DE2753704 C2 DE 2753704C2 DE 19772753704 DE19772753704 DE 19772753704 DE 2753704 A DE2753704 A DE 2753704A DE 2753704 C2 DE2753704 C2 DE 2753704C2
Authority
DE
Germany
Prior art keywords
field oxide
well
isolated
bipolar transistors
cmos circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19772753704
Other languages
English (en)
Other versions
DE2753704A1 (de
Inventor
Bernd Prof. Dr. rer.nat 5841 Holzen Höfflinger
Günter Prof. Dr.rer.nat. 4600 Dortmund Zimmer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE19772753704 priority Critical patent/DE2753704C2/de
Publication of DE2753704A1 publication Critical patent/DE2753704A1/de
Application granted granted Critical
Publication of DE2753704C2 publication Critical patent/DE2753704C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

dadurch gekennzeichnet, daß zur gleichzeitigen Herstellung eines npn-Bipolartransistors (8a)
e) der Bipolartransistor in eines n-Wanne (5) hergestellt wird,
f) eine aktive Basiszone (p) de- Bipolartransistors implantiert wird,
g) gleichzeitig mit dem Verfahrensschritt b) eine Basisanschlußzone (p*) des Bipolartransistors erzeugt wird, und
h) gleichzeitig mit dem Verfahrensschritt c) die Emitterzone des Bipolartransistors erzeugt wird.
Die Erfindung betrifft ein Verfahren zum Herstellen von mittels Feldoxid isolierten CMOS-Schaltungsanordnungen nach dem Oberbegriff des Anspruchs 1.
Ein derartiges Verfahren ist aus dem am 08. 03. 1977 von G. Zimmer, J. Schneider, B. Höfflinger gehaltenen Vortrag »A compatible CMOS und n-channel process using ion implantation«, veröffentlicht in Proc. 2nd Symp. Solid State Device Technology, Münster, März 1977, Seiten 145, 146, für mittels Feldoxid isolierte CMOS-Schaltungsanordnungen bereits bekannt. Die gleichzeitige Herstellung von Bipolartransistoren wurde in diesem Vortrag nicht angesprochen.
Aus IBM Technical Disclosure Bulletin, VoI. 16. No. 8, Jan. 74, S. 2719, 2720 ist die Anordnung von CMOS-Feldeffekttransistoren und Bipolar-Transistoren auf einem p-Substrat bereits bekannt. Die gleichzeitige Herstellung von Bipolartransistoren, die eine hohe Stromverstärkung und einen niedrigen Bahnwiderstand aufweisen auf einem Substrat ist nach diesem Verfahren nicht möglich, da mit der dort verwendeten p-Diffusion entweder nur eine niedrig dotierte Basis für hohe Stromverstärkung, die dann einen hohen Basisbahnwiderstand und hochohmige Drain- bzw. Sourcegebiete der p-Kanaltransistoren bewirken würde, möglich ist.
oder eine hoch dotierte p-Diffusion, uie eine niedrige Stromverstärkung zur Folge hätte.
Aufgabe der Erfindung ist es, ein Verfahren nach dem Oberbegriff des Anspruchs derart weiterzubilden, daß die gleichzeitige Herstellung von CMOS-TransLstoren und von Bipolartransistoren, die eine hohe Stromverstärkung und einen niedrigen Basisbahnwiderstand aufweisen, ermöglicht wird. Erfindungsgemi?*} wird diese Aufgabe durch die im Kennzeichen des Anspruchs
ίο aufgeführten Merkmale e) bis h) gelöst.
Dadurch, daß analoge und digitale Funktionen in einer hochintegrierten Schaltung enthalten sind, werden neue Anwendungsgebiete erschlossen, insbesondere auf den Gebieten Nachrichten-, Meß-, Steuer-, Regel- und
Medizintechnik, Konsum- und Autoelektronik.
Die Erfindung wird anhand einer Figur näher erläutert, die schematisch einen Querschnitt durch ein erfindungsgemäß hergestelltes Chip, wobei ausschnittsweise nur je ein Transistortyp dargestellt ist, zeigt.
Das Verfahren geht aus von der CMOS-Techmologie, wobei als "Substrat 1 p-Silizium, vorzugsweise mit hohem spezifischem Widerstand und Kristallorientierung <100>, verwendet wird. Diese Technologie wird bei Verfahren nach dem Oberbegriff des Anspruchs 1 auch angewendet. In dem Substrat 1 sind n-Kanal Enhancement-Transjsloren 2a mit Source S, Drain D und Gate enthalten. Im Substrat 1 werden weiterhin n-Wannen 5 durch eine η-Implantation und Eindiffusion erzeugt. In n-Wanne 5 befinden sich die p-Kanal-Transistoren 6a.
Beim Verfahren gemäß der Erfindung befinden sich die npn-Bipolar-Transistoren 8a in n-Wannen 5, mit Emitter-Ε, Basis- B und Kolektoranschluß C.
Die Source- und Drain-Gebiete der n-Kanal-Transistören 2a sowie der Emitter und der Kollektoranschlußbereich werden durch die gemeinsame η'-Belegung nf, vorzugsweise durch Implantation von Arsen und Nachdiffusion, erzeugt.
Die p-Implantation 9 stellt die Schwellenspannungen der Transistoren 2a und 6a sowie die Feldschweüenspannung an der Grenzfläche zwischen Substrat 1 und Feldoxid 11 ein. Sie verhindert außerdem eine Oberflächeninversion zwischen den Transistoren 8a.
Die Wannenbereiche 5 mit Ausnahme des Gatebereichs C der Transistoren 6a werden bei dieser Implantation durch Fotolack maskiert. Diese p-Implantation 9 wird unmittelbar nach der Erzeugung des Feldoxids 11 vorgenommen.
Die erforderliche Feldschwellenspannung an der Grenzfläche zwischen n-Wanne 5 und Feldoxid 11 wird durch die Dotierung der n-Wanne 5 eingestellt.
Durch die gleichzeitige Einstellung der Schwellenspannungen der Transistoren 2a und 6a und der Feldschwellenspannung im Bereich des Feldoxids 11 sind bei dieser CMOS-Technologie keine diffundierten Channel-Stopper notwendig. Dies macht das Verfahren für hochintegrierte Schaltungen besonders geeignet.
Eine zusätzliche Implantation ρ führt zu Bipolartransistoren mit einstellbarer, insbesondere höherer Stromverstärkung. Durch die p-Belegung wird die aktive Basis der Bipolartransistoren 8a erzeugt.
Durch eine p*-Belegung p', vorzugsweise durch Implantation, werden Drain D und Source S der p-Kanaltransistoren 6a und die Basisanschlußzonen der Transistoren 8a mit niedrigem Schichtwiderstand und kleiner Eindringtiefe hergestellt.
Das Verfahren zeichnet sich dadurch aus, daß für die gleichzeitige Erzeugung aller Transistor-Typen, wie bei
der einfachsten CMOS-Prozeßfolge, nur 6 strukturbestimmende Masken benötigt werden, nämlich:
1. für Wanne und Kollektor
2. für n-Kanal-Source sowie Drain und Emitter
3. für p-Kanal Source sowei Drain und Basis
4. für Gateoxid
5. für Konlaktlöcher
6. für Metallisierung, z. B. Aluminium
10
Zwei weitere unkritische Masken werden benötigt, um bei der P-Belegung durch Implantation p, der p-Implantation 9, die nichtimplantierten Bereiche zu maskieren. Als Maskierschicht kann insbesondere Fotolack verwendet werden. !5
Durch die einfache Prozeßfolge ist eine hohe Bauelementedichte möglich. Ebenso wird durch die geringe Anzahl strukturbestimmender Masken eine hohe Ausbeute erzielt. Dies sind die Grundvoraussetzungen für hochintegrierte Schaltungen. 2ö
Hierzu 1 Blatt Zeichnungen
30
35
50
55
60
fi5

Claims (1)

  1. Patentanspruch:
    Verfahren zum Herstellen von mittels Feldoxid (11) isolierten CMOS-Schaltungsanordnungen, bei dem
    a) in einem p-Substrat (1) mindestens eine n-Wanne (5) durch Implantation und Eindiffusion erzeugt wird, wobei die Dotierung der n-Wanne (5) so vorgenommen wird, daß eine ausreichend hohe Felschwellenspannung an der Grenzfläche zwischen der n-Wanne (5) und dem Feldoxid (11) erreicht wird,
    b) in der n-Wanne (5) die Source- und Drainzonen (p*) mindestens eines p-Kanal-FETs (6a) hergestellt werden,
    c) im Substrat (1) die Source- und Drainzonen (n+) mindestens eines n-Kanal-FETs (2a) hergestellt werden, »yad
    d) nach der Erzeugung des Feldoxids (11) zur gleichzeitigen Einstellung der Feldschwellenspannung und der Schwellenspannungen des η-Kanal- und des p-Kanal-FETs eine zusätzliche p-lmplantation (9) durchgefühlt wird, wobei die n-Wanne (5) mit Ausnahme des Gatebereichs des P-Kanal-FETs markiert ist,
DE19772753704 1977-12-02 1977-12-02 Verfahren zum gleichzeitigen Herstellen von mittels Feldoxid isolierten CMOS-Schaltungsanordnungen und Bipolartransistoren Expired DE2753704C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19772753704 DE2753704C2 (de) 1977-12-02 1977-12-02 Verfahren zum gleichzeitigen Herstellen von mittels Feldoxid isolierten CMOS-Schaltungsanordnungen und Bipolartransistoren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772753704 DE2753704C2 (de) 1977-12-02 1977-12-02 Verfahren zum gleichzeitigen Herstellen von mittels Feldoxid isolierten CMOS-Schaltungsanordnungen und Bipolartransistoren

Publications (2)

Publication Number Publication Date
DE2753704A1 DE2753704A1 (de) 1979-06-07
DE2753704C2 true DE2753704C2 (de) 1986-11-06

Family

ID=6025148

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772753704 Expired DE2753704C2 (de) 1977-12-02 1977-12-02 Verfahren zum gleichzeitigen Herstellen von mittels Feldoxid isolierten CMOS-Schaltungsanordnungen und Bipolartransistoren

Country Status (1)

Country Link
DE (1) DE2753704C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3936668A1 (de) * 1988-12-23 1990-06-28 Fraunhofer Ges Forschung Hochspannungstransistor-anordnung in cmos-technologie

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2940954A1 (de) * 1979-10-09 1981-04-23 Nixdorf Computer Ag, 4790 Paderborn Verfahren zur herstellung von hochspannungs-mos-transistoren enthaltenden mos-integrierten schaltkreisen sowie schaltungsanordnung zum schalten von leistungsstromkreisen unter verwendung derartiger hochspannungs-mos-transistoren
NL8103218A (nl) * 1981-07-06 1983-02-01 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.
DE3175429D1 (en) * 1981-11-28 1986-11-06 Itt Ind Gmbh Deutsche Process for producing a monolithic integrated circuit having at least one pair of complementary field-effect transistors and at least one bipolar transistor
US5296409A (en) * 1992-05-08 1994-03-22 National Semiconductor Corporation Method of making n-channel and p-channel junction field-effect transistors and CMOS transistors using a CMOS or bipolar/CMOS process
EP0686305A1 (de) * 1993-02-25 1995-12-13 National Semiconductor Corporation Verfahren zur herstellung eines cmos-bauteils mit einem jfet
DE69415500T2 (de) * 1994-03-31 1999-05-20 Stmicroelectronics S.R.L., Agrate Brianza, Mailand/Milano Verfahren zur Herstellung eines Halbleiterbauteils mit vergrabenem Übergang
EP0907208B1 (de) * 1997-10-02 2002-12-18 Istituto Trentino Di Cultura Verfahren zur Herstellung eines JFET Bauelements
FR2776832B1 (fr) * 1998-03-31 2000-06-16 Sgs Thomson Microelectronics Procede de fabrication de transistors jfet
US6849491B2 (en) 2001-09-28 2005-02-01 Dalsa Semiconductor Inc. Method of making high-voltage bipolar/CMOS/DMOS (BCD) devices

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3582725A (en) * 1969-08-21 1971-06-01 Nippon Electric Co Semiconductor integrated circuit device and the method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3936668A1 (de) * 1988-12-23 1990-06-28 Fraunhofer Ges Forschung Hochspannungstransistor-anordnung in cmos-technologie

Also Published As

Publication number Publication date
DE2753704A1 (de) 1979-06-07

Similar Documents

Publication Publication Date Title
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE69218747T2 (de) Lateraler zweifach diffundierter Fieldeffekttransistor mit einem isolierten Gate und Verfahren zur Herstellung
EP0081804A2 (de) Verfahren zur Herstellung benachbarter mit Dotierstoffionen implantierter Wannen bei der Herstellung von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
EP0123182A1 (de) Verfahren zum Herstellen von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen
DE3939305C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2753704C2 (de) Verfahren zum gleichzeitigen Herstellen von mittels Feldoxid isolierten CMOS-Schaltungsanordnungen und Bipolartransistoren
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE2554296A1 (de) Integrierte schaltung mit komplementaeren feldeffekttransistoren
DE3340560A1 (de) Verfahren zum gleichzeitigen herstellen von schnellen kurzkanal- und spannungsfesten mos-transistoren in vlsi-schaltungen
DE3856150T2 (de) Halbleiteranordnung und verfahren zur herstellung
DE4041050C2 (de) Integrierter Schaltkreis und Verfahren zur Bildung eines Halbleiterbauelements
DE2507366B2 (de) Verfahren zur Unterdrückung parasitärer Schaltungselemente
EP0135163A1 (de) Verfahren zum Herstellen von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen
DE1614852B2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem NPN-Transistor, einem PNP-Transistor und weiteren Schaltungselementen
DE69131390T2 (de) Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen
DE2531367C2 (de)
DE2554426C3 (de) Verfahren zur Erzeugung einer lokal hohen inversen Stromverstärkung bei einem Planartransistor sowie nach diesem Verfahren hergestellter invers betriebener Transistor
EP0133204B1 (de) Verfahren zum Herstellen eines DMOS-Transistors
DE1813130C3 (de) Verfahren zur Herstellung einer Zenerdiode
EP0000909A1 (de) Lateraler Transistor
DE68928763T2 (de) Verfahren zur Herstellung von isolierten vertikalbipolaren und JFET-Transistoren und entsprechender IC
DE3831264A1 (de) Verfahren zur herstellung eines bicmos-halbleiters
DE60318643T2 (de) Halbleiter-Bauelement und Herstellungsverfahren
EP0008043A1 (de) Integrierter bipolarer Halbleiterschaltkreis

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8363 Opposition against the patent
8365 Fully valid after opposition proceedings