DE4319437C1 - Verfahren zur Herstellung einer monolithisch integrierten Schaltung mit mindestens einem CMOS-Feldeffekttransistor und einem npn-Bipolar-Transistor - Google Patents

Verfahren zur Herstellung einer monolithisch integrierten Schaltung mit mindestens einem CMOS-Feldeffekttransistor und einem npn-Bipolar-Transistor

Info

Publication number
DE4319437C1
DE4319437C1 DE4319437A DE4319437A DE4319437C1 DE 4319437 C1 DE4319437 C1 DE 4319437C1 DE 4319437 A DE4319437 A DE 4319437A DE 4319437 A DE4319437 A DE 4319437A DE 4319437 C1 DE4319437 C1 DE 4319437C1
Authority
DE
Germany
Prior art keywords
regions
base
polysilicon layer
exposed
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4319437A
Other languages
English (en)
Inventor
Juergen Dipl Phys Nagel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE4319437A priority Critical patent/DE4319437C1/de
Priority to FR9402213A priority patent/FR2702307B1/fr
Priority to US08/206,066 priority patent/US5411900A/en
Priority to NL9400337A priority patent/NL194354C/nl
Priority to JP03611594A priority patent/JP3426327B2/ja
Application granted granted Critical
Publication of DE4319437C1 publication Critical patent/DE4319437C1/de
Priority to US08/371,756 priority patent/US5525825A/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer monolithisch integrierten Schaltung mit mindestens einem Paar von CMOS-Feldeffekttransistoren und einem planaren npn-Bipolartransistor mit den im Anspruch 1 dargelegten Merkmalen, wobei die unter a) bis c) und f) bis h) betroffenen aus EP 0 325 181 A2 und EP 0 375 585 A2 bekannt sind. Dabei setzt die erstgenannte Druckschrift bei dem darin beschriebenen Verfahren die Verwendung einer Epitaxieschicht voraus, die zweite Druckschrift bedingt die Anwendung vergrabener Schichten (buried layers), was in Verbindung mit einem CMOS-Prozeß einen kostenintensiven und ausbeutemindernden Verfahrensschritt darstellt.
Die Entwicklung gemischter Bipolar-CMOS-Technologien orientiert sich in vielen Fällen an einem bereits gegebenen CMOS-Prozeß, seltener ist die vollkommen neue Konzeption einer Mischtechnologie. In allen Fällen ist ein wirtschaftlicher Kompromiß zwischen Leistungsmerkmalen der Transistoren und dem angestrebten Prozeßaufwand zu finden.
Entsprechend der Vielzahl möglicher Anwendungen gibt es bereits ein breites Spektrum an BiCMOS-Prozessen, die jedoch eine unterschiedliche Komplexität aufweisen, es können z. B. bis zu 25 Maskenebenen erforderlich sein, um vertikale npn- und pnp-Transistoren zusammen mit CMOS- Bauelementen in Doppelpolysilizium-Technik zu realisieren.
Daneben gibt es Ansätze, den Prozeßaufwand bei den Mischtechnologien zu begrenzen. Bedient man sich dabei vergrabener niederohmiger Kollektorzonen, so bedingt dies die Einbeziehung einer Epitaxieschicht in den CMOS-Prozeß mit den oben genannten Nachteilen.
Aus "New CMOS-Technologies", veröffentlicht in "Solid State Devices" 1980, Seiten 114 bis 117, ist ein Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem Paar von komplementären Si-Gate- Feldeffekttransistoren und mindestens einem planaren NPN- Bipolar-Transistor bekannt. Bei diesem Verfahren werden in einer auf dem Substrat angeordneten Dickoxydschicht Durchbrüche gebildet, durch die unter Verwendung einer gegen Ionenimplantation wirksamen Maskierung zur Herstellung der Schwellspannung der Transistoren und der Feldschwellspannung zwischen den Transistoren örtlich Ionen implantiert werden. Zusätzlich zu den bei der konventionellen Si-Gate-CMOS-Technologie angewendeten Prozessen wird ein weiterer Maskierungs- und Implantationsprozeß durchgeführt, um die Dotierungen der Basiszone des Bipolartransistors zu implantieren. Diese Implantation erfolgt durch eine Dünnoxydschicht, welche gleichzeitig mit den Dünnoxydschichten in den Bereichen der Feldeffekttransistoren erzeugt wird. Das bekannte Verfahren hat im Hinblick auf den Bipolartransistor den Nachteil eines kompensierten Emitters und fernerhin besteht ein wesentlicher erhöhter Platzbedarf des Bipolartransistors gegenüber den Feldeffekttransistoren.
Der erhöhte Platzbedarf ist vor allem durch die notwendigen Justiertoleranzen bedingt. Sowohl die Justierung der Basiszone zum Kollektorkontakt als auch die der Emitterzone zur Basis sind bei dem bekannten Verfahren kritisch.
Aus der EP-PS 008 0523 ist ein Verfahren bekannt, das sich auf das obengenannte stützt und eine Platzersparnis dadurch erreicht, daß der Durchbruch des Bipolartransistors von einer streifenförmigen dünnen Oxydschicht geteilt wird.
Vorteilhaft ist bei dem letztgenannten Verfahren, daß es selbstjustierende und/oder kritische Prozesse erlaubt.
Nachteilig beim erwähnten Verfahren ist jedoch das unpassivierte Gate-Oxyd, das leicht beschädigt und verunreinigt werden kann. Außerdem sind dort zusätzliche Photoprozesse zur Öffnung der Kollektor und Emitterfenster erforderlich.
Aufgabe der Erfindung ist daher die Angabe eines abgewandelten Verfahrens, bei dem auf Epitaxieschichten bzw. vergrabene Schichten verzichtet werden kann, das ferner bezüglich Justiertoleranzen weniger kritisch und damit platzsparender ausführbar ist und das ohne zusätzliche Photoprozeßschritte auskommt.
Die Aufgabe wird erfindungsgemäß bei einem Verfahren nach dem Anspruch 1 durch die im kennzeichnenden Teil angegebenen Verfahrensmaßnahmen gelöst. Zweckmäßige Ausgestaltungen sind in den Unteransprüchen gekennzeichnet.
Das Verfahren nach der Erfindung wird anschließend an einem bevorzugten Ausführungsbeispiel erläutert, wobei die Fig. 1 bis 8 der Zeichnung der Darstellung einzelner Stufen des Verfahrens dienen.
Ausgehend von einem p-dotierten Siliziumsubstrat 1 wird in die eine Oberfläche für den npn-Bipolartransistor eine n- leitende Wanne 2 auf herkömmliche Weise eingelassen, dabei kann dieser Schritt gleichzeitig mit der entsprechenden Wannenerzeugung für einen p-Kanal-Feldeffekttransistor erfolgen. Anschließend wird auf der gleichen Oberfläche eine Dickoxydschicht 3 thermisch erzeugt, wobei durch entsprechende Maskierung der Bereich b ausgespart wird, in dem dann die Zonen des Transistors erzeugt werden sollen. Im Rahmen der Herstellung des Gate-Oxydes für die Feldeffekttransistoren wird auch der Bipolarhalbleiterbereich b mit einer dünnen Oxydschicht 4 überzogen (siehe Fig. 1).
Die gesamte Oberfläche wird nunmehr mit einer dünnen Polysiliziumschicht 5 abgedeckt. Anschließend wird eine Photolackmaske 6 aufgebracht, in der mittels herkömmlicher Maßnahmen ein Fenster i (Basisbereich) geöffnet wird, um dann die freigelegte Polysiliziumschicht 5 mittels Trockenätztechnik zu entfernen. Durch dieses Fenster i wird nunmehr Bor mittlerer Dosis (ca. 1×1013/cm2) durch die verbleibende Dünnoxydschicht 4 in die darunterliegende n­ dotierte Wanne 2 implantiert (siehe Fig. 2).
Im nächsten Schritt wird die Photolackmaske 6 entfernt. Dann wird in einem neuen Photoprozeß eine neue Maske gebildet und in einen Trockenätzschritt das freiliegende Polysilizium 5 in den Öffnungen 8 und 9 entfernt. Anschließend wird naßchemisch die Dünnoxydschicht in den Bereichen 7, 8, 9 abgeätzt. Als letzter Schritt dieser Stufe wird die Photomaske abgelöst. Im Bereich der Feldeffekttransistoren bleibt dabei die Polysiliziumschicht 5 unstrukturiert erhalten (Fig. 3).
Als nächster Schritt wird nunmehr ganz flächig eine Polysiliziumschicht 10 aufgebracht, n-dotiert und dergestalt strukturiert, daß sie im Bipolarteil die Randbereiche des Dickoxyd 3 überlappt und die Oberfläche des Substrats mit Ausnahme der Übergangsbereiche 13, 14 von Basis- und Kollektorzone abdeckt, sowie im Bereich der Feldeffekttransistoren das Gate bildet. Im Bipolartransistor entstehen auf diese Weise Überlappbereiche 15a und 16a. Die in den Übergangsbereichen 13, 14 freiliegende Dünnoxyschicht 4 wird naßchemisch entfernt. Die Polysiliziumschicht 10 dient als Emitterdiffusionsquelle und kann mit Arsen oder Phosphor dotiert sein.
Gleichzeitig mit der anschließenden Eindiffusion des Emitterbereichs 12 wird auch in den Kollektoranschlußbereichen 15, 16 eine hohe Dotierung erzielt, wodurch man einen niederohmigen Anschluß erhält. Bei diesem Verfahrensschritt wird auch die Basiszone 11 ausgebildet, (siehe Fig. 4).
Anschließend wird unter Verwendung einer entsprechend strukturierten Photomaske 17 im Bereich des Bipolartransistors wie im Bereich des p-Kanal- Feldeffekttransistors Bor einer mittleren Dosis (1×1014/cm2) implantiert, wodurch es im Basisbereich zu einer höheren Dotierung kommt (Fig. 5).
Als nächster Schritt werden nach Entfernung der Photomaske 17 an den entsprechenden Stellen auf herkömmliche Weise Oxydspacer 18 erzeugt.
Nach Aufbringung einer entsprechend strukturierten Photolackmaske 19 werden nunmehr Borionen in hoher Dosis in die nichtabgedeckten Bereiche, nämlich in die Basisanschlußbereiche 20, 21 sowie in die Source/Drain- Zonen des p-Kanal-Feldeffekttransistors implantiert (Fig. 6).
Nach Ablösen der Photomaske 19 wird eine neue Photomaske aufgebracht, die nur den n-Kanalteil des Feldeffekttransistorgebiets offen lädt. Man implantiert Arsen und im sich anschließenden Ausheilschritt (Tempern) erhalten Basis- und Emitterzone weitgehend ihre endgültige Ausdehnung (Fig. 7).
Als letzter Schritt erfolgt nach Ablösen dieser Photolackmaske nach dem üblichen Salicide-Prozeß die selbstjustierende Bildung von Titansilicid 22 überall da, wo Silizium und Polysilizium freiliegen, also sowohl im Bipolar- als auch im CMOS-Teil (Fig. 8).
In der durch das erfindungsgemäße Verfahren erzielten Struktur gewährleisten die Überlappbereiche 15a, 16a der Polysiliziumschicht sowie die sich daran anschließenden Oxidspacer 18 die notwendige Trennung der hochdotierten Anschlußzonen von Kollektor und Basis. Die Überlappbereiche 15a, 16a können im Rahmen der prozeßbedingten Streutoleranzen entsprechend klein skaliert werden, was zu einer kompakten Bipolarkomponente führt.

Claims (2)

1. Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem Paar von CMOS- Feldeffekttransistoren und mindestens einem planaren npn- Bipolartransistor, bei dem
  • a) in einem p-leitenden Substrat (1) eine Wanne (2) vom n- Leitungstyp für den Bipolafteil eingelassen wird,
  • b) die Oberfläche des Substrats (1) mit einer Dickoxydschicht (3) und in aktiven Transistorbereichen mit einer Dünnoxydschicht (4) abgedeckt wird,
  • c) auf den Oxydschichten (3, 4) eine dünne Polysiliziumschicht (5) abgeschieden wird, und anschließend unter Verwendung einer Photolackmaske (6) im Basisbereich (i) die Polysiliziumschicht (5) entfernt und durch die freigelegte Dünnoxydschicht (4) Bor implantiert wird,
  • d) dann in einem weiteren Proprozeß der Emitterbereich (7) sowie die Bereiche (8, 9) für die zukünftigen Kollektoranschlußbereiche (15, 16) freigelegt werden und eine n- dotierte Polysiliziumschicht (10) über die Gesamtfläche aufgebracht und anschließend strukturiert wird, wobei die Übergangsbereiche (13, 14) zwischen Basis- und Kollektorzone freigelegt werden,
  • e) dann Bor implantiert wird, um eine niederohmige Verbindung zwischen intrinsischem und extrinsischem Basisgebiet zu erreichen,
  • f) dann auf herkömmliche Weise Oxydspacer (18) erzeugt werden,
  • g) dann die Basisanschlußbereiche (20, 21) mittels Bor- Implantation erzeugt werden,
  • h) zuletzt eine Titansilicidschicht (22) überall dort erzeugt wird, wo Silizium und Polysilizium freiliegen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die n-dotierte Polysiliziumschicht mit Arsen oder Phosphor dotiert ist.
DE4319437A 1993-03-05 1993-06-11 Verfahren zur Herstellung einer monolithisch integrierten Schaltung mit mindestens einem CMOS-Feldeffekttransistor und einem npn-Bipolar-Transistor Expired - Fee Related DE4319437C1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE4319437A DE4319437C1 (de) 1993-03-05 1993-06-11 Verfahren zur Herstellung einer monolithisch integrierten Schaltung mit mindestens einem CMOS-Feldeffekttransistor und einem npn-Bipolar-Transistor
FR9402213A FR2702307B1 (fr) 1993-03-05 1994-02-25 Procédé de fabrication d'un circuit intégré monolithique avec au moins un transistor à effet de champ CMOS et un transistor npn bipolaire.
US08/206,066 US5411900A (en) 1993-03-05 1994-03-04 Method of fabricating a monolithic integrated circuit with at least one CMOS field-effect transistor and one NPN bipolar transistor
NL9400337A NL194354C (nl) 1993-03-05 1994-03-04 Werkwijze voor het vervaardigen van een monolitische ge´ntegreerde schakeling met ten minste ÚÚn CMOS-veldeffecttransistor en ÚÚn bipolaire npn-transistor.
JP03611594A JP3426327B2 (ja) 1993-03-05 1994-03-07 少なくとも１つの電界効果トランジスタと１つのｎｐｎバイポ−ラトランジスタを有するモノリシック集積回路の製造方法
US08/371,756 US5525825A (en) 1993-03-05 1995-01-12 Monolithic integrated circuit with at least one CMOS field-effect transistor and one npn bipolar transistor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4306932 1993-03-05
DE4319437A DE4319437C1 (de) 1993-03-05 1993-06-11 Verfahren zur Herstellung einer monolithisch integrierten Schaltung mit mindestens einem CMOS-Feldeffekttransistor und einem npn-Bipolar-Transistor
US08/371,756 US5525825A (en) 1993-03-05 1995-01-12 Monolithic integrated circuit with at least one CMOS field-effect transistor and one npn bipolar transistor

Publications (1)

Publication Number Publication Date
DE4319437C1 true DE4319437C1 (de) 1994-05-19

Family

ID=25923679

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4319437A Expired - Fee Related DE4319437C1 (de) 1993-03-05 1993-06-11 Verfahren zur Herstellung einer monolithisch integrierten Schaltung mit mindestens einem CMOS-Feldeffekttransistor und einem npn-Bipolar-Transistor

Country Status (2)

Country Link
US (1) US5525825A (de)
DE (1) DE4319437C1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834800A (en) * 1995-04-10 1998-11-10 Lucent Technologies Inc. Heterojunction bipolar transistor having mono crystalline SiGe intrinsic base and polycrystalline SiGe and Si extrinsic base regions
US6656809B2 (en) * 2002-01-15 2003-12-02 International Business Machines Corporation Method to fabricate SiGe HBTs with controlled current gain and improved breakdown voltage characteristics
US6890066B2 (en) * 2003-05-22 2005-05-10 Lexmark International, Inc. Inkjet printer having improved ejector chip
US7011590B2 (en) * 2003-07-08 2006-03-14 Shimano, Inc. Shift assist apparatus for a bicycle transmission

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0080523B1 (de) * 1981-11-28 1986-10-01 Deutsche ITT Industries GmbH Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem Paar von komplementären Feldeffekttransistoren und mindestens einem Bipolartransistor
EP0325181A2 (de) * 1988-01-19 1989-07-26 National Semiconductor Corporation Verfahren zum Herstellen eines Polysiliciumemitters und eines Polysiliciumgates durch gleichzeitiges Ätzen von Polysilicium auf einem dünnen Gateoxid
EP0375585A2 (de) * 1988-12-21 1990-06-27 International Business Machines Corporation Verfahren zum Herstellen einer BICMOS-Anordnung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219784A (en) * 1990-04-02 1993-06-15 National Semiconductor Corporation Spacer formation in a bicmos device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0080523B1 (de) * 1981-11-28 1986-10-01 Deutsche ITT Industries GmbH Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem Paar von komplementären Feldeffekttransistoren und mindestens einem Bipolartransistor
EP0325181A2 (de) * 1988-01-19 1989-07-26 National Semiconductor Corporation Verfahren zum Herstellen eines Polysiliciumemitters und eines Polysiliciumgates durch gleichzeitiges Ätzen von Polysilicium auf einem dünnen Gateoxid
EP0375585A2 (de) * 1988-12-21 1990-06-27 International Business Machines Corporation Verfahren zum Herstellen einer BICMOS-Anordnung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Motorola Inc., Technical Developments, Vol. 13, Juli 1991, S. 135/136 *
Solid State Devices, 1980, S. 114-117 *

Also Published As

Publication number Publication date
US5525825A (en) 1996-06-11

Similar Documents

Publication Publication Date Title
DE2700873C2 (de) Verfahren zur Herstellung von komplementären Isolierschicht-Feldeffekttransistoren
EP0227970B1 (de) Verfahren zum gleichzeitigen Herstellen von selbstjustierten bipolaren Transistoren und komplementären MOS-Transistoren auf einem gemeinsamen Siliziumsubstrat
EP0123182B1 (de) Verfahren zum Herstellen von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen
EP0244607B1 (de) Verfahren zum Herstellen von optimierten komplementären MOS-Feldeffekttransistoren in VLSI-Technik
EP0123093A1 (de) Schottky-Diode, integrierte Schaltung mit Schottky-Diode und Verfahren zur Herstellung derselben
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
EP0081804A2 (de) Verfahren zur Herstellung benachbarter mit Dotierstoffionen implantierter Wannen bei der Herstellung von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen
DE19821092A1 (de) Verfahren zum Herstellen von CMOS-Transistoren
DE4139490A1 (de) Bicmos-vorrichtung und verfahren zur herstellung derselben
EP0135163B1 (de) Verfahren zum Herstellen von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
EP0250721B1 (de) Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung
DE19705302B4 (de) Verfahren zum Bilden von MOS- und Bipolartransistoren
DE69530441T2 (de) Eine Methode zur Herstellung von BiCMOS-Halbleiterteilen
DE4341516C2 (de) Verfahren zum Herstellen eines Transistors
DE3329224C2 (de) Verfahren zur Herstellung einer Bi-CMOS-Halbleiterschaltung
EP0157926B1 (de) Verfahren zum Herstellen einer hochintegrierten MOS-Feld-effekttransistorschaltung
DE10036891A1 (de) Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur
DE4418206C2 (de) CMOS-kompatibler Bipolartransistor und Herstellungsverfahren desselben
EP0764982B1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE102008039881A1 (de) Graben-Transistor und Verfahren zur Herstellung desselben
EP0304541A1 (de) Verfahren zum Herstellen implantierter Wannen und Inseln von integrierten CMOS-Schaltungen
DE4319437C1 (de) Verfahren zur Herstellung einer monolithisch integrierten Schaltung mit mindestens einem CMOS-Feldeffekttransistor und einem npn-Bipolar-Transistor
DE69333098T2 (de) Integriertes Halbleiterschaltkreisbauelement und dessen Herstellungsverfahren

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: MICRONAS INTERMETALL GMBH, 79108 FREIBURG, DE

8327 Change in the person/name/address of the patent owner

Owner name: MICRONAS GMBH, 79108 FREIBURG, DE

8339 Ceased/non-payment of the annual fee