CN1461497A - 在碳化硅中制造双极结晶体管的方法和得到的器件 - Google Patents
在碳化硅中制造双极结晶体管的方法和得到的器件 Download PDFInfo
- Publication number
- CN1461497A CN1461497A CN00820065A CN00820065A CN1461497A CN 1461497 A CN1461497 A CN 1461497A CN 00820065 A CN00820065 A CN 00820065A CN 00820065 A CN00820065 A CN 00820065A CN 1461497 A CN1461497 A CN 1461497A
- Authority
- CN
- China
- Prior art keywords
- layer
- column
- conduction type
- carborundum
- wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 81
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 29
- 239000011248 coating agent Substances 0.000 claims description 17
- 238000000576 coating method Methods 0.000 claims description 17
- 239000002019 doping agent Substances 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 5
- 239000000463 material Substances 0.000 description 22
- 125000006850 spacer group Chemical group 0.000 description 19
- 238000005516 engineering process Methods 0.000 description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 244000287680 Garcinia dulcis Species 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910021431 alpha silicon carbide Inorganic materials 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 230000003698 anagen phase Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000012010 growth Effects 0.000 description 1
- KHYBPSFKEHXSLX-UHFFFAOYSA-N iminotitanium Chemical compound [Ti]=N KHYBPSFKEHXSLX-UHFFFAOYSA-N 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002905 metal composite material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910001000 nickel titanium Inorganic materials 0.000 description 1
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66295—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
提供一种在具有一般为第一导电类型的第一层碳化硅和一般为与第一导电类型相反的第二导电类型的第二层碳化硅的半导体结构中制造自对准双极结晶体管的方法。该方法包括在第二碳化硅层中形成柱状物，该柱状物具有侧壁并限定第二层的相邻水平表面；在包括侧壁和水平表面的第二半导体层上形成具有预定厚度的氧化物层。形成氧化物层之后，各向异性刻蚀与侧壁相邻的一部分水平表面上的氧化物层，而至少一部分氧化物层留在侧壁上，由此露出一部分水平表面。然后用第一导电类型的掺杂剂掺杂水平表面的露出部分下面的一部分第二层，以便在第二层中形成掺杂阱区，该阱区与侧壁相隔的距离由氧化物层的厚度确定。还公开了得到的器件。
Description
1、发明的领域
本发明涉及在碳化硅中制造双极结晶体管的方法，特别涉及在碳化硅中制造基极和发射极接触件自对准的双极结晶体管的方法以及得到的器件。
2、相关技术的说明
双极结晶体管(BJT)是一种公知的和常用的半导体电子器件。双极结晶体管一般定义为由具有相互靠近的两个相反p-n结的半导体材料制成的器件。由于它们的相应结构和导电类型，双极结晶体管一般称为n-p-n或p-n-p晶体管。
在n-p-n BJT的工作中，电流载流子进入与p-n结之一相邻的半导体材料的区域中，该p-n结之一称为发射极。大多数电荷载流子从与另一p-n结相邻的半导体材料的区域离开该器件。集电极和发射极具有相同的导电类型，为p或n型。具有与集电极和发射极相反的导电类型(p或n)且公知为基极的小部分半导体材料设置在集电极和发射极之间。BJT的两个p-n结形成在集电极与基极相交的部位以及基极与发射极相交的部位。
当电流注入到基极或从基极引出时，根据BJT是n-p-n或p-n-p，大大影响能从集电极移动到发射极的电荷载流子(即电子或空穴)的流量。通常，施加于基极的小电流可以成比例地控制通过BJT的大电流，并作为电子电路的部件提供其作用。BJT的结构和操作在B.Streetman，SOLID STATE ELECTRONIC DEVICE，2d ed.(1980)chapter7中有详细说明。
对于可操作和可使用的双极结晶体管的要求之一是能用适当地形成它的半导体材料。最常用的半导体材料是硅(Si)，虽然其它半导体材料如砷化镓(GaAs)和磷化铟(InP)也引起注意。位于给定的情况和操作，这些材料具有适当的应用。
用于双极结晶体管的其它候选材料是碳化硅(SiC)。碳化硅具有公知的优异半导体特性：宽带隙、高电场击穿强度、合理的高电子迁移率、高导热性、高熔点、和高饱和电子漂移速度。与在其它半导体材料中形成的起见相比，这些特性意味着形成在碳化硅中的电子器件具有在更高温度、高功率密度、高速度、高功率水平以及甚至在高辐射密度下工作的能力。
由于它们在高频率、高温度以及高功率水平起作用的能力，高度希望碳化硅晶体管用在如雷达用的高功率射频发射机和通信等应用、用于高功率开关应用以及用于如喷气式发动机控制等高温操作。因而，几十年来制造器件品质碳化硅的方法以及由碳化硅形成的器件已经倍受科学家和专家的瞩目。
碳化硅在150以上不同的多型或晶体结构结晶，其中最普通的是3C、4H和6H，其中“C”代表“立方体”，“H”代表“六边形”。目前，6H多型是最完全特性化的，但是由于4H多型的更高电子迁移率，其用于功率器件更引起注意。
目前，用碳化硅材料制造器件是很困难的。碳化硅的高熔点致使如掺杂剂的合金化和扩散更困难的技术，通常需要大量的其它材料进行这种操作以便趋于在影响碳化硅所需要的高温下击穿。碳化硅还是极硬的材料，并且实际上它最普通的用途是作为研磨剂。
有人已经在用碳化硅制造结、二极管和其它器件的尝试上取得了某些成功。双极结晶体管的一个例子是在授予Palmour等人的美国专利US4945394中公开了，在这里引证该文献供参考。Palmour等人公开了一种在碳化硅中形成的双极结晶体管，其中基极和发射极采用高温离子注入法公知地形成。然而，由于发射极和基极区是采用光刻技术形成的，因此基极和发射极区隔开的精度受到限制；通常采用常规光刻技术时该间隔必须约为1-5μm或更高(通常约为2μm)，这导致不希望的高基极电阻以及不希望的基极-集电极电容，这两者都将降低器件在高频下工作的能力。而且，由于碳化硅中的双极结晶体管呈现相对短的少数载流子寿命，通常为40nsec-3μsec，因此必须严格控制这种器件的物理尺寸。
自对准技术即由于制造工艺而使器件结构自动和固有地对准的制造技术已经用于真碳化硅MOSFET。例如，美国专利US5726463公开了一种具有自对准栅极结构的碳化硅MOSFET，其中栅极接触件的自对准是通过用薄氧化物层上的导电栅极材料填充陡峭壁沟槽并通过在介质层中开的窗口将接触件施加于栅极材料而实现的，这里引证该文献供参考。设计这种技术通过减少栅极接触件与漏区和源区的重叠而减少了杂散电容，并因此不适用于制造双极结晶体管。
因而，本领域中需要一种在碳化硅中制造双极结晶体管的方法，该方法能使基极和发射极接触件的间隔更精确和更小。
发明的目的和概述
本发明的目的是使在碳化硅中形成的双极结晶体管中的基极和发射极接触件的间隔更精确和更小。
本发明的另一目的是简化在碳化硅中制造双极结晶体管的工艺。
本发明的又一目的是减少在碳化硅中制造双极结晶体管所需要的光刻步骤的数量。
根据本发明，前述和其它目的是通过在半导体结构中制造自对准双极结晶体管的方法实现的，该半导体结构具有一般为第一导电类型的第一层碳化硅和一般为第二导电类型的第二层碳化硅层，其中第二导电类型与第一导电类型相反。
该方法包括：在第二碳化硅层中形成沟槽，该沟槽具有底壁和相对的侧壁；在包括沟槽底壁和侧壁的第二半导体层上形成具有预定厚度的氧化物间隔层。形成氧化物间隔层之后，对在侧壁之间的沟槽的一部分底壁上的氧化物间隔层进行各向异性刻蚀，同时至少一部分氧化物间隔层留在侧壁上，由此露出沟槽的一部分底壁。然后用第一导电类型的掺杂剂掺杂底壁的露出部分下面的一部分第二层，以便在第二层中形成掺杂阱区。
根据本发明的另一方案，自对准双极结晶体管可以采用一种半导体结构制造，该半导体结构具有一般为第一导电类型的第一层碳化硅和外延淀积在第一层上且一般为第二导电类型的第二层碳化硅层，其中第二导电类型与第一导电类型相反。在该方案中，本发明包括刻蚀第二碳化硅层以形成具有顶壁和相对侧壁的至少一个柱状物，以及与其相邻的水平表面；在该结构上，包括柱状物的顶壁和侧壁以及与柱状物相邻的水平表面，形成具有预定厚度的氧化物间隔层；从与柱状物相邻的水平表面各向异性刻蚀氧化物间隔层，同时一部分氧化物间隔层留在柱状物的侧壁上，由此露出水平表面；采用第一导电类型掺杂剂掺杂水平表面的露出部分下面的一部分第一层，在第一层中形成掺杂阱区；以及去掉氧化物间隔层。
在另一方案中，本发明包括在碳化硅中制造的双极结晶体管，其包括具有第一导电类型、具有第一表面和与第一表面相对的第二表面以及形成晶体管的集电极的衬底；形成在衬底中的碳化硅外延层，其具有第二导电类型并形成晶体管的基极；形成在外延层中并具有顶壁和相对侧壁的柱状物，该柱状物形成晶体管的基极或发射极；在与柱状物相邻且与柱状物间隔预定距离的外延层中的掺杂阱区，该柱状物由形成在相对侧壁之一上的氧化物间隔层的厚度确定并在形成掺杂阱区之后除去，其中掺杂阱区具有第一导电类型并且形成晶体管的发射极或基极区。
附图的简要说明
图1表示一种包括具有淀积在其上的多个外延层的碳化硅衬底的半导体结构的剖面图。
图2表示在其上已经淀积了氧化物层的图1中所示的半导体结构的剖面图。
图3表示已经被刻蚀形成一系列柱状物的图2中所示的半导体结构的剖面图。
图3A是根据本发明制造的半导体结构的平面图。
图4是其上已经淀积第二层氧化物的图3中所示的半导体结构的剖面图。
图5表示各向异性刻蚀已经去掉水平氧化物表面和阱区已经被注入之后的图4中所示的半导体结构。
图6表示去掉其余氧化物表面和在其中制造双极结晶体管的台面隔离之后的图5中所示的半导体结构。
图7是JTE注入之后的图6中所示的结构的剖面图。
图8表示淀积另一氧化物层之后的图7中所示的结构。
图9表示用各向异性刻蚀法去掉水平氧化物表面之后的图8中所示的结构。
图10是包括到晶体管的集电极、发射极和基极区的欧姆接触件的完成器件的剖面图。
图11是包括具有淀积在其上的多个外延层的碳化硅衬底的第二半导体结构的剖面图。
图12表示形成柱状物和阱区注入之后的图11中所示的半导体结构。
图13是采用图11中所示的结构形成的完成器件的剖面图。
图14表示本发明的实施例，其中衬底是半绝缘的。
图15表示本发明的第二实施例，其中衬底是半绝缘的。
详细说明
本发明涉及在碳化硅中制造双极结晶体管的方法。如上所述，用碳化硅材料工作是很困难的，因为其高熔点，并且生长大器件质量单一晶体很困难。然而，碳化硅的特性(即宽带隙、高导热性、高熔点、高电场击穿强度、低介电常数以及高饱和电子漂移速度)使它是用于制造用在高温、高频率应用中的电子器件的理想材料，这样的产品从蜂窝状基站到喷气式发动机。
如上所述，双极结晶体管(BJT)是有源的、三端半导体器件，其包括靠近的两个p-n结。BJT广义地以n-p-n或p-n-P为特征，这取决于它们各自基极、集电极和发射极的导电类型。为简化起见，下面只详细说明n-p-n BJT的制造。然而，本领域普通技术人员都应认识到相同的方法通过倒置所述导电类型可用于制造p-n-p晶体管。
本发明的方法引入了新的自对准技术，用于对准形成在碳化硅中的双极结晶体管的基极和发射极接触件。本发明的方法还可以采用在其上淀积一个或多个碳化硅外延层的碳化硅衬底作为起始结构而实现。可如授予Kong等人的美国专利US5011549中所述那样施加碳化硅的外延层，这里引证该文献供参考。
下面参照附图更详细地介绍本发明，其中附图中示出了本发明的优选实施例。然而，本发明可以以很多不同方式实现并且不应限制于这里所述的实施例。此外，提供这些实施例，以便本公开更清楚完整，并将本发明的范围完全告之于本领域技术人员。在这个申请中相同的标号表示相同的元件。此外，附图中的各个层和区都是示意性地示出的。本领域技术人员还应认识到，形成在衬底或其它层“上”的层表示直接形成在衬底或其它层上或者插入层(一层或多层)上的层。本领域技术人员还应认识到，关于层介绍了本发明，这些层可通过离子注入、或通过其它合适手段外延地形成。本发明不限于附图中所示的相对尺寸和间隔。
相应地，图1表示包括(用表示为n+的导电类型)重掺杂碳化硅衬底2的半导体结构1。虽然衬底2可由任何大量不同碳化硅多型(即晶体结构)形成，但衬底2优选包括单晶4Hα-SiC材料(Si-面)。为获得n型材料，在利用施主掺杂剂如氮的生长阶段期间可掺杂衬底2。
具有与衬底2相同导电类型的第一外延层4设置在衬底2上。用施主掺杂剂如氮以约1E14cm-3和1E16m-3之间的浓度掺杂层4。优选，掺杂是在外延生长工艺期间进行的。层4的厚度约为3μm到约200μm，最优选为约6μm到约20μm。在制造之后衬底2和层4一起形成晶体管的集电极区。
在层4上形成具有与衬底2和层4相反的导电类型的第二外延层6。用受主掺杂剂如硼或铝以约5E17cm-3和5E18m-3之间的浓度掺杂层6。层6的厚度约为0.3μm到约5μm，最优选约为0.7μm到约1μm。最后，导电类型与层6相同的外延层8形成在层6上。层8是厚度约为0.05μm到约2μm的重掺杂层，并且最优选厚度为约0.2μm到约0.5μm。用受主掺杂剂如硼或铝以高于1E18cm-3、优选约为1E20cm-3到1E21cm-3的浓度掺杂层8。在制造之后层6和8形成晶体管的基极区。
如这里使用的，所述术语“相反导电类型”只表示半导体材料的给定区域具有与材料的其它区域相比的相反n型或p型导电类型，而与材料的任一样品的掺杂浓度无关。这样，例如，n+材料和p型材料具有相反的导电类型，而p+材料和p型材料被认为具有相同的导电类型，但是具有不同的掺杂浓度。
参见图2，优选采用等离子体增强化学汽相淀积(PECVD)工艺在层8的露出表面上形成氧化物层10、优选为二氧化硅。PECVD工艺在S.M.Sze，VLSI TECHNOLOGY 2nd Ed，McGraw-Hill 1988的第六章中有介绍。在碳化硅上形成高质量二氧化硅层的方法在美国专利US5459107中有介绍。
氧化物层10优选具有0.2μm到3μm的厚度，最优选具有0.6μm到1.5μm的厚度。
接着，根据常规光刻技术采用刻蚀掩模对氧化物层10进行构图，并且刻蚀掉氧化物层10和层8的部分以形成柱状物12，如图3中所示。每个柱状物12包括由层8形成的增高部分16和由氧化物层10形成的盖子部分13。一旦层8被完全向下刻蚀到层6的表面(由此露出层6的表面6B)，就停止刻蚀工艺。柱状物12限定具有沿着层6的表面6B的底壁14B和侧壁14A的沟槽14。增高部分16将最大地限定完成BJT器件中的基极区。
图3A是图3中所示结构的一个实施例的顶视图。如从图3A明显看出，柱状物12实际上可具有线形结构。其它结构如圆形结构也是可以的，并且本领域普通技术人员将会认识到的，而且在本发明的范围内。
现在参见图4，优选采用PECVD工艺穿过包括沟槽14的侧壁14A的结构1的顶表面形成氧化物间隔层18。氧化物间隔层18优选具有约0.05μm到0.5μm之间的厚度，最优选具有约0.1到0.25μm的厚度。如从下面的讨论中可知，氧化物间隔层18的厚度将确定根据本发明制造的双极结晶体管的基极和集电极接触的间隔。氧化物间隔层18的厚度由淀积该层的时间量来确定。典型的淀积率因机器而不同。然而，一般情况下，氧化物间隔层18的厚度可以小心地控制到+/-0.1μm内。如此淀积的层的厚度可通过用椭圆剂的测量来确定。
氧化物间隔层18包括设置在基本上平行于层6的露出表面6B的柱状物12的露出表面上的部分18C、设置在柱状物12的侧壁上的部分18A、以及设置在包括沟槽14的底壁14B的层6的露出表面6B上的部分18B。
虽然参照作为氧化物层的优选实施例介绍了层18，但是应该理解层18可以由可控制地淀积在碳化硅上并且适于各向异性刻蚀的任何材料形成，以便允许相邻阱区的对准和形成，如下面更详细的说明。
如图5所示，接着进行各向异性刻蚀以去掉部分氧化物间隔层18。正如本领域技术人员熟知的，各向异性工艺是沿着某个轴或平面影响材料的工艺而不是别的工艺。因此，各向异性刻蚀沿着一个表面比沿着另一个表面更有效地去掉材料。例如，如图5所示，各向异性刻蚀可从结构的水平表面而不是垂直表面去掉材料。
如图5所示，在各向异性刻蚀之后，已经除去了氧化物间隔层18的水平部分18B和18C以露出柱状物12的露出表面10C和层6的表面6B，包括沟槽14的底壁14B，而位于柱状物12的侧壁上的氧化物间隔层18的垂直部分18A基本上完好地保留下来。
接着，在层6中形成将最终形成完成器件中的发射极的n型导电类型的重掺杂阱区20。可采用在美国专利US4945394和5087576中所述的高温离子注入技术形成这些阱区。离子注入通常是必须的，因为碳化硅中的热扩散系数对于杂质的实际扩散来说太小。采用离子注入，可用浓度为1E18到1E21cm-3的杂质注入碳化硅。在优选实施例中，利用晶片在升高温度下进行注入，并且在合适环境中在1200-1700C下激活注入物。
阱区20优选在深入层6约0.25μm和1μm之间的距离延伸，并且最优选约为0.3-0.6μm深。在图5所示实施例中，阱区20不延伸穿过层6到层4的所有路径。阱区20优选具有1E18cm-3到约1E21cm-3的掺杂密度，并且1E20到1E21cm-3的范围内是最优选的。
由于在形成阱区20期间存在氧化物间隔层19的侧壁部分18A，因此阱区20的边缘20A与增高部分16的侧壁16A隔开的距离等于氧化物间隔层18的厚度。因此，基极接触和发射极接触的间隔由氧化物厚度限定而不是由光刻限定，并允许基极和发射极接触更紧密地对准。采用本发明的方法可实现0.1-0.25μm的间隔，而采用常规光刻技术需要至少1μm的间隔。利用本发明的方法实现的改进的间隔减少了基极电阻和基极-集电极电容，并且能制造在更高频率下工作的器件。
参见图6，采用常规湿刻蚀技术剥离其余氧化物层18A和10。接着，通过反应离子刻蚀刻蚀掉层6的周边，以便形成包括层6、阱区20、和增高部分16的台面24。为了隔离基极-集电极结和隔离在同一衬底上制造的器件，进行台面隔离。
这些步骤之后，露出层4的周边表面4C。如图7所示，接着进行结端部延展(JTE)注入，在层4的露出的周边表面4C下面产生p型区22。P型区22用于以控制方式扩散晶体管的耗尽区。
然后对完成结构1进行退火以激活注入的掺杂剂原子。退火温度优选在约1200℃和1800℃之间。该器件可在1分钟到18小时的时间内进行退火，优选在三分钟到14分钟内退火。
前面已经介绍了双极结晶体管的基本结构的制造，下面参照图8-10介绍器件上的欧姆接触的形成。首先，沿着结构1的顶表面形成PECVD氧化物层26(图8)，然后进行各向异性刻蚀以从台面24而不是从周边表面4C去掉氧化物层26的水平部分26C(图9)。各向异性刻蚀之后，露出增高部分14的表面14C，与阱区20的表面14B一样。最后，将发射极接触28施加于阱区28的表面14B，并且将基极接触30施加于增高部分14的表面14C。
大量金属和金属组合物都适合于这些欧姆接触。例如，镍或镍-钛组合物是到n型碳化硅的合适欧姆接触，而铝或铝-钛组合物是到p型碳化硅的可用欧姆接触。此外，硅化钴(CoSi2)已经表明可用做到p型碳化硅的欧姆接触材料。合适的欧姆接触结构在美国专利US5323022和5409859中有介绍。用常规方式对接触28、30、32进行高温退火，以便形成欧姆接触，并且进行湿刻蚀以去掉未反应的金属。
由于图1-10中所示实施例中的衬底2是导电的，因此集电极接触32施加于衬底2的底表面。然而，本领域技术人员很容易理解，本发明可以采用非导电衬底如半绝缘碳化硅或蓝宝石(Al2O3)来实现，在这种情况下集电极接触32不应当施加于衬底2的底表面，而是施加于层4的另一表面，如图14所示。在这种情况下，n+区50应该具有约1-20μm(优选约1-5μm)的厚度，并且优选以约1E18cm-3的浓度掺杂。希望这个实施例具有较低的焊盘电容，因此具有更好的高频性能。
本发明的另一实施例示于图11-13中，其中图11中所示的外延结构11用做开始结构。如图11所示，结构11包括其上淀积n型外延层4的4H碳化硅的重掺杂n型衬底2，n型外延层4也是碳化硅的。如利用图1中所示的结构一样，衬底2和层4形成双极结晶体管的集电极，并在层4上形成p型外延层6。然而，不象图1中所示结构那样，在层6上淀积n型导电类型的重掺杂外延层7。用施主掺杂剂如氮以1E18到1E21cm-3的浓度掺杂层7。层7具有约为0.05μm到约2μm的厚度，最优选约为0.2μm到约0.5μm。
处理结构10的步骤与上述参照图1-4所述的相同，即用氧化物掩模涂敷该结构，该掩模被刻蚀掉以形成柱状物12，柱状物12包括由顶部外延层(在这种情况下为层7)形成的增高部分15，之后例如通过PECVD在结构10的顶表面上形成氧化物层18。
在氧化物层18的各向异性刻蚀之后，并如图12所示，在该结构中形成重掺杂阱区21，以便阱区21的边缘与柱状物12隔开的距离约等于氧化物层18的厚度。然而，在图11-13所示的实施例中，阱区21被掺杂以具有p型导电类型。在一个实施例中，阱区21延伸穿过层6并且部分进入层4。因而，阱区21与由层6形成的p型区23一起形成晶体管的基极。
处理的其余步骤与上述关于图6-10中所示的相同，除了如图13所示，发射极接触形成在增高部分15的露出表面上，而形成到阱区21的顶表面的基极接触。
如图15所示，图11-13中所述的实施例可采用非导电或半绝缘衬底来实现，在这种情况下，可在层4中形成的n+阱区上的器件的顶表面上形成到n型层4的集电极接触32’。
上述用于进行刻蚀步骤的优选技术包括利用三氟化氮(NF3)的反应离子刻蚀。三氟化氮在碳化硅刻蚀工艺中呈现大量优点。在Palmour等人的Surface Characteristic of Monocrystalline Beta-SiC DryEtched in Fluorinated Gases，Mat.Res.Soc.Symp.Proc.，Vol.76，1987，第185页中更详细地介绍了采用NF3的反应离子刻蚀，这里引证该技术供参考。在美国专利US4865685和4981551中也介绍了用于刻蚀碳化硅的合适技术。
前面已经介绍了与硅、砷化镓或其它半导体材料不同的本发明的在碳化硅(所有多型)中制造双极结晶体管(BJT)的方法。这里公开的实施例借助氧化物形成而不是光刻技术对准基极和发射极接触，允许基极和发射极接触相互更紧密和更精确地定位。由于碳化硅是具有在比其它常规半导体高的温度下工作的能力的宽带隙半导体，因此根据本发明制造的晶体管也呈现在高温的优异工作特性。而且，根据本发明制造的晶体管还具有在更高功率水平和更高频下工作的能力。本发明的方法可用于制造n-p-n或p-n-p晶体管。
在说明书和附图中，已经借助例子介绍了本发明的优选和示意实施例，但本发明不限于这些例子，本发明的范围在所附权利要求书中限定。
Claims (22)
1、一种在具有第一层碳化硅和第二层碳化硅的半导体结构中制造自对准双极结晶体管的方法，该方法包括：
在第二碳化硅层中形成沟槽，该沟槽具有底壁和相对的侧壁；
在包括沟槽底壁和侧壁的第二半导体层上保形地淀积具有预定厚度的间隔层；
从侧壁之间的沟槽的一部分底壁各向异性刻蚀间隔层，由此露出沟槽的一部分底壁，而至少一部分间隔层留在侧壁上；
用掺杂剂掺杂底壁的露出部分下面的区域，以便在底壁下面形成掺杂阱区；和
去掉间隔层。
2、根据权利要求1的方法，其中第二层包括基极区，阱区包括发射极区，第一层包括该双极结晶体管的集电极区。
3、根据权利要求1的方法，其中第二层包括发射极区，阱区包括基极区，第一层包括双极结晶体管的集电极区。
4、根据权利要求1的方法，其中在第二碳化硅层中形成沟槽的步骤包括刻蚀一部分第二层。
5、根据权利要求1的方法，其中掺杂底壁的露出部分下面的区域的步骤包括高温离子注入。
6、根据权利要求1的方法，还包括：
刻蚀一部分第二层以形成含有晶体管的台面。
7、根据权利要求6的方法，其中刻蚀一部分第二层的步骤之后进行以下步骤：
在台面上形成氧化物层；和
各向异性刻蚀氧化物层以露出接触表面。
8、根据权利要求2或3的方法，还包括：
提供到基极、发射极和集电极区的欧姆接触。
9、根据权利要求1的方法，其中第二层包括重掺杂、p型碳化硅层。
10、一种在具有第一导电类型的第一层碳化硅和外延地淀积在第一层上的第二导电类型的第二层碳化硅的半导体结构中制造自对准双极结晶体管的方法，其中第二导电类型与第一导电类型相反，该方法包括：
刻蚀第二半导体层以形成具有与第一碳化硅层相对的第一表面和相对的侧壁的至少一个柱状物、以及与柱状物相邻的水平表面；
在柱状物的第一表面、相对侧壁以及与柱状物相邻的水平表面上形成具有预定厚度的间隔层；
从与柱状物相邻的水平表面各向异性刻蚀间隔层，而至少一部分间隔层留在柱状物的侧壁上，由此露出水平表面；
用第一导电类型的掺杂剂掺杂水平表面的露出部分下面的一部分第二层，以便在第二层中形成掺杂阱区；和
去掉间隔层。
11、根据权利要求10的方法，其中第二层包括基极区，阱区包括发射极区，第一层包括该双极结晶体管的集电极区。
12、根据权利要求10的方法，其中第二层包括发射极区，阱区包括基极区，第一层包括双极结晶体管的集电极区。
13、根据权利要求10的方法，其中在第二碳化硅层中形成柱状物的步骤包括刻蚀一部分第二层。
14、根据权利要求10的方法，其中掺杂一部分第一层的步骤包括高温离子注入。
15、根据权利要求10的方法，还包括：
刻蚀一部分第二层以形成含有晶体管的台面。
16、根据权利要求15的方法，其中刻蚀一部分第二层的步骤之后进行以下步骤：
在台面上形成氧化物层；和
各向异性刻蚀氧化物层以露出接触表面。
17、根据权利要求11或12的方法，还包括：
提供到基极、发射极和集电极区的欧姆接触。
18、根据权利要求10的方法，其中第二层包括重掺杂、p型碳化硅层。
19、一种在半导体结构中制造自对准双极结晶体管的方法，该半导体结构具有第一导电类型的第一层碳化硅、与第一导电类型相反的第二导电类型的第二层碳化硅、以及外延地淀积在第二层上的第一导电类型的第二层碳化硅，该方法包括：
在第二碳化硅层中形成沟槽，该沟槽具有底壁和相对的侧壁；
在包括沟槽底壁和侧壁的第二半导体层上保形地淀积具有预定厚度的间隔层；
从侧壁之间的沟槽的一部分底壁各向异性刻蚀间隔层，由此露出沟槽的一部分底壁；
用第一导电类型的掺杂剂掺杂底壁的露出部分下面的一部分第二层，以便在第二层中形成掺杂阱区；和
去掉间隔层。
20、一种在半导体结构中制造自对准双极结晶体管的方法，该半导体结构具有第一导电类型的第一层碳化硅、与第一导电类型相反并外延地淀积在第一层上的第二导电类型的第二层碳化硅以及外延地淀积在第二层上的第一导电类型的第二层碳化硅，该方法包括：
刻蚀第二半导体层以形成具有顶壁和相对侧壁的至少一个柱状物、以及与柱状物相邻的水平表面；
在包括柱状物的顶壁和侧壁以及与柱状物相邻的水平表面的结构上淀积具有预定厚度的间隔层；
从与柱状物相邻的水平表面各向异性刻蚀间隔层，而至少一部分间隔层留在柱状物的侧壁上，由此露出水平表面；
用第一导电类型的掺杂剂掺杂水平表面的露出部分下面的一部分第二层，以便在第二层中形成掺杂阱区；和
去掉间隔层。
21、一种在碳化硅中制造的双极结晶体管，包括：
具有第一导电类型、具有顶表面和底表面以及形成晶体管的集电极区的衬底；
淀积在衬底上的碳化硅外延层，其具有与第一导电类型相反的第二导电类型；
形成在外延层上并具有顶壁和相对侧壁的柱状物，该柱状物形成晶体管的基极区；
与柱状物相邻的外延层中的掺杂阱区，其与柱状物间隔的距离由淀积在相对侧壁之一上的间隔层的厚度确定，形成掺杂阱区之后去掉该间隔层，该掺杂阱区具有第一导电类型并形成晶体管的发射极区。
22、一种在碳化硅中制造的双极结晶体管，包括：
具有第一导电类型、具有顶表面和底表面以及形成晶体管的集电极区的衬底；
淀积在衬底上的碳化硅外延层，其具有与第一导电类型相反的第二导电类型；
形成在外延层上并具有顶壁和相对侧壁的柱状物，该柱状物具有第一导电类型并形成晶体管的发射极区；
与柱状物相邻的外延层中的掺杂阱区，其与柱状物间隔的距离由淀积在相对侧壁之一上的间隔层的厚度确定，形成掺杂阱区之后去掉该间隔层，该掺杂阱区具有第二导电类型并形成晶体管的基极区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB008200653A CN1227742C (zh) | 2000-12-11 | 2000-12-11 | 在碳化硅中制造双极结晶体管的方法和得到的器件 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB008200653A CN1227742C (zh) | 2000-12-11 | 2000-12-11 | 在碳化硅中制造双极结晶体管的方法和得到的器件 |
| PCT/US2000/033627 WO2002049115A1 (en) | 2000-12-11 | 2000-12-11 | Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1461497A true CN1461497A (zh) | 2003-12-10 |
| CN1227742C CN1227742C (zh) | 2005-11-16 |
Family
ID=21742063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB008200653A Expired - Lifetime CN1227742C (zh) | 2000-12-11 | 2000-12-11 | 在碳化硅中制造双极结晶体管的方法和得到的器件 |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP1342271B1 (zh) |
| JP (1) | JP5178988B2 (zh) |
| KR (1) | KR100718937B1 (zh) |
| CN (1) | CN1227742C (zh) |
| AU (1) | AU2001224295A1 (zh) |
| CA (1) | CA2425541C (zh) |
| WO (1) | WO2002049115A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681816A (zh) * | 2012-09-09 | 2014-03-26 | 苏州英能电子科技有限公司 | 一种具有浮置环结构的双极型晶体管 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4777699B2 (ja) * | 2005-06-13 | 2011-09-21 | 本田技研工業株式会社 | バイポーラ型半導体装置およびその製造方法 |
| US7304334B2 (en) * | 2005-09-16 | 2007-12-04 | Cree, Inc. | Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same |
| US7345310B2 (en) * | 2005-12-22 | 2008-03-18 | Cree, Inc. | Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof |
| JP4046140B1 (ja) * | 2006-11-29 | 2008-02-13 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63202962A (ja) * | 1987-02-18 | 1988-08-22 | Fujitsu Ltd | バイポ−ラトランジスタおよび製造方法 |
| US4945394A (en) * | 1987-10-26 | 1990-07-31 | North Carolina State University | Bipolar junction transistor on silicon carbide |
| DE3802755A1 (de) | 1988-01-30 | 1989-08-10 | Kernforschungsanlage Juelich | Verfahren zur einlagerung von radioaktiven abfallstoffen |
| GB8926414D0 (en) * | 1989-11-18 | 1990-01-10 | Lsi Logic Europ | Bipolar junction transistors |
| JPH0548083A (ja) * | 1991-08-09 | 1993-02-26 | Toshiba Corp | 電力用半導体素子 |
| JPH05335497A (ja) * | 1992-06-01 | 1993-12-17 | Nippon Steel Corp | 半導体装置の製造方法 |
| DE4301333C2 (de) * | 1993-01-20 | 2003-05-15 | Daimler Chrysler Ag | Verfahren zur Herstellung von Silizium-Germanium-Heterobipolartransistoren |
| JP3152046B2 (ja) * | 1994-01-10 | 2001-04-03 | 富士電機株式会社 | バイポーラトランジスタおよびその製造方法 |
| JPH0878431A (ja) * | 1994-09-05 | 1996-03-22 | Fuji Electric Co Ltd | 炭化けい素たて型バイポーラトランジスタおよびその製造方法 |
| JPH08288500A (ja) * | 1995-04-20 | 1996-11-01 | Hitachi Ltd | 炭化珪素半導体素子とその製造法及び用途 |
| KR0171000B1 (ko) * | 1995-12-15 | 1999-02-01 | 양승택 | 자동 정의된 베이스 전극을 갖는 바이폴라 트랜지스터 구조 및 그 제조방법 |
| SE516338C2 (sv) * | 1999-05-31 | 2001-12-17 | Ericsson Telefon Ab L M | RF-effekttransistor med kollektor upp |
-
2000
- 2000-12-11 AU AU2001224295A patent/AU2001224295A1/en not_active Abandoned
- 2000-12-11 CN CNB008200653A patent/CN1227742C/zh not_active Expired - Lifetime
- 2000-12-11 CA CA2425541A patent/CA2425541C/en not_active Expired - Lifetime
- 2000-12-11 KR KR1020037005346A patent/KR100718937B1/ko active IP Right Grant
- 2000-12-11 WO PCT/US2000/033627 patent/WO2002049115A1/en active Application Filing
- 2000-12-11 EP EP00988041.0A patent/EP1342271B1/en not_active Expired - Lifetime
- 2000-12-11 JP JP2002550320A patent/JP5178988B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681816A (zh) * | 2012-09-09 | 2014-03-26 | 苏州英能电子科技有限公司 | 一种具有浮置环结构的双极型晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004516655A (ja) | 2004-06-03 |
| KR100718937B1 (ko) | 2007-05-16 |
| CA2425541C (en) | 2014-08-05 |
| WO2002049115A1 (en) | 2002-06-20 |
| CA2425541A1 (en) | 2002-06-20 |
| CN1227742C (zh) | 2005-11-16 |
| KR20030061377A (ko) | 2003-07-18 |
| JP5178988B2 (ja) | 2013-04-10 |
| AU2001224295A1 (en) | 2002-06-24 |
| EP1342271A1 (en) | 2003-09-10 |
| EP1342271B1 (en) | 2013-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6329675B2 (en) | Self-aligned bipolar junction silicon carbide transistors | |
| US7282753B2 (en) | Vertical conducting power semiconducting devices made by deep reactive ion etching | |
| US6218254B1 (en) | Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices | |
| JP3146694B2 (ja) | 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法 | |
| CN1225797C (zh) | 半导体器件及其制备方法 | |
| US6274892B1 (en) | Devices formable by low temperature direct bonding | |
| US6194290B1 (en) | Methods for making semiconductor devices by low temperature direct bonding | |
| CN1706048A (zh) | 德尔塔掺杂的碳化硅金属半导体场效应晶体管及其制造方法 | |
| CN1717811A (zh) | 源极区下面具有隐埋p型层的晶体管及其制造方法 | |
| US20090121319A1 (en) | Power semiconductor devices with mesa structures and buffer layers including mesa steps | |
| JP2002514355A (ja) | 無ラッチアップ型パワーｍｏｓ−バイポーラートランジスター | |
| JP2002305304A (ja) | 電力用半導体装置 | |
| US6815304B2 (en) | Silicon carbide bipolar junction transistor with overgrown base region | |
| KR100514398B1 (ko) | 실리콘 카바이드 전계제어 바이폴라 스위치 | |
| JP2002507058A (ja) | 低温直接ボンディングにより形成可能な装置 | |
| JPH0661497A (ja) | 半導体装置およびその製造方法 | |
| CN1303696C (zh) | Ac性能改进的高电压npn双极型器件的生产方法 | |
| CN1227742C (zh) | 在碳化硅中制造双极结晶体管的方法和得到的器件 | |
| US4459605A (en) | Vertical MESFET with guardring | |
| CN116613214A (zh) | 金氧半场效晶体管及其制造方法 | |
| JPH10335630A (ja) | 半導体装置及びその製造方法 | |
| CN116344593A (zh) | 半导体器件及其制造方法 | |
| JPH0553305B2 (zh) | ||
| CN114783879A (zh) | 一种改善超结vdmos器件抗辐照能力的器件制作方法 | |
| CN115706147A (zh) | 半导体器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20051116 |