JPH04196436A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04196436A JPH04196436A JP2327918A JP32791890A JPH04196436A JP H04196436 A JPH04196436 A JP H04196436A JP 2327918 A JP2327918 A JP 2327918A JP 32791890 A JP32791890 A JP 32791890A JP H04196436 A JPH04196436 A JP H04196436A
- Authority
- JP
- Japan
- Prior art keywords
- base
- region
- emitter
- concentration
- content
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims 2
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 4
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 239000012535 impurity Substances 0.000 description 16
- 230000004888 barrier function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はへテロ接合バイポーラトランジスタに関し、特
に５ｉＧｅベースを有するトランジスタに関する。
に５ｉＧｅベースを有するトランジスタに関する。
シリコン・バイポーラトランジスタは、セルファライン
技術・微細加工技術などの進歩で高速化が進んでいるが
、より一層の高速化のためにヘテロバイポーラトランジ
スタ（ＨＢＴ）をシリコン系で実現して、増幅率の向上
、ベース抵抗の低減を図ろうという試みがなされている
。特に低温動作による電源電圧の低下、低温ＢｉＣＭＯ
８への利用を考えた場合、狭いバンドギャップをもった
５ｉＧｅ層をベースに用いたＨＢＴが有利である。
技術・微細加工技術などの進歩で高速化が進んでいるが
、より一層の高速化のためにヘテロバイポーラトランジ
スタ（ＨＢＴ）をシリコン系で実現して、増幅率の向上
、ベース抵抗の低減を図ろうという試みがなされている
。特に低温動作による電源電圧の低下、低温ＢｉＣＭＯ
８への利用を考えた場合、狭いバンドギャップをもった
５ｉＧｅ層をベースに用いたＨＢＴが有利である。
バイポーラトランジスタは従来構造のものではベースよ
りエミッタの不純物濃度が高い。このような構造では、
バンドギヤップナローイングのためベース・エミッタ接
合ではホールのバリヤより電子のバリヤが大きい。この
トランジスタを低温に冷却するとこの電子に対するバリ
ヤは更に大きくなり、ｈＦＨの低下、ｆ、の低下が生じ
てしまう。
りエミッタの不純物濃度が高い。このような構造では、
バンドギヤップナローイングのためベース・エミッタ接
合ではホールのバリヤより電子のバリヤが大きい。この
トランジスタを低温に冷却するとこの電子に対するバリ
ヤは更に大きくなり、ｈＦＨの低下、ｆ、の低下が生じ
てしまう。
一方５ｉＧｅベースのへテロ接合バイポーラ構造では低
温で動作するようにベースの濃度ヲエミッタの濃度より
高くしかつそれぞれの領域の濃度をフリーズアウトしな
い浸度範囲に設定する。例えば３Ｘ１０’％「３以上と
する。このような条件ではベース・エミッタ接合におい
てホールに対するバリヤは高く電子に対するバリヤは小
さい。そして低温になるほどバンドギャップの差の拡大
によりｈＦＥは増加し、ｆＴは低下しなくなる。更にベ
ースがシリコンよりも狭いバンドギャップを有する５ｉ
Ｇｅで形成されたベテロ接合バイポーラトランジスタで
は、ベース・エミッタ接合における電子に対するバリヤ
が更に小さくなりり、。は増加し、エミッタ・ベースの
拡散電位（ＶＦ）はシリコンのホモジャンクション構造
の場合より低くなる。
温で動作するようにベースの濃度ヲエミッタの濃度より
高くしかつそれぞれの領域の濃度をフリーズアウトしな
い浸度範囲に設定する。例えば３Ｘ１０’％「３以上と
する。このような条件ではベース・エミッタ接合におい
てホールに対するバリヤは高く電子に対するバリヤは小
さい。そして低温になるほどバンドギャップの差の拡大
によりｈＦＥは増加し、ｆＴは低下しなくなる。更にベ
ースがシリコンよりも狭いバンドギャップを有する５ｉ
Ｇｅで形成されたベテロ接合バイポーラトランジスタで
は、ベース・エミッタ接合における電子に対するバリヤ
が更に小さくなりり、。は増加し、エミッタ・ベースの
拡散電位（ＶＦ）はシリコンのホモジャンクション構造
の場合より低くなる。
この■アの低減はＢ１ＣＭＯＳゲートを低温動作させる
ときに重要な要素となる。第３図に示したようにＢｉＣ
ＭＯ８の回路はプルアップ用バイポーラでの■１による
高レベル側の電圧ロスとプルダウン用のバイポーラの低
レベル側での電圧のロス分たけ振幅が小さくなりＢ１Ｃ
ＭＯＳゲートの動作速度を著しく低下させる。従ってＢ
１ＣＭＯＳゲートの電源電圧の低電圧化や低温動作にお
いて、バイポーラトランジスタの低Ｖ、化はＥｉＣＭＯ
３の高負荷駆動能力、高速性を維持するため非常に重要
になる。
ときに重要な要素となる。第３図に示したようにＢｉＣ
ＭＯ８の回路はプルアップ用バイポーラでの■１による
高レベル側の電圧ロスとプルダウン用のバイポーラの低
レベル側での電圧のロス分たけ振幅が小さくなりＢ１Ｃ
ＭＯＳゲートの動作速度を著しく低下させる。従ってＢ
１ＣＭＯＳゲートの電源電圧の低電圧化や低温動作にお
いて、バイポーラトランジスタの低Ｖ、化はＥｉＣＭＯ
３の高負荷駆動能力、高速性を維持するため非常に重要
になる。
５ｉＧｅで形成されているベースにおいてエミッタ・ベ
ース拡散電位（ＶＦ）をできるだけ低くするにはＧｅの
含有量を増加すればよいが増加しすぎるとＳｉとＧｅの
格子定数のちがいからシリコン基板と５ｉＧｅとの界面
でミスフィツト転位を発生する。ＳｉとＧｅの格子定数
の違いは４％ある。従ってＳｉ上に無転位で成長できる
５ｉＧｅの厚さは制限され、ある臨界膜厚を越えるとミ
スフィツト転位を生じる。臨界膜厚とＧｅの組成との関
係を第４図に示す。同図に示されるように例えばバンド
ギャップシフトを３００ｍＶ得ようとするとＧｅ含有率
は３０％必要であり、そのときの５ｉＧｅの臨界膜厚は
１０ｎｍとなる。
ース拡散電位（ＶＦ）をできるだけ低くするにはＧｅの
含有量を増加すればよいが増加しすぎるとＳｉとＧｅの
格子定数のちがいからシリコン基板と５ｉＧｅとの界面
でミスフィツト転位を発生する。ＳｉとＧｅの格子定数
の違いは４％ある。従ってＳｉ上に無転位で成長できる
５ｉＧｅの厚さは制限され、ある臨界膜厚を越えるとミ
スフィツト転位を生じる。臨界膜厚とＧｅの組成との関
係を第４図に示す。同図に示されるように例えばバンド
ギャップシフトを３００ｍＶ得ようとするとＧｅ含有率
は３０％必要であり、そのときの５ｉＧｅの臨界膜厚は
１０ｎｍとなる。
このときエミッタ・コレクタ間耐圧が２〜３■と使用電
源電圧以下になってしまう。一方エミッタ・コレクタ間
耐圧を改善するためベース不純物濃度を例えば５ Ｘ
１０ ”ｃｍ−３以上に高めるとベース・コレクタ間耐
圧ベース・エミッタ間耐圧の低下を招く。
源電圧以下になってしまう。一方エミッタ・コレクタ間
耐圧を改善するためベース不純物濃度を例えば５ Ｘ
１０ ”ｃｍ−３以上に高めるとベース・コレクタ間耐
圧ベース・エミッタ間耐圧の低下を招く。
本発明は５ｉＧｅベースを有するシリコンヘテロ接合バ
イポーラトランジスタにおいてベース・エミッタ接合界
面付近およびベース・コレクタ接合界面付近のベース領
域のＧｅ含有量がベース内部中央領域のＧｅ含有量より
も多くかつベース内部に向ってＧｅ濃度が傾斜状に分布
している。
イポーラトランジスタにおいてベース・エミッタ接合界
面付近およびベース・コレクタ接合界面付近のベース領
域のＧｅ含有量がベース内部中央領域のＧｅ含有量より
も多くかつベース内部に向ってＧｅ濃度が傾斜状に分布
している。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の深さ方向の不純物濃度とＧ
ｅ含有率の分布を示す図である。最上領域１はエミッタ
電極用多結晶シリコン層で不純物濃度１０２０〜１０
”ｃｍ−”＋厚さ１５０〜２５０ｎｎ＋、領域２は不純
物濃度５Ｘ１０”〜ｌＸｌ０’％「３゜厚さ１０〜１１
００ｎのシリコンエピタキシャル層、領域３は５ｉＧｅ
ベース領域で不純物濃度ｌ×１０１″〜５ Ｘ １０
”ｃｍ−”＋厚さ１０〜１１００ｎ。
ｅ含有率の分布を示す図である。最上領域１はエミッタ
電極用多結晶シリコン層で不純物濃度１０２０〜１０
”ｃｍ−”＋厚さ１５０〜２５０ｎｎ＋、領域２は不純
物濃度５Ｘ１０”〜ｌＸｌ０’％「３゜厚さ１０〜１１
００ｎのシリコンエピタキシャル層、領域３は５ｉＧｅ
ベース領域で不純物濃度ｌ×１０１″〜５ Ｘ １０
”ｃｍ−”＋厚さ１０〜１１００ｎ。
領域４はコレクタ領域で不純物濃度ｌＸｌ０”〜３ Ｘ
Ｉ Ｏ”ｃｍ−’の領域およびコレクタ抵抗を低減す
るための不純物濃度１０１９〜１０”ｃｍ−’の埋込層
からなる。領域２はエミッタ電極用多結晶シリコン層か
らの不純物拡散で形成されたエミッタ拡散層５と低濃度
シリコンエピタキシャル層領域８からなる。エミッタ領
域２のバンドギャップナローイングを抑えるため濃度は
５Ｘ１０１ｔ〜１×１０”ｃｍ−”にえらばれる。また
シリコンエピタキシャル層２の膜厚を１０Ｏｒ＋ｍ以上
にするとエミッタ抵抗の増加を招き好ましくない。エミ
ッタ領域２の濃度をＩ Ｘ １０１９．ｃｍ−３以上に
するとエミッタ７・ベース間耐圧の低下や容量増加を生
じる。５ｉＧｅベース領域３内においてベース・エミッ
タ接合界面付近およびベース・コレクタ接合界面付近の
ベース領域のＧｅ含有量がベース内部中央領域のＧｅ含
有量よりも多くかつベース内部に向ってＧｅ濃度が傾斜
状に分布している。
Ｉ Ｏ”ｃｍ−’の領域およびコレクタ抵抗を低減す
るための不純物濃度１０１９〜１０”ｃｍ−’の埋込層
からなる。領域２はエミッタ電極用多結晶シリコン層か
らの不純物拡散で形成されたエミッタ拡散層５と低濃度
シリコンエピタキシャル層領域８からなる。エミッタ領
域２のバンドギャップナローイングを抑えるため濃度は
５Ｘ１０１ｔ〜１×１０”ｃｍ−”にえらばれる。また
シリコンエピタキシャル層２の膜厚を１０Ｏｒ＋ｍ以上
にするとエミッタ抵抗の増加を招き好ましくない。エミ
ッタ領域２の濃度をＩ Ｘ １０１９．ｃｍ−３以上に
するとエミッタ７・ベース間耐圧の低下や容量増加を生
じる。５ｉＧｅベース領域３内においてベース・エミッ
タ接合界面付近およびベース・コレクタ接合界面付近の
ベース領域のＧｅ含有量がベース内部中央領域のＧｅ含
有量よりも多くかつベース内部に向ってＧｅ濃度が傾斜
状に分布している。
ベースエミッタ接合界面付近のＧｅ濃度を例えば４０％
としてベース中央部のＧｅ濃度を０％とする。このよう
にＧｅ濃度分布に勾配をつけることによりベース領域全
てのＧｅ含有率が一様に４０％である場合よりもシリコ
ンエミッタと５ｉＧｅのへテロ接合部の歪を緩和するこ
とができる。またエミッタベース接合界面付近のＧｅの
量が４０％であるのでエミッタ・ベース拡散電位（ＶＦ
）は約２００ｍＶはどホモジャンクションバイポーラト
ランジスタのＶ、より小さくなる。一方、ベース中央部
のＧｅ濃度を０％としてベース・コレクタ接合界面付近
のＧｅ濃度を例えば４０％としてＧｅ濃度分布に勾配を
つける。このようにベースの中央部からコレクタへ向っ
てエネルギーギャップを減少させドリフト電界を利用し
たＧｅ濃度傾斜型ベース構造を形成し、ベース中でのキ
ャリア走行速度を大きくする。またＧｅ濃度に勾配をも
っているため、ベース・コレクタ間のへテロ接合での歪
を緩和できる。またＧｅ濃度傾斜型構造とすることによ
り前述のエミッタ・ベース中央部へ形成したＧｅ濃度勾
配で減速されたキャリア走行速度を再び加速するため本
発明のようなＧｅ濃度勾配を形成しても遮断周波数の低
下等の特性悪化は生じない。
としてベース中央部のＧｅ濃度を０％とする。このよう
にＧｅ濃度分布に勾配をつけることによりベース領域全
てのＧｅ含有率が一様に４０％である場合よりもシリコ
ンエミッタと５ｉＧｅのへテロ接合部の歪を緩和するこ
とができる。またエミッタベース接合界面付近のＧｅの
量が４０％であるのでエミッタ・ベース拡散電位（ＶＦ
）は約２００ｍＶはどホモジャンクションバイポーラト
ランジスタのＶ、より小さくなる。一方、ベース中央部
のＧｅ濃度を０％としてベース・コレクタ接合界面付近
のＧｅ濃度を例えば４０％としてＧｅ濃度分布に勾配を
つける。このようにベースの中央部からコレクタへ向っ
てエネルギーギャップを減少させドリフト電界を利用し
たＧｅ濃度傾斜型ベース構造を形成し、ベース中でのキ
ャリア走行速度を大きくする。またＧｅ濃度に勾配をも
っているため、ベース・コレクタ間のへテロ接合での歪
を緩和できる。またＧｅ濃度傾斜型構造とすることによ
り前述のエミッタ・ベース中央部へ形成したＧｅ濃度勾
配で減速されたキャリア走行速度を再び加速するため本
発明のようなＧｅ濃度勾配を形成しても遮断周波数の低
下等の特性悪化は生じない。
第２図は本発明の第２の実施例の深さ方向の不純物濃度
とＧｅ含有率の分布を示す図である。前述の第１の実施
例と異なる点は不純物濃度５×１０１７〜Ｉ Ｘ １０
１ｇｃｍ−’厚さ１０〜１００ｒ＋ｍのシリコンエピタ
キシャル層２と５ｉＧｅベース領域３の間に不純物をド
ープしていない５ｉＧｅ層９が設けられている。５ｉＧ
ｅ層９の厚さは２０〜１００人とするのが適当である。
とＧｅ含有率の分布を示す図である。前述の第１の実施
例と異なる点は不純物濃度５×１０１７〜Ｉ Ｘ １０
１ｇｃｍ−’厚さ１０〜１００ｒ＋ｍのシリコンエピタ
キシャル層２と５ｉＧｅベース領域３の間に不純物をド
ープしていない５ｉＧｅ層９が設けられている。５ｉＧ
ｅ層９の厚さは２０〜１００人とするのが適当である。
このノンドープの５ｉＧｅ層９は製造工程中の熱処理に
よって５ｉＧｅベース領域３から外方拡散した不純物、
例えばボロンがシリコンエピタキシャル層３へ入り、エ
ミッタ、ベース間の接合がへテロ接合でなくなり電子に
対するポテンシャル障壁を高くなるのを防ぐ目的で設け
られている。本第２の実施例では５ｉＧｅベース中のＧ
濃度を前記ノンドープ５ｉＧｅ９とシリコンエピタキシ
ャル層３の界面から傾斜をつけた構造にする。この構造
とすることでペテロ接合部の歪を第１の実施例よりも更
に緩和することができる。
よって５ｉＧｅベース領域３から外方拡散した不純物、
例えばボロンがシリコンエピタキシャル層３へ入り、エ
ミッタ、ベース間の接合がへテロ接合でなくなり電子に
対するポテンシャル障壁を高くなるのを防ぐ目的で設け
られている。本第２の実施例では５ｉＧｅベース中のＧ
濃度を前記ノンドープ５ｉＧｅ９とシリコンエピタキシ
ャル層３の界面から傾斜をつけた構造にする。この構造
とすることでペテロ接合部の歪を第１の実施例よりも更
に緩和することができる。
以上説明したように５ｉＧｅベースを有するシリコンヘ
テロ接合バイポーラトランジスタにおいて、ベース・エ
ミッタ接合界面付近およびベースコレクタ接合界面付近
のベース領域のＧｅ含有率がベース内部中央領域のＧｅ
含有率よりも多くかつベース内部に向ってＧｅ濃度が傾
斜状に分布している構造を有しているのでエミッタ・ベ
ース界面のＧｅ含有率を３０〜４０％まで高めることが
できエミッターベース拡散電位を大巾に低下することが
できる。一方、平均Ｇｅ含有率は傾斜分布のため低く保
たれミスフィツト転位を生じさせな゛いという効果を有
する。
テロ接合バイポーラトランジスタにおいて、ベース・エ
ミッタ接合界面付近およびベースコレクタ接合界面付近
のベース領域のＧｅ含有率がベース内部中央領域のＧｅ
含有率よりも多くかつベース内部に向ってＧｅ濃度が傾
斜状に分布している構造を有しているのでエミッタ・ベ
ース界面のＧｅ含有率を３０〜４０％まで高めることが
できエミッターベース拡散電位を大巾に低下することが
できる。一方、平均Ｇｅ含有率は傾斜分布のため低く保
たれミスフィツト転位を生じさせな゛いという効果を有
する。
第１図は本発明の一実施例の不純物濃度プロファイルと
Ｇｅの含有率を示す図、第２図は第２の実施例の不純物
濃度プロファイルとＧｅの含有率を示す図、第３図は従
来技術を説明する為の図、第４図はＧｅの含有率と臨界
膜厚およびバンドギャップシフト量の関係を示す図であ
る。 １・・・・・・エミッタ高濃度領域（ドープトポリシリ
）、２・・・・・・エミッタ低濃度領域（エピタキシャ
ル層）、３・・・・・・５ｉＧｅベース領域（エピタキ
シャル層）、４・・・・・・コレクタ領域（エピタキシ
ャル層）、５・・・・・・エミッタ低濃度領域中に拡散
したエミッタ高濃度領域、６，６′・・・・・・Ｇｅの
含有率、７・・・・・・ドープポリシリコン１とエピタ
キシャル層２の界面、８・・・・・・エピタキシャル層
２中の低農度領域、９・・・・・・不純物ノンドープ５
ｉＧｅベース領域、１０・・・・・・ドープト５ｉＧｅ
ベースとノンドープ）Ｓ ｉＧｅベースの界面、１１・
・・・・・ノンドープ５ｉＧｅベース領域中に拡散した
ベース不純物分Ｓ、１２．１３・・・・・・ＮＰＮ）ラ
ンジスタ、１４・・・・・ＰチャネルＭＯ８）ランシス
タ、１５，１６゜１７・・・・・・ＮチャネルＭＯ８）
ランジスタ、１８・・・・・・入力端子、１９・・・・
・出力端子。 代理人 弁理士 内 原 音 ｚ１＠ １３つ 第４西 Ｑｔ喀肩幸（％）
Ｇｅの含有率を示す図、第２図は第２の実施例の不純物
濃度プロファイルとＧｅの含有率を示す図、第３図は従
来技術を説明する為の図、第４図はＧｅの含有率と臨界
膜厚およびバンドギャップシフト量の関係を示す図であ
る。 １・・・・・・エミッタ高濃度領域（ドープトポリシリ
）、２・・・・・・エミッタ低濃度領域（エピタキシャ
ル層）、３・・・・・・５ｉＧｅベース領域（エピタキ
シャル層）、４・・・・・・コレクタ領域（エピタキシ
ャル層）、５・・・・・・エミッタ低濃度領域中に拡散
したエミッタ高濃度領域、６，６′・・・・・・Ｇｅの
含有率、７・・・・・・ドープポリシリコン１とエピタ
キシャル層２の界面、８・・・・・・エピタキシャル層
２中の低農度領域、９・・・・・・不純物ノンドープ５
ｉＧｅベース領域、１０・・・・・・ドープト５ｉＧｅ
ベースとノンドープ）Ｓ ｉＧｅベースの界面、１１・
・・・・・ノンドープ５ｉＧｅベース領域中に拡散した
ベース不純物分Ｓ、１２．１３・・・・・・ＮＰＮ）ラ
ンジスタ、１４・・・・・ＰチャネルＭＯ８）ランシス
タ、１５，１６゜１７・・・・・・ＮチャネルＭＯ８）
ランジスタ、１８・・・・・・入力端子、１９・・・・
・出力端子。 代理人 弁理士 内 原 音 ｚ１＠ １３つ 第４西 Ｑｔ喀肩幸（％）
Claims (1)
- ＳｉＧｅナローギャップベースを有するシリコンヘテ
ロ接合バイポーラトランジスタにおいてベース・エミッ
タ接合界面付近およびベースコレクタ接合界面付近のベ
ース領域のＧｅ含有量がベース内部領域のＧｅ含有量よ
りも高くかつベース内部に向ってＧｅ濃度が傾斜状に分
布していることを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2327918A JP2600485B2 (ja) | 1990-11-28 | 1990-11-28 | 半導体装置 |
| US07/800,063 US5302841A (en) | 1990-11-28 | 1991-11-27 | Heterojunction bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2327918A JP2600485B2 (ja) | 1990-11-28 | 1990-11-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04196436A true JPH04196436A (ja) | 1992-07-16 |
| JP2600485B2 JP2600485B2 (ja) | 1997-04-16 |
Family
ID=18204456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2327918A Expired - Fee Related JP2600485B2 (ja) | 1990-11-28 | 1990-11-28 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5302841A (ja) |
| JP (1) | JP2600485B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068480A (ja) * | 1999-06-23 | 2001-03-16 | Hitachi Ltd | 半導体装置および半導体集積回路 |
| JP2009509318A (ja) * | 2005-08-26 | 2009-03-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ＳｉＧｅへテロ接合バイポーラ・トランジスタにおける移動度の向上 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2778553B2 (ja) * | 1995-09-29 | 1998-07-23 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5721438A (en) * | 1996-01-31 | 1998-02-24 | Motorola, Inc. | Heterojunction semiconductor device and method of manufacture |
| DE19617030C2 (de) * | 1996-04-27 | 1999-11-18 | Daimler Chrysler Ag | Si/SiGe-Heterobipolartransistor mit hochdotiertem SiGe-Spacer |
| EP0818829A1 (en) * | 1996-07-12 | 1998-01-14 | Hitachi, Ltd. | Bipolar transistor and method of fabricating it |
| JP3658745B2 (ja) * | 1998-08-19 | 2005-06-08 | 株式会社ルネサステクノロジ | バイポーラトランジスタ |
| TW567559B (en) * | 1999-06-23 | 2003-12-21 | Hitachi Ltd | Semiconductor device |
| DE10002364A1 (de) * | 2000-01-20 | 2001-08-02 | Infineon Technologies Ag | Silizium-Germanium-Bipolartranistor mit optimiertem Germaniumprofil |
| JP2001332563A (ja) * | 2000-05-23 | 2001-11-30 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタ及びその製造方法 |
| TW512529B (en) * | 2000-06-14 | 2002-12-01 | Infineon Technologies Ag | Silicon bipolar transistor, circuit arrangement and method for producing a silicon bipolar transistor |
| US8471244B2 (en) * | 2006-12-05 | 2013-06-25 | Atmel Corporation | Method and system for providing a metal oxide semiconductor device having a drift enhanced channel |
| US8237229B2 (en) * | 2008-05-22 | 2012-08-07 | Stmicroelectronics Inc. | Method and apparatus for buried-channel semiconductor device |
| US9525027B2 (en) | 2014-03-13 | 2016-12-20 | Globalfoundries Inc. | Lateral bipolar junction transistor having graded SiGe base |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5159424A (en) * | 1988-12-10 | 1992-10-27 | Canon Kabushiki Kaisha | Semiconductor device having a high current gain and a higher ge amount at the base region than at the emitter and collector region, and photoelectric conversion apparatus using the device |
| DE69032597T2 (de) * | 1990-02-20 | 1999-03-25 | Toshiba Kawasaki Kk | Bipolartransistor mit Heteroübergang |
-
1990
- 1990-11-28 JP JP2327918A patent/JP2600485B2/ja not_active Expired - Fee Related
-
1991
- 1991-11-27 US US07/800,063 patent/US5302841A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068480A (ja) * | 1999-06-23 | 2001-03-16 | Hitachi Ltd | 半導体装置および半導体集積回路 |
| JP2009509318A (ja) * | 2005-08-26 | 2009-03-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ＳｉＧｅへテロ接合バイポーラ・トランジスタにおける移動度の向上 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2600485B2 (ja) | 1997-04-16 |
| US5302841A (en) | 1994-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5440152A (en) | Heterojunction bipolar transistor having particular Ge distributions and gradients | |
| JP2644022B2 (ja) | ヘテロ接合バイポーラｎｐｎトランジスタ | |
| US6492711B1 (en) | Heterojunction bipolar transistor and method for fabricating the same | |
| US5323031A (en) | Bipolar transistor with a particular silicon germanium alloy structure | |
| JPH04196436A (ja) | 半導体装置 | |
| JPH07193078A (ja) | ヘテロ接合トランジスタ及びその製造方法 | |
| JP3507830B1 (ja) | 半導体装置 | |
| JP2001338930A (ja) | 半導体装置および半導体製造方法 | |
| JPH0665216B2 (ja) | 半導体装置 | |
| JP3515944B2 (ja) | ヘテロバイポーラトランジスタ | |
| US6717188B2 (en) | Semiconductor device | |
| KR20050054976A (ko) | 바이폴라 트랜지스터 | |
| JP3074834B2 (ja) | シリコンヘテロ接合バイポーラトランジスタ | |
| GB995700A (en) | Double epitaxial layer semiconductor structures | |
| JP3352629B2 (ja) | バイポーラトランジスタ | |
| JP2000031162A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3779214B2 (ja) | 半導体装置 | |
| JP2770583B2 (ja) | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2004128344A (ja) | 半導体装置 | |
| JPH04723A (ja) | 半導体装置 | |
| KR940010914B1 (ko) | 저매늄을 컬렉터로 사용하는 규소 이종접합 쌍극자 트랜지스터 장치의 제조방법 | |
| Mader et al. | Transition from the bipolar to the bulk-barrier transistor | |
| JP2522358B2 (ja) | ゲルマニウムを用いたヘテロ構造バイポ―ラ・トランジスタ | |
| JPS608629B2 (ja) | 半導体装置 | |
| JP3068510B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |