KR100754561B1 - 컷오프 주파수가 향상된 실리콘 게르마늄 트랜지스터 - Google Patents

컷오프 주파수가 향상된 실리콘 게르마늄 트랜지스터 Download PDF

Info

Publication number
KR100754561B1
KR100754561B1 KR1020047016720A KR20047016720A KR100754561B1 KR 100754561 B1 KR100754561 B1 KR 100754561B1 KR 1020047016720 A KR1020047016720 A KR 1020047016720A KR 20047016720 A KR20047016720 A KR 20047016720A KR 100754561 B1 KR100754561 B1 KR 100754561B1
Authority
KR
South Korea
Prior art keywords
sige
sige layer
delete delete
bipolar transistor
thickness
Prior art date
Application number
KR1020047016720A
Other languages
English (en)
Other versions
KR20040103974A (ko
Inventor
랍 알렌 존슨
루이스 디. 란제로티
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20040103974A publication Critical patent/KR20040103974A/ko
Application granted granted Critical
Publication of KR100754561B1 publication Critical patent/KR100754561B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0328—Inorganic materials including, apart from doping materials or other impurities, semiconductor materials provided for in two or more of groups H01L31/0272 - H01L31/032

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Bipolar Transistors (AREA)

Abstract

본발명은 개선된 초기 전압과 향상된 컷오프 주파수를 가지는 소신호 증폭기용 바이폴라 트랜지스터에 관한 것이다. 본발명의 SiGe층은 안정도 한계 이상의 Ge 함량과 두께를 갖는다. 부적합한 전위는 감지 가능한 전하 트래핑 사이트를 생성하지 않으며 위에 있는 베이스/콜렉터 접합으로 확장되지 않으므로 수율의 저하없이 성능이 개선된다.
전위, SiGe층, 전하 트래핑

Description

컷오프 주파수가 향상된 실리콘 게르마늄 트랜지스터{Enhanced Cutoff Frequency Silicon Germanium Transistor}
본발명은 실리콘 게르마늄 이종접합 바이폴라 트랜지스터에 관한 것이다.
실리콘 기판상에 하나이상의 실리콘 게르마늄(SiGe) 층을 포함하는 웨이퍼를 사용하여 HBT를 만드는 것은 널리 알려져 있다. 그러한 기판상에서, SiGe 필름과 실리콘 기판 간의 격자상수의 차이로 인하여 복합(composite) 필름 내에서 게르마늄 원자는 기계적 변형(strain)을 야기할 수 있다. 실리콘 기판 평면에서 더 큰 격자 상수의 SiGe 격자가 더 작은 격자 상수의 실리콘 기판을 압착(compress)한다. 실리콘 기판에 수직인 평면에서, SiGe층 격자 상수는 실리콘 기판의 격자상수보다 더 크므로 인장력(tensile stress) 이하가 된다. Ge 원자 자체와 함께 이 변형은 SiGe필름과 밑에 있는 순수한(native) Si 기판 간의 밴드갭 오프셋(bandgap offset)을 야기한다. 이 밴드갭 오프셋은 베이스 내에 그레이딩 필드(grading field)를 생성하여 베이스를 가로지르는 캐리어 확산을 향상시켜 트랜지스터 속도를 개선함으로써 SiGe HBT의 독특한 이점을 제공한다. 전류 무선 통신 디바이스에 필요한 스위칭 스피드(1 GHz이상)을 제공하기 위해서 SiGe HBT는 소신호(small signal) 증폭기용 트랜지스터(즉, 대략 5볼트 이하의 스위칭)로 사용되어왔다.
소신호 증폭기용 SiGe HBT를 이용하는데 있어서 본발명자가 직면하게 된 어려운 점의 하나는 그러한 증폭기의 공통 에미터 출력 특성(즉, 콜렉터 전류 대 콜렉터-에미터 전압)이 일반적으로 좋지 않은 초기 전압을 나타낸다는 것이다. "초기 전압(Early voltage VA)"은 커브(curve)를 IC=0A로 외삽한 전압에 의하여 나타내어지는, 상술한 출력 특성의 경사를 특성화(chracterization)한 것이다. 곡선이 더 수평적일수록 IC=0외삽에서 전압은 더 커지고 따라서 초기 전압은 더 높아진다. 도 1a(선행기술)은 본발명의 이용없이 SiGeHBT의 초기 전압을 도시한 것이다. 개별적인 커브는 다르게 인가된 베이스 전압에 대한 출력 특성을 나타낸다. 인가된 베이스 전압이 더 높을 수록 커브가 더 높아진다. 인가된 베이스 전류가 증가됨에 따라서 곡선의 경사는 더 수직이 된다는 것에 주목해야 한다.
본발명자는 VA가 SiGe HBT의 전류 이득 컷오프 주파수(fT)의 핵심 지표(key indicator)임에 주목하였다. 낮은 VA의 NPN 디바이스는 낮은 fT를 갖는 것으로 발견되었다. 전류 이득 컷오프 주파수가 감소된 디바이스는 차선적인(suboptimal) 스위칭 속도를 제공한다.
따라서, 당업계에서는 향상된 초기 전압을 가지고 이로써 또한 전류 이득 컷오프 주파수를 향상시키는 SiGe HBT에 대한 필요성이 개진되어 왔다.
따라서, 본발명의 목적은 SiGe HBT의 전류 이득 컷오프 주파수를 증가시키는 것이다.
본발명의 첫번째 측면은, SiGe 안정도 한계(stability limit)보다 더 큰 Ge농도 및 두께를 가지며 그 내부에 다수의 부정합 전위(misfit dislocation) -상기 부정합 전위는 식별할 수 있을 만큼의(appreciable) 전하 트래핑 공간(charge trapping site)을 생성하지 않음- 를 갖는 SiGe층을 포함하는 SiGe HBT에 관한 것이다.
본발명의 다른 측면은, 다수의 격리(isolation) 구조물 상에 두께가 70nm이상이고 Ge농도가 10% 이상인 SiGe층이 있는 SiGe HBT에 관한 것으로, 상기 SiGe층은 상기 격리 구조물 위의 베이스/콜렉터 접합 및 다수의 부정합 전위를 가지며, 상기 부정합 전위는 상기 베이스/콜렉터 접합위로 식별될 수 있을 정도로 확장되지는 않는다. 또 다른 측면에서 본 발명은 19GHz 이상의 컷오프 주파수를 갖는 소신호 증폭기를 위한 바이폴라 트랜지스터에 관한 것으로, SiGe층은 SiGe 안정도 한계보다 더 큰 Ge 함량 및 두께를 가지며, 다수의 격리 영역에 인접한 콜렉터 영역과 상기 콜렉터 영역상에 형성된 베이스 영역을 포함하며, 상기 SiGe층은 상기 다수의 격리 영역에 인접하는 다수의 부정합 전위를 가지며, 상기 다수의 부정합 전위는 상기 베이스 영역으로는 확장하지 않으면서 상기 콜렉터 영역내로 확장한다.
본발명의 또 다른 측면은, 실리콘 기판에 다수의 격리 영역을 형성하는 단계와, 상기 기판과 상기 격리 영역 상에 SiGe층 -상기 SiGe층은 SiGe 안정도 한계보다 더 큰 Ge 함량 및 두께를 가짐- 을 형성하는 단계와, 콜렉터 영역을 형성하기 위해 상기 SiGe층과 기판을 제1 도펀트로 도핑하는 단계를 포함하며, 상기 콜렉터 영역은 상기 콜렉터 영역 아래에서 상기 바이폴라 트랜지스터의 다른 부분으로 확장되는 않는 다수의 부정합 전위를 포함하는 바이폴라 트랜지스터 형성 방법에 관한 것이다.
본발명의 전술한 구조와 특성 및, 다른 구조와 특성이 후술되는 본발명의 상세한 설명에 의해 더욱 명백해질 것이다. 후술하는 상세한 설명에서 도면부호는 수반되는 도면에 따라 만들어졌다.
도 1a는 실험적인 SiGe HBT의 IC 대 VCE의 플롯(plot)이다.
도 1b는 본발명의 SiGe HBT의 IC 대 VCE의 플롯(plot)이다.
도 2는 도 1a 및 1b에 각각 나타난 초기전압으로 표시된 NPN의 콜렉터 전류 밀도 대 컷오프 주파수를 도시한다.
도 3은 선행기술 문헌에 의해 보고된 SiGe 안정도 커브상에 겹쳐진, 본발명의 데이터 포인트를 포함하는 다양한 실험적인 데이터 포인트를 나타내는 SiGe 농도 대 두께의 플롯이다.
도 4는 본발명의 제 1 실시예에서 개시한 바에 따라서 제조된 SiGe HBT의 횡단면도이다.
도 5는 도 1a 및 도 1b에 각각 나타난 초기전압으로 표시된 NPN의 굼멜 플롯(Gummel plot)(IC, IB 대 VCE)을 나타낸다.
도 6은 도 3의 데이터 포인트에 의해 나타난 두께의 SiGe HBT에 대한 정규화 된 수율 데이터의 플롯이다.
도 7은 본발명의 SiGe층에 대한 Ge농도 대 층 두께의 세가지 실시예를 도시한 그래프이다.
본발명의 발명자는 초기전압(및 이에 따른 컷오프 주파수)이 SiGe층의 두께를 증가시킴으로서 상당히 향상될 수 있음을 발견하였다. 선행기술에서는 다른 목적으로 SiGe 두께를 증가시키는 것은 알려져 있었으나, 부정합 전위를 생성할 수 있다는 우려 때문에 더 두꺼운 SiGe층은 일반적으로 피하여져 왔다. 아래에서 더 상세히 설명되는 바와 같이, 본 발명자는 적절히 처리하는 경우 부정합 전위가 결과적으로 만들어지는 SiGe HBT의 수율이나 성능에 부정적인 영향을 미치지는 않는다는 것을 발견하였다.
SiGe는 Si-Ge 화합물내의 본질적인 격자 미스매치(mismatch)로 인한 기계적인 변형을 유도함으로써 전하 이동도를 향상시킨다. 그러나, Ge가 너무 많이 존재거나, SiGe층이 너무 두껍다면, 당 업계에 알려진 바로는, 결과적인 결정 전위가 성능과 수율 모두를 감소시킨다는 것이다. 성능의 불이익은 SiGe가 제공하는 밴드갭 오프셋(offset)을 생성하는 기계적인 스트레스(stress)를 경감시키는(relieving) 전위로 인한 것이다. 수율의 불이익은 기판의 결정학(crystallography)을 교란하는 결함(defect)으로 인한 것이다. 사실 이러한 일반적인 지식은, 이러한 상호관계를 처음으로 보고한 연구자의 공을 인정하여 "Matthews-Blakersley 안정도 한계"또는 "Stiffler 한계"로 일반적으로 인식될 정도로 널리 알려져 있다(Stiffler 등, Journal of Applied Physics, Vol.71, No.10, pp4820-4825; Mattews와 Blakeslee "에피택셜 다중층의 결점" Journal of Crystal Growth 27 pp.118-125(1974)). 이후로 쉽게 참조하기 위해서 이 결과들은 "SiGe 안정도 한계"로 언급될 것이다. Matthews-Blakersley와 Stiffler에 의해 보고된 상이한 SiGe 안정도 한계가 도 3에 표시(plot)되어 있으며, SiGe 두께와 Ge 농도 사이의 보고되어진 최적의 관계가 나타나 있다. 많은 연구가 이와 같은 부정합 전위를 제거함으로써 SiGe 안정도 한계를 넘어서는 다양한 방법론에 초점을 맞추어 왔다. Laderman등에게 허여된 US 특허 제 5,256,550호를 참조하면, 저온 에피텍셜 기술을 이용하여 제1 SiGe층을 증착하고 그 다음 캡핑 Si층을 증착하고 적절한 열 싸이클링을 하여 부정합 전위가 없는 두꺼운 SiGe층의 형성이 논의되어 있다. 이러한 구조에서, 위에 있는(overlaying) Si 층은 부정합 전위를 생성하지 않고 SiGe층의 변형을 유지하기 위해 필요하다. "작은 영역의 트렌치 격리된(isolated) 실리콘 아일랜드 상의 SiGe 변형된(strained) 층의 안정도"라는 제목의 K. Schonenberg등의 논문(캘리포니아, 로스앤젤레스 1996년 5월 5-10일에 열린 반도체 기술에서의 공정 물리학 및 모델링에 관한 4차 국제 심포지움의 회보, 전자화학회 회보 Vol. 96-4, pp.296-308)에는, 격리에 의해 경계가 지어진 SiGe영역의 크기가 감소할 수록, 얕은 트렌치 격리 공정이 변형되어 스트레스를 감소시킬수록 관찰된 결점 밀도가 감소한다는 것이 보고되었다. 재료 과학 및 엔지니어링 B(Materials Science and Engineering B), 진보된 기술을 위한 고체-상태 재료(Solid-State Materials for Advanced Technology), Vol. 51, No. 1-3, pp. 166-69(1998)에 실린 Vescan의 "광전자 디바이스용 변형된 SiGe/Si의 선택적 에피택셜 성장"에서 이러한 영역 의존도(dependency)가 또한 보고되었다.
바이폴라 트랜지스터의 활성 영역에서 부정합 전위가 피하여 져야 하는 다른 이유는 전하 트래핑 공간의 생성을 방지하기 위해서다. 이러한 전하 트래핑 공간이 상당한 양으로 존재한다면 소수 캐리어 수명을 감소시킬 것이다. 일반적인 바이폴라 트랜지스터의 경우에 이것은 전류 이득의 감소로 귀결되고 이는 소신호 애플리케이션에는 바람직하지 않다. 그러나, 파워 증폭기 애플리케이션의 경우에는 감소된 전류 이득은 용인될 수 있다. 따라서, 미국 특허 제 5,097,308호에는, 바이폴라 파워 정류기의 소수 캐리어 수명을 감소시키기 위해서, SiGe-Si 인터페이스로부터 9-20um사이의 전위를 의도적으로 도입하여 소수캐리어의 더 많은 재결합을 유도하는 트랩을 제공하는 것이 개시되어 있다. 스위칭 속도를 증가시키기 위해서 바이폴라 정류기에서는 소수 캐리어 수명이 낮은 것이 바람직하다. 바이폴라 트랜지스터의 스위칭 속도는 베이스내의 전하가 얼마나 빨리 제거되는지에 의해 결정된다. 전하를 제거하는 한가지 프로세스는 재결합(recombination)인데 이로써 전자와 홀이 전하 트래핑 공간에서 재결합하여 트랜지스터를 턴-오프한다. 그러나, 표준 SiGe바이폴라 트랜지스터 소신호 증폭기 애플리케이션의 경우에는, 이러한 감소된 소수 캐리어 수명을 수반하는 전류 이득의 감소는 바람직하지 않다(사실은, 전류 이득의 감소는 일반적으로 피하여져야 한다. 상술한 바와 같이, 스위칭 속도의 결과적인 감소는 컷오프 전류이득 주파수를 증가시키려는 목적과 일치하지 않을 것이다).
본발명자는 SiGe 안정도 커브 이상의 두께/농도 조합(combination)으로 SiGe층을 형성함으로써, SiGe가 제공하는 밴드갭 오프셋을 발생시키는 기계적인 스트레스를 현저하게 제거하는 부정합 전위를 생성함이 없이 그리고 기판의 결정학을 현저하게 교란시키는 것 없이 초기 전압이 상당히 개선되어 컷오프 주파수가 증가하는 것을 개발했다. 도 3은 본 명세서내에서 보고된 데이터를 제공하기 위해서 사용되어진 SiGe 두께와 농도를 도시한다. 비교를 위해서 Ge농도는 10%로 고정되었고 두께가 증가되었다. 처음 두 데이터 포인터는 SiGe 안정도 커브에 또는 그 아래에 있으며 이러한 디바이스는 도 1A에 나타난 초기 전압 결과를 제공했다는 것에 주목한다. 본발명의 SiGe 두께는 70nm에서 시작한다.
도 4에 나타난 바와 같이, 본발명의 SiGe HBT는 내부에 얕은 트렌치 격리 영역(STI, 12)을 가진 단결정 실리콘 기판(10)에 형성된다. SiGe층(14)은 종래의 기술을 사용하여 기판(10) 위에서 적어도 40nm의 두께와 적어도 10%의 Ge농도로 에피택셜 성장된다. 콜렉터 영역(14C)을 형성하기 위하여 적절하게 도핑한 후에, SiGe층은 그 위치에서(insitu) 성장하는 동안 붕소로 도핑되어 베이스 영역(14B)를 형성한다(측면으로 스케일링(scale)되어 나타나지는 않았음). 실제적인 문제로서 베이스 영역으로부터 붕소는 다양한 프로세싱 열 싸이클 동안 깊이 X로부터 깊이 Y까지 SiGe층(14)으로 더 깊이 확산될 수 있다. 그것으로, 결과적인 베이스/콜렉터 접합이 JA 또는 JB에 존재할 수 있다. 그 후 에미터 전극(도시되지 않음)은 공지된 기술로 형성되어 HBT의 형성을 완료한다. 이후 본발명의 HBT는 기판상에 형성된 다른 HBT에 접속되어 집적회로를 형성한다.
도 1b는 본발명의 SiGe HBT의 콜렉터 전류 대 콜렉터-에미터 전압을 도시한다. 초기전압이 실질적으로 개선되었다는 것에 주목해야 한다(모든 인가된 베이스 전압에 대하여 플롯들은 훨씬 더 수평적인데 이는 증가된 콜렉터-이미터 전압에 대해 콜렉터 전류가 일정하다는 것을 의미한다).
도 2는 (a)도 1a에 나타난 바와 같은 초기 전압을 가진 NPN(점선으로 표시됨)과 (b)도 1b에 나타난 바와 같은 초기 전압을 가진 NPN(실선으로 표시됨)에 대한 콜렉터 전류밀도 대 컷오프 주파수의 플롯이다. 본발명의 개선된 초기전압을 가진 트랜지스터에 대한 컷오프 주파수의 증가에 주목하여야 한다. 피크 Ft는 대략 19GHz이다. 컬렉터 전류의 더 넓은 범위에 걸쳐 컷오프 주파수의 증가가 발생한다는 것에 주목하여야 한다.
본발명의 한측면은, 초기 전압 및 컷오프 주파수에서의 이러한 이득이 성능을 감소시키거나(전하 트래핑에 의해) 수율을 감소시키는(결정 전위에 의해) 전위의 댓가로 일어나는 것이 아니다.
먼저 전하 트래핑의 경우에 도 4에 나타난 관찰된 컷오프 주파수의 증가에 주목하여야 한다. 식별될 수 있을 정도의 전하 트래핑이 부정합 전위에 의해 유도되었다면, 결과적인 캐리어 재결합은 컷오프 주파수를 증가시키지 않고 감소시킬 것이다. 더욱이, 도 5는 도 1a 및 도 1b에 각각 나타난 초기 전압의 NPN의 굼멜 플롯(Gummel plot, IC, IB 대 VCE)을 나타낸다. 굼멜 플롯에서 IB 및 IC는 더 두꺼운 SiGe 층의 부분으로 형성된 부정합 전위에 의해 유도되는 상당한 전하 트래핑이 없다는 것을 나타내는 이상적인 경사(n~1(n은 이상치의 측정) 또는 실온에서 60mV/decade)를 갖는다. 증가된 전하 트래핑을 피한 결과중 한가지는, 도 1a 및 1b에 나타나 있는 바와 같이, 이러한 더 높은 컷오프 주파수가 디바이스의 브레이크다운 전압(BVCEO)의 대응하는 감소없이 달성된다. 또는 다른 방식으로 보면, 주어진 브레이크다운 전압(BVCEO)를 가진 디바이스에 대한 컷오프 주파수 Ft는 SiGe 두께가 증가함에 따라 증가한다. 이는 높은 브레이크다운 전압 디바이스가 필요로 되는 디바이스 설계의 경우에 특히 중요하다(파워 증폭기 또는 판독 헤드의 경우에).
수율을 고려해 보면, 도 6은 본발명의 SiGe HBT의 상이한 SiGe 두께에 대한 정규화된(normalized) 수율의 플롯이다. 표시된 제 1 영역(300 옹스트롬의 두께, 10% Ge 농도)은 SiGe 안정도 커브의 상부 한계에 있다(도 2 참조). 10% Ge 농도에서 SiGe 안정도 한계이상으로 두께가 증가함에 따라서 수율은 사실상 변화하지 않는다는 것에 주목해야 한다. 이는 본발명의 SiGe층의 부정합 전위가 기판 결정학을 현저하게 교란하지 않는다는 것을 도시하는데 만약 부정합 전위가 기판 결정학을 현저하게 교란한다면 SiGe층의 두께가 더 두꺼워짐에 따라서 수율이 감소할 것이기 때문이다.
도 7은 본발명의 세가지 실시예에 대한 Ge 농도 퍼센트 대 70nm 두께의 SiGe층의 깊이의 플롯이다. 커브 A로 도시된 바와 같은 제 1 실시예에서, 본발명의 SiGe층의 Ge 농도는 40nm-두께의 SiGe필름의 두께에 걸쳐 10%이다. 이 실시예는 도 3의 실선에 의해 도시된 바와 같은 본발명의 콜렉터 전류 대 콜렉터-에미터 전압 플롯을 만들어내었다. 커브 B로 도시된 바와 같은 제 2 실시예에서, 본발명의 SiGe층의 Ge 농도는 70nm-두께의 SiGe필름의 두께에 걸쳐 10%이다. 제 1 및 제 2 실시예는 도 6에 나타난 수율 데이터를 만들어내었다. 제 3 실시예에서, 커브 C에 의해 도시된 바와 같이, 본발명의 SiGe층의 Ge농도는 SiGe층의 상부 표면과 SiGe층 두께의 처음 삼분의 일의 경우에(70nm-두께의 SiGe필름의 경우에 대략 23nm) 25%이고, 다음으로 SiGe필름 두께의 두 번째 삼분의 일에 걸쳐 Ge 퍼센트는 25% 부터 10%까지 사실상 선형적으로 떨어진다. 그 후 남아있는 두께의 필름에서는 10% 농도이다. 하부 표면에서의 농도를 10%로 감소시킴으로써 부정합 전위, 수율 및 성능의 관점에서 결과는 본발명의 처음 두가지 실시예에서 관찰된 것과 동일해야만 한다.
본발명의 네 번째 실시예에서(도 7에 도시되지 않음), SiGe층은 150nm두께이고 이 두께를 통해 10%의 Ge 농도를 갖는다. 본발명의 발명자는 이러한 두께와 Ge 함량에서 조차 부정합 전위가 본 명세서내에서 보고된 일반적인 특성을 갖는다는 것을 발견하였다. 이러한 결과에 근거하여 본발명자는 SiGe층이 150nm보다 더 두꺼워질 수 있으며 여전히 상기 보고된 특성을 제공한다고 믿는다.
본명세서에서 보고된 결과는 왜 SiGe농도와 두께가 전위의 생성에 관한 관계(concerns)에 의해 제한될 필요가 있는지 근본적인 이유가 없음을 나타낸다.
그것으로, Ge 함량 퍼센트에 대한 단지 자연스런 한계는 밑에 있는 Si층에 너무 적거나 너무 많은 스트레스가 유도되어지는 지점인 것으로 보인다. 본발명자는 5% 이하의 농도는 합리적인 양의 전하 이동도 향상을 유도하기에 충분한 스트레스를 제공하지 않고, 35%이상의 농도는 또한 초기 전압을 최적화할 것으로 보이는 두께 영역(regimes)(대략 70nm 및 그 이상의)에서 금지적 스트레스(prohibitive stress)를 제공하거나 SiGe층의 상부 표면 상에 힐록(hillock) 형성으로 인한 수율을 감소시킬 것으로 믿는다.
본발명의 발명자는 본발명의 SiGe층에서 도 4에 나타난 바와 같은 STI 에지영역(12a, 12b)내에 부정합 전위의 대부분이 위치한다는 것을 발견하였다. 이러한 전위들은 점선 10A에 의해 나타난 SiGe/Si 인터페이스를 따라서 수평적으로 움직이는 경향이 있다. 중요하게, 실제적으로는, 베이스/콜렉터 접합 JA 또는 JB로 확장되는 것은 관찰되지 않았으며, 경우에 따라서, 관찰된 어떤 것도 에미터 영역으로 확장되지 않았다. 더욱이, 이미 논의된 바와 같이, 이상적인 굼멜 플롯은 결과적으로 전위가 식별될 수 있을 정도의 전하 트래핑 공간을 만들지 않는다는 것이다.
따라서, 당분야에 알려진 바와는 반대로, 본발명자는 부정합 전위를 갖는 SiGe층이 수율을 떨어뜨리지 않고 성능을 개선할 수 있다는 것을 발견하였다. 당분야에 알려진 바와는 반대로, 본발명자는 많은 수의 부정합 전위가 본질적으로 자연히 성능이나 수율을 결정하는 것은 아니라는 것을 발견하였다. 오히려, 핵심적인 것은 식별될 수 있을 정도의 전하 트래핑을 생성하지 않으며 베이스/콜렉터 접합을 지나 다수가 확장하지 않는 전위이다.
본발명이 특정 실시예 세트를 참조하여 위에서 설명되었으나 본발명이 이에 제한되는 것으로 해석되어서는 안된다. 청구범위에 기재된 본발명의 정신과 범주를 멋어남이 없이 상술한 구현예에 대한 변형이 이루어질 수 있다. 예를들어, 특정 Ge농도, 농도 그래디언트, SiGe두께가 개시되었으나, 본명세서에 보고된 바와 같은 일반적인 결과와 적어도 동일한 결과를 제공하는 한 다른 농도, 그래디언트 및/또는 SiGe두께가 사용될 수 있다.
본발명은 전기 회로 및 디바이스에 적용가능하며 특히 통신 시스템에 사용되는 전기 회로 및 디바이스에 적용가능하다.

Claims (23)

  1. 실리콘 게르마늄(SiGe) 이종접합 바이폴라 트랜지스터(HBT)에 있어서,
    SiGe 안정도 한계(stability limit)보다 더 큰 Ge 농도 및 두께(t)를 가지며, 그 내부에 다수의 부정합 전위(misfit dislocation) -상기 부정합 전위는 식별될 수 있을 정도로(appreciable) 전하 트래핑 공간(charge trapping site)을 생성하지 않음- 와 베이스 영역 및 콜렉터 영역을 갖는 SiGe층(14)을 포함하는, 이종접합 바이폴라 트랜지스터.
  2. 제1항에 있어서,
    상기 SiGe층(14)은 베이스/콜렉터 접합을 가지며, 상기 다수의 부정합 전위는 상기 베이스/콜렉터 접합위로 식별될 수 있을 정도로 확장되지 않는, 이종접합 바이폴라 트랜지스터.
  3. 제1항에 있어서,
    상기 SiGe층(14)은 70nm에서 150nm 사이의 두께 및 10%에서 25% 사이의 Ge 농도로 다수의 격리 구조물상에 형성되고 상기 격리 구조물 위에 베이스/콜렉터 접합을 가지며, 상기 다수의 부정합 전위는 상기 베이스/콜렉터 접합 위로 식별될 수 있을 정도로 확장되지 않는, 이종접합 바이폴라 트랜지스터.
  4. 제1항에 있어서,
    상기 이종접합 바이폴라 트랜지스터는 19 GHz의 컷오프 주파수를 가지고 상기 콜렉터 영역에 인접하는 다수의 격리 영역(12)을 포함하며, 상기 베이스 영역은 상기 콜렉터 영역상에 형성되고, 상기 SiGe층 내부의 상기 다수의 부정합 전위는 상기 다수의 격리 영역(12)에 인접하여 위치하고 상기 콜렉터 영역으로 확장하나 상기 베이스 영역내로는 확장하지 않는, 이종접합 바이폴라 트랜지스터.
  5. 삭제
  6. 삭제
  7. 제3항에 있어서,
    상기 SiGe층(14)의 Ge 농도는 상기 SiGe층의 내부에서 변화하는, 이종접합 바이폴라 트랜지스터.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제7항에 있어서,
    상기 Ge 농도는 상기 SiGe층(14)의 두께(t)의 상위 삼분의 일에서는 25%이고 상기 SiGe층(14)의 두께(t)의 중간 삼분의 일에서는 25% 부터 10%까지 일반적인 선형방식으로 감소하고 상기 SiGe층(14)의 두께(t)의 하위 삼분의 일에서는 10%인, 이종접합 바이폴라 트랜지스터.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 증가된 Ft와 주어진 BVceo 값을 갖는 제1항 내지 제4항, 제7항 및 제11항 중 어느 한 항의 바이폴라 트랜지스터를 제조하는 방법에 있어서,
    실리콘 기판(10)에 다수의 격리 영역(12)을 형성하는 단계와,
    상기 격리 영역(12) 및 상기 기판(10)상에 SiGe층(14) -상기 SiGe층(14)은 SiGe안정도 한계보다 더 큰 Ge농도 및 두께를 가짐- 을 형성하는 단계와,
    콜렉터 영역을 형성하기 위해 상기 SiGe층(14) 및 상기 기판(10)을 제1 도펀트로 도핑하는 단계를 포함하며, 상기 콜렉터 영역은 다수의 부정합 전위 -상기 다수의 부정합 전위는 상기 콜렉터 영역을 넘어 바이폴라 트랜지스터의 다른 영역으로 확장되지 않음- 를 포함하는, 바이폴라 트랜지스터 제조방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
KR1020047016720A 2002-04-26 2002-04-26 컷오프 주파수가 향상된 실리콘 게르마늄 트랜지스터 KR100754561B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2002/013315 WO2003092079A1 (en) 2002-04-26 2002-04-26 Enhanced cutoff frequency silicon germanium transistor

Publications (2)

Publication Number Publication Date
KR20040103974A KR20040103974A (ko) 2004-12-09
KR100754561B1 true KR100754561B1 (ko) 2007-09-05

Family

ID=29268423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047016720A KR100754561B1 (ko) 2002-04-26 2002-04-26 컷오프 주파수가 향상된 실리콘 게르마늄 트랜지스터

Country Status (6)

Country Link
EP (1) EP1502308A4 (ko)
JP (1) JP4223002B2 (ko)
KR (1) KR100754561B1 (ko)
CN (1) CN1625811A (ko)
AU (1) AU2002305254A1 (ko)
WO (1) WO2003092079A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7544577B2 (en) * 2005-08-26 2009-06-09 International Business Machines Corporation Mobility enhancement in SiGe heterojunction bipolar transistors
JP4829566B2 (ja) * 2005-08-30 2011-12-07 株式会社日立製作所 半導体装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225371A (en) * 1992-03-17 1993-07-06 The United States Of America As Represented By The Secretary Of The Navy Laser formation of graded junction devices
US20010003269A1 (en) * 1998-04-10 2001-06-14 Kenneth C. Wu Etch stop layer system
KR20020026813A (ko) * 2000-10-03 2002-04-12 포만 제프리 엘 ＢｉＣＭＯＳ 주변 회로 및 ＥＳＤ 네트워크를 위한ＳｉＧｅ 트랜지스터, 버랙터 및 ｐ-ｉ-ｎ 속도 포화된안정화 소자

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198689A (en) * 1988-11-30 1993-03-30 Fujitsu Limited Heterojunction bipolar transistor
DE4102888A1 (de) * 1990-01-31 1991-08-01 Toshiba Kawasaki Kk Verfahren zur herstellung eines miniaturisierten heterouebergang-bipolartransistors
US5266504A (en) * 1992-03-26 1993-11-30 International Business Machines Corporation Low temperature emitter process for high performance bipolar devices
US5461243A (en) * 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
JP3658745B2 (ja) * 1998-08-19 2005-06-08 株式会社ルネサステクノロジ バイポーラトランジスタ
DE60042045D1 (de) * 1999-06-22 2009-06-04 Panasonic Corp Heteroübergangsbipolartransistoren und entsprechende Herstellungsverfahren
US6346453B1 (en) * 2000-01-27 2002-02-12 Sige Microsystems Inc. Method of producing a SI-GE base heterojunction bipolar device
FR2806831B1 (fr) * 2000-03-27 2003-09-19 St Microelectronics Sa Procede de fabrication d'un transistor bipolaire de type double-polysilicium auto-aligne a base a heterojonction et transistor correspondant
JP2002110690A (ja) * 2000-09-29 2002-04-12 Toshiba Corp 半導体装置とその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225371A (en) * 1992-03-17 1993-07-06 The United States Of America As Represented By The Secretary Of The Navy Laser formation of graded junction devices
US20010003269A1 (en) * 1998-04-10 2001-06-14 Kenneth C. Wu Etch stop layer system
KR20020026813A (ko) * 2000-10-03 2002-04-12 포만 제프리 엘 ＢｉＣＭＯＳ 주변 회로 및 ＥＳＤ 네트워크를 위한ＳｉＧｅ 트랜지스터, 버랙터 및 ｐ-ｉ-ｎ 속도 포화된안정화 소자

Also Published As

Publication number Publication date
EP1502308A4 (en) 2009-03-18
CN1625811A (zh) 2005-06-08
JP4223002B2 (ja) 2009-02-12
AU2002305254A1 (en) 2003-11-10
EP1502308A1 (en) 2005-02-02
WO2003092079A1 (en) 2003-11-06
JP2005524233A (ja) 2005-08-11
KR20040103974A (ko) 2004-12-09

Similar Documents

Publication Publication Date Title
JP2551364B2 (ja) 半導体装置
KR100725689B1 (ko) 헤테로 바이폴러 트랜지스터
JP2611640B2 (ja) ヘテロ接合バイポーラトランジスタ
US6011279A (en) Silicon carbide field controlled bipolar switch
US6423990B1 (en) Vertical heterojunction bipolar transistor
US5912481A (en) Heterojunction bipolar transistor having wide bandgap, low interdiffusion base-emitter junction
KR100754561B1 (ko) 컷오프 주파수가 향상된 실리콘 게르마늄 트랜지스터
KR20050054976A (ko) 바이폴라 트랜지스터
JP3415608B2 (ja) ヘテロバイポーラトランジスタ
JP5964829B2 (ja) 表面パッシベーションのための半導体レッジ層を有する電子デバイス構造
US6967144B1 (en) Low doped base spacer for reduction of emitter-base capacitance in bipolar transistors with selectively grown epitaxial base
JP2000357801A (ja) ヘテロ接合型半導体装置
JPH047096B2 (ko)
JPH03125476A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPH0416443Y2 (ko)
KR0151125B1 (ko) 반도체 집적회로의 i2l 게이트 제조방법
JP2646856B2 (ja) バイポーラトランジスタの製造方法
JP3990989B2 (ja) ヘテロバイポーラトランジスタ
JP2566558B2 (ja) 半導体装置
JP2006179507A (ja) 半導体装置
JP2004253823A (ja) ヘテロバイポーラトランジスタ
Zhang et al. On the intrinsic spacer layer in Si/SiGe heterojunction bipolar transistor grown by ultra high vacuum chemical vapor deposition
JPH02170540A (ja) 半導体装置
JPH05267319A (ja) 半導体装置及びその製造方法
JPH02148846A (ja) バイポーラトランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee