CN101038877A - 全硅化外基极晶体管 - Google Patents
全硅化外基极晶体管 Download PDFInfo
- Publication number
- CN101038877A CN101038877A CNA200710086007XA CN200710086007A CN101038877A CN 101038877 A CN101038877 A CN 101038877A CN A200710086007X A CNA200710086007X A CN A200710086007XA CN 200710086007 A CN200710086007 A CN 200710086007A CN 101038877 A CN101038877 A CN 101038877A
- Authority
- CN
- China
- Prior art keywords
- base stage
- cobalt
- zone
- disilicide
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 65
- 230000008569 process Effects 0.000 claims abstract description 22
- 229910017052 cobalt Inorganic materials 0.000 claims description 57
- 239000010941 cobalt Substances 0.000 claims description 57
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 56
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 40
- 229920005591 polysilicon Polymers 0.000 claims description 37
- 238000000137 annealing Methods 0.000 claims description 32
- 229910021332 silicide Inorganic materials 0.000 claims description 21
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 description 11
- 238000000576 coating method Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 9
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 8
- 229910052732 germanium Inorganic materials 0.000 description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- AIOWANYIHSOXQY-UHFFFAOYSA-N cobalt silicon Chemical compound [Si].[Co] AIOWANYIHSOXQY-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001868 cobalt Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical group 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种系统及方法包括在集电极上形成内基极。所述系统和方法还包括通过在预定温度下和预定时间量内的自限制硅化工艺在所述内基极上形成全硅化外基极，所述硅化基本上停止于所述内基极处。所述系统和方法还包括形成与所述外基极和所述集电极物理隔离而与所述内基极物理接触的发射极。
Description
技术领域
本发明通常涉及双极晶体管领域，更具体地，涉及具有全硅化外基极结构并由此具有减小的寄生电阻和更高的最大振荡频率的异质结双极晶体管。
背景技术
在双极晶体管的制造中，半导体工业的趋势是提升此类晶体管的开关速度性能。可是在本领域内公知双极晶体管的性能受器件最大振荡频率的限制。晶体管的基极和发射极中的寄生电阻都趋于限制器件的最大振荡频率，由此大大限制了开关速度。因此，基极、发射极、或它们中的电阻都减小，将增加器件的性能。尤其随着无线和宽带应用的发展，而且当晶体管开关速度超过350GHz时，为了提升器件的性能，较低的寄生电阻就变得至关重要。
在现有工艺中，典型异质结双极晶体管的外基极区域由掺杂多晶硅形成，而且被硅化物区域，也公知为自对准硅化物区域覆盖。可是当晶体管的尺寸非常小时，此器件的寄生电阻相对于内部电阻会变大。
另外，很重要地是，任何制造大量此类晶体管的方法要尽可能高效。出于此原因，期望一种与常规硅工艺兼容的制造应用材料的方法，而且此方法具有尽可能低的复杂度并导致低缺陷率。
由于上述原因，本领域内需要一种改进的具有更高最大振荡频率的晶体管，以及制造此晶体管的简单而又可靠的方法。
发明内容
在本发明的第一方面中，提供了一种用于制造异质结双极晶体管的方法，所述晶体管具有在半导体衬底中形成的集电极区域、在所述衬底的表面上形成的内基极、由二硅化钴形成的与所述内基极物理接触的外基极、和与所述内基极物理接触而不与所述外基极物理接触的发射极。
在本发明的第二方面中，提供了一种方法，包括形成具有集电极、由半导体合金形成的内基极、由二硅化钴形成的外基极、和发射极的异质结双极晶体管。所述方法包括通过在预定温度下退火预定时间量的自限制二硅化钴形成工艺，以使所述硅化工艺在内基极层处或内基极层之前停止。
在本发明的第三方面中，提供了一种器件，包括衬底中的集电极区域和在所述衬底上形成的内基极区域。所述器件还包括在所述内基极区域上形成的全硅化外基极区域、和与所述外基极和集电极物理绝缘而与所述内基极物理接触的发射极区域。
附图说明
图1到13为根据本发明的工艺步骤的横截面图(未按比例)。
图14为具有根据本发明的工艺制备的全硅化外基极的异质结双极晶体管的横截面图。
具体实施方式
本发明通常涉及半导体晶体管，而且更具体地涉及具有全硅化外基极结构的异质结双极晶体管及其制造方法。通过形成二硅化钴外基极，本发明的器件和方法减小了外基极的寄生电阻，并由此增加了晶体管的最大振荡频率。此外，因为自限制硅化工艺，本发明使器件制造更高效，其降低了外基极二硅化物和集电极之间电短路的可能性。
图1为根据本发明的优选实施例形成的异质结双极结构的横截面图(未按比例)。具体地，图1示出了形成集电极区域、内基极区域、和外基极区域的起始结构。
在本发明的一个实施例中，如图1所示，在衬底中形成集电极10。衬底可以是任何常规材料，例如硅。在集电极10中形成也称作浅沟槽隔离(STI)的第一绝缘层20。在集电极10和第一绝缘层20上形成半导体合金层30，其形成晶体管的内基极区域。在优选实施例中，半导体合金层可以是硅锗。可以以几种不同常规方法中的任何一种生长半导体合金层30，包括例如超高真空化学气相淀积(UHVCVD)。
通过包括例如低温外延(LTE)的常规方法在半导体合金层30上形成覆层40。在优选实施例中，覆层40可以是硅。再次通过常规方法，包括例如通过淀积氧化物覆层，并接着通过光刻和蚀刻工艺，在覆层40上形成有时称作蚀刻停止层的支撑衬垫50。
再次以常规方法在覆层40和支撑衬垫50上形成第一多晶硅层60。第一多晶硅层60用于晶体管的外基极区域，如下面将要详细讨论的。接着以常规方法，在第一多晶硅层60上形成第二绝缘层70。
虽然图1-14示出了单级结构，即，示出的用于示意目的的单级互连层，但是本领域内的技术人员应该理解地是，在此所示和所描述的结构可以是若干层的多级结构。在此所述的制造方法可等同应用到此多层结构。
图2示出了本发明的方法的下一步骤，它包括形成穿过第二绝缘层70和第一多晶硅层60，下至支撑衬垫50的开口80。通过例如光刻和蚀刻工艺的任何常规工艺形成此开口。如本领域内的技术人员所理解的，期望开口80尽可能窄。此外，开口80要比支撑衬垫50的宽度窄是很重要的。
图3示出了本发明的方法的下一步骤，它包括在开口80的侧壁上形成隔离物90。通过例如淀积氮化物覆层并回蚀刻的任何常规工艺，形成隔离物90。
图4示出了本发明的方法的下一步骤，它包括形成晶体管的发射极区域。在此步骤中，首先将支撑衬垫50开口至覆层40，这可以通过例如湿蚀刻的任何常规方法实现。接着在覆层40的暴露部分、隔离物90的暴露边缘、和第二绝缘层70上淀积第二多晶硅层100。可以就地掺杂，或者可以淀积并接着注入此第二多晶硅层100。
图5示出了本发明的方法的下一步骤，它包括平面化以除去超出的第二多晶硅层100。剩下的多晶硅层100在开口80内和隔离物90之间形成了发射极区域。
在另一可选实施例中，可以部分硅化或金属化晶体管的发射极多晶硅区域。例如，图6示出了本发明的方法的此可选步骤，它包括在第二多晶硅层100和第二绝缘层70上淀积可选的金属层110。在优选实施例中，可选的金属层110可以是钴。如将要在本发明的后续步骤中看到的，当使用钴时，在下一步工艺(图7和8)后，最终将在剩下的第二多晶硅层100中形成二硅化钴。
经常优选二硅化钴用于此应用，因为它具有低电阻率，而且它与外基极硅化物兼容。如果忽略此可选步骤，那么图7和8中所示步骤也可忽略，而此方法进行到图9中所述的步骤。此可选步骤的作用是首先在发射极区域中形成接触，然后只在外基极区域中形成第二接触。如果忽略此可选的步骤，可以同时在发射极和外基极中形成硅化物；或者在外基极中而不在发射极中形成硅化物。
图7示出了本发明的方法的下一可选步骤，它包括低温退火。当可选的金属层110为钴时，在约550℃下实施退火。此第一退火通常可以从450℃变化到接近600℃，只要没有开始形成二硅化物相。温度范围优选从500到550℃。形成的硅化钴相通常为单硅化物(CoSi)，而对于较低的温度，可以是Co2Si和CoSi的混合。此低温退火步骤在第二多晶硅层100的上部分中形成了此可选的硅化钴层120，这使发射极多晶硅区域更有效。很重要地是，此退火工艺只在一部分第二多晶硅层100中形成硅化钴，而且硅化没有穿透到覆层40。这通常通过优化淀积的钴的量来获得，但如本领域内的技术人员所理解的，对于给定的膜厚度，也可以通过退火温度和退火工艺的时间长度来控制。此低温退火的时间和温度应该确保不会在发射极和集电极之间导致短路。
图8示出了本发明的方法的下一可选步骤，它包括选择性蚀刻可选的钴层110。除去可选钴层110的未使用的部分，直至隔离物90的水平。
图9示出了本发明的方法的下一步骤，它包括选择性蚀刻第二绝缘层170。除去第二绝缘层70，直至第一多晶硅层60的水平。
图10示出了本发明的方法的下一步骤，它包括在第一多晶硅层60和硅化钴层120、或剩下的第二多晶硅层100(如果没有实施图6-8的可选步骤的话)上保形淀积金属层130。在优选实施例中，金属层130可以是钴。本领域内的技术人员应该理解，此钴层的厚度必须大于下面多晶硅层厚度的28％，以确保硅锗界面处的完全硅化和选择性。这确保系统不是富硅环境，其中二硅化物将随后形成而且不会到达多晶硅/硅锗界面。接着进行更高温度的退火，以形成二硅化钴层。
图11示出了本发明的方法的可选步骤，它包括低温退火。当金属层130为钴时，在约550℃下实施退火以形成单硅化钴(CoSi)。此第一退火通常可以从450℃变化到接近600℃，只要没有开始形成二硅化物相。温度范围优选从500到550℃。尽管形成的硅化钴相通常为单硅化物(CoSi)，而对于较低的温度，也可以是Co2Si和CoSi的混合。此低温退火步骤在第一多晶硅层60的一部分中形成了硅化钴区域140，并在第二多晶硅层100的一部分中形成可选的硅化钴区域120(如果没有在前面图6-8中所示可选步骤中形成)。如果已经形成了硅化钴层120，形成上面硅化钴的表面氧化物通常很难除去而且足以阻止任何钴扩散，并防止在用于硅化层60的温度下进一步硅化硅化钴层120下面的多晶硅层100。如果需要进一步硅化，本领域内技术人员公知的清洁技术允许氧化物的除去和选择温度下钴的扩散。作为选择或可一并进行地是，也可以增加退火温度/时间以加强钴的扩散。
此低温退火工艺只在一部分多晶硅层100和60(如果还没有在层100中进行)中形成硅化钴。在低温下硅化并在它穿透覆层40之前停止，这是由于穿透将在基极和集电极区域之间引起短路。对于给定的膜厚度，这通常通过优化淀积的金属的量和退火工艺的时间长度来获得，如本领域内的技术人员所理解。此低温退火工艺的时间和温度应该确保不会导致与集电极区域短路。
图12示出了本发明的方法的下一步骤，它包括除去金属层130没有与多晶硅层100和60反应的部分。此除去通过本领域内技术人员公知的任何常规方法实现。
在低温退火的情况下，图13示出了本发明的方法的下一步骤，它包括更高温度的退火，以在第一多晶硅层、硅化钴区域、和覆层中形成接触(在优选实施例中，二硅化钴，CoSi2)区域150。在可选实施例中，此更高温度的退火也在一部分第二多晶硅层和可选硅化钴层中形成二硅化钴区域160。由此，此更高温度的退火步骤在晶体管的外基极和发射极中形成了二硅化钴区域150和160。此更高温度的退火可以在约600℃和800℃之间的温度下进行时间范围从约10秒到约30分钟。在优选实施例中，此更高温度的退火可以在约700℃和750℃之间的温度下进行时间范围从约20秒到约2分钟。
二硅化钴的形成不会进入例如硅锗层的半导体合金层30即硅锗层中，这是由于更高温度的退火工艺是自限制的。更高温度的退火工艺的自限制特性由此会防止例如外基极和集电极之间的电短路。如本领域内的技术人员所理解的，退火时间的长度取决于膜的厚度。此选择性源自二硅化钴中锗的溶解性。结果，由于从生长的二硅化钴颗粒中排出锗需要更多的能量，所以更难在存在锗的情况下形成二硅化物。随着退火温度和时间的恰当选择，二硅化物的生长就会很容易地进行到硅和硅锗之间的边界，并且会被存在的锗阻止。对于达到20％的锗含量，通常观察到超过100℃的增加允许大的工艺窗口。
如本领域内的技术人员所理解的，在优选实施例中，更高温度的退火的温度限制是硅锗层30中锗的分子百分含量的函数。层30中更多的锗允许更多的选择性。例如，如果硅锗层30中的锗含量为5％，那么硅化工艺将自限制在约625℃和725℃之间的温度下。当硅锗层30中锗的分子百分含量增加时，此温度的上限会升高。例如，如果硅锗层30中的锗含量为30％，那么硅化工艺将自限制在约625℃和800℃之间的温度下。也就是说，在某温度之间，将在多晶硅层100和60中而不会在硅锗层30中形成二硅化钴。此工艺也称作自限制硅化、或自限制自对准硅化。以此方式，基极-集电极短路的可能性会大大下降。此选择性也将取决于多晶硅层中的掺杂剂。在此应该注意，对于多晶硅中高浓度的砷掺杂剂，由于二硅化物的形成也被高浓度的n型掺杂剂所阻碍，所以选择性会下降。对于选择性自己，优选多晶硅是未掺杂的。根据形成掺杂剂阻碍，重掺杂硼的多晶硅代表了砷掺杂和未掺杂多晶硅之间的中间状态。如本领域内的技术人员所理解的，可以利用适当优化形成条件，在硼掺杂的、砷掺杂的、和未掺杂的多晶硅上形成硅化物。
图14为具有根据本发明的工艺制备的全硅化外基极的异质结双极晶体管的横截面图。为了制造此结构，本发明的方法还要进行包括常规后段制程步骤的步骤。这些步骤包括淀积第三绝缘层160并通过例如光刻和蚀刻的常规方法形成接触170。
在优选实施例中，用具有16到20μΩcm的电阻率的二硅化钴形成本发明的外基极区域。由此，本发明的方法和结构在外基极中允许减小的寄生电阻。此减小的寄生电阻导致了晶体管更高的最大振荡频率。在作为选择的实施例中，本发明的发射极区域的一部分同样由二硅化钴或其它材料形成，以提供与晶体管的发射极多晶硅区域的良好接触。由于在作为选择的实施例中，要在基极之前金属化发射极，所以可以优化金属化工艺以提供用于发射极中减小寄生电阻的最好条件，它还导致晶体管的更高的最大振荡频率。此电阻的减小有效增加了器件的性能。
本发明的方法的其它优点是外基极中二硅化钴的形成是自限制的，由此硅化不会进入用作器件内基极的硅锗层30。自限制硅化降低了器件基极和集电极之间短路的可能性。
尽管按照示例性实施例描述了本发明，但是本领域内的技术人员将意识到，可以通过修改并在所附权利要求的精神和范围之内实践本发明。
Claims (20)
1.一种制造结构的方法，包括：
在集电极上形成内基极；
通过预定温度下和预定时间量内的自限制硅化工艺，在所述内基极上形成全硅化外基极，所述硅化外基极的所述形成基本上停止于所述内基极处；以及
形成与所述外基极和所述集电极电绝缘的发射极，所述发射极与所述内基极电接触。
2.根据权利要求1的方法，其中所述内基极由硅锗形成。
3.根据权利要求1的方法，其中所述自限制硅化工艺包括退火单硅化钴区域和多晶硅区域，以形成二硅化钴区域。
4.根据权利要求1的方法，其中所述自限制硅化工艺包括退火钴区域和多晶硅区域，以形成二硅化钴区域。
5.根据权利要求4的方法，还包括：
在形成所述硅化钴区域之前在所述内基极上的所述多晶硅区域上形成钴层；
退火所述钴层以形成硅化钴区域；以及
除去所述钴层的未反应部分。
6.根据权利要求4的方法，其中所述二硅化钴区域形成所述外基极。
7.根据权利要求4的方法，其中所述二硅化钴区域形成所述外基极，并且在所述发射极上形成接触区域。
8.根据权利要求7的方法，其中在所述二硅化钴区域形成所述外基极之前形成所述接触区域。
9.根据权利要求7的方法，其中所述接触区域是第二二硅化钴区域，并且在相同的退火期间或在基本上相同的时间内形成所述外基极中的所述二硅化钴区域。
10.根据权利要求7的方法，其中所述预定温度在600℃和800℃之间时间范围从约10秒到约30分钟。
11.根据权利要求1的方法，还包括退火工艺，以在多晶硅区域中形成硅化钴区域，其形成所述全硅化外基极。
12.一种形成集成电路的方法，包括：
形成具有集电极、由半导体合金形成的内基极、外基极和发射极的异质结双极晶体管，其中通过在预定温度下退火预定时间量来形成所述外基极，以使二硅化钴区域形成所述外基极。
13.根据权利要求12的方法，其中所述半导体合金为硅锗。
14.根据权利要求12的方法，其中所述预定温度在650℃和725℃之间。
15.根据权利要求12的方法，其中通过退火多晶硅区域上的金属层来形成所述二硅化钴。
16.根据权利要求11的方法，其中所述硅化工艺为自限制工艺，并基本上停止于所述半导体合金层处，以防止所述外基极和所述集电极之间电短路。
17.一种器件，包括：
集电极区域，在衬底中；
内基极区域，形成于所述衬底上；
全硅化外基极区域，形成于所述内基极区域上；
发射极区域，与所述外基极和所述集电极物理隔离，而与所述内基极物理接触。
18.根据权利要求17的器件，其中所述全硅化外基极区域由二硅化钴形成。
19.根据权利要求17的器件，其中所述内基极区域由硅锗形成。
20.根据权利要求17的器件，其中所述发射极由二硅化钴形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/308,259 US7585740B2 (en) | 2006-03-14 | 2006-03-14 | Fully silicided extrinsic base transistor |
| US11/308,259 | 2006-03-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101038877A true CN101038877A (zh) | 2007-09-19 |
| CN100541741C CN100541741C (zh) | 2009-09-16 |
Family
ID=38518414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200710086007XA Expired - Fee Related CN100541741C (zh) | 2006-03-14 | 2007-03-07 | 全硅化外基极晶体管及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7585740B2 (zh) |
| CN (1) | CN100541741C (zh) |
| TW (1) | TW200742067A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103050400A (zh) * | 2011-10-11 | 2013-04-17 | Nxp股份有限公司 | 双极晶体管制造方法、双极晶体管和集成电路 |
| CN103794493A (zh) * | 2012-10-26 | 2014-05-14 | 国际商业机器公司 | 半导体器件制造方法及器件结构，硬件描述语言设计结构 |
| CN112542511A (zh) * | 2019-09-23 | 2021-03-23 | 格芯美国公司 | 具有标记层的异质结双极晶体管 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000678B (zh) * | 2012-12-12 | 2015-05-27 | 清华大学 | 外基区与集电区隔离的双极晶体管及其制备方法 |
| CN103022108B (zh) * | 2012-12-12 | 2015-07-15 | 清华大学 | 双极晶体管及其制备方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5423386A (en) * | 1977-07-22 | 1979-02-21 | Hitachi Ltd | Manufacture of semiconductor device |
| EP0881688A1 (en) * | 1997-05-30 | 1998-12-02 | STMicroelectronics S.r.l. | PNP lateral bipolar electronic device |
| JP2000252294A (ja) * | 1999-03-01 | 2000-09-14 | Nec Corp | 半導体装置及びその製造方法 |
| US6331486B1 (en) * | 2000-03-06 | 2001-12-18 | International Business Machines Corporation | Method and structure for reduction of contact resistance of metal silicides using a metal-germanium alloy |
| JP3528756B2 (ja) * | 2000-05-12 | 2004-05-24 | 松下電器産業株式会社 | 半導体装置 |
| JP2001332563A (ja) * | 2000-05-23 | 2001-11-30 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタ及びその製造方法 |
| US6555880B2 (en) * | 2001-06-07 | 2003-04-29 | International Business Machines Corporation | Self-aligned silicide process utilizing ion implants for reduced silicon consumption and control of the silicide formation temperature and structure formed thereby |
| US6492238B1 (en) * | 2001-06-22 | 2002-12-10 | International Business Machines Corporation | Bipolar transistor with raised extrinsic base fabricated in an integrated BiCMOS circuit |
| US7091099B2 (en) * | 2003-03-25 | 2006-08-15 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor and method for fabricating the same |
| US6809024B1 (en) * | 2003-05-09 | 2004-10-26 | International Business Machines Corporation | Method to fabricate high-performance NPN transistors in a BiCMOS process |
| US6979884B2 (en) * | 2003-12-04 | 2005-12-27 | International Business Machines Corporation | Bipolar transistor having self-aligned silicide and a self-aligned emitter contact border |
-
2006
- 2006-03-14 US US11/308,259 patent/US7585740B2/en not_active Expired - Fee Related
-
2007
- 2007-03-07 CN CNB200710086007XA patent/CN100541741C/zh not_active Expired - Fee Related
- 2007-03-09 TW TW096108222A patent/TW200742067A/zh unknown
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103050400A (zh) * | 2011-10-11 | 2013-04-17 | Nxp股份有限公司 | 双极晶体管制造方法、双极晶体管和集成电路 |
| CN103050400B (zh) * | 2011-10-11 | 2016-03-30 | Nxp股份有限公司 | 双极晶体管制造方法、双极晶体管和集成电路 |
| CN103794493A (zh) * | 2012-10-26 | 2014-05-14 | 国际商业机器公司 | 半导体器件制造方法及器件结构，硬件描述语言设计结构 |
| CN103794493B (zh) * | 2012-10-26 | 2017-01-04 | 国际商业机器公司 | 半导体器件制造方法及器件结构，硬件描述语言设计结构 |
| CN112542511A (zh) * | 2019-09-23 | 2021-03-23 | 格芯美国公司 | 具有标记层的异质结双极晶体管 |
| CN112542511B (zh) * | 2019-09-23 | 2024-05-14 | 格芯美国公司 | 具有标记层的异质结双极晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100541741C (zh) | 2009-09-16 |
| US7585740B2 (en) | 2009-09-08 |
| TW200742067A (en) | 2007-11-01 |
| US20070218641A1 (en) | 2007-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1225797C (zh) | 半导体器件及其制备方法 | |
| KR940010907B1 (ko) | 실리사이드구조를 갖춘 반도체장치와 그 제조방법 | |
| US7829461B2 (en) | Method for fabricating semiconductor device | |
| US8003473B2 (en) | Bipolar transistor with silicided sub-collector | |
| US20040126978A1 (en) | Self-aligned NPN transistor with raised extrinsic base | |
| JP4948785B2 (ja) | シリコン単結晶基板中に、ｍｏｓｆｅｔデバイスのための接合を形成するための方法 | |
| CN1705084A (zh) | 形成场效应晶体管的金属硅化栅极的方法 | |
| US8084786B2 (en) | Silicided base structure for high frequency transistors | |
| CN100541741C (zh) | 全硅化外基极晶体管及其制造方法 | |
| US8415762B2 (en) | Semiconductor device for performing photoelectric conversion | |
| JP4807931B2 (ja) | 狭いドーピング・プロファイルを有する高性能半導体デバイスを作成する構造および方法 | |
| JP2816122B2 (ja) | 高周波バイポーラトラジスタ構体の製造方法 | |
| US6861324B2 (en) | Method of forming a super self-aligned hetero-junction bipolar transistor | |
| KR100455829B1 (ko) | 초자기정렬 이종접합 바이폴라 소자 및 그 제조방법 | |
| CN1495911A (zh) | 用自对准硅化物工艺形成的mosfet及其制造方法 | |
| US7488663B2 (en) | Semiconductor article and method for manufacturing with reduced base resistance | |
| JPH09502053A (ja) | バイポーラトランジスタ・プロセス | |
| EP1935023B1 (en) | Semiconductor device with a bipolar transistor and method of manufacturing such a device | |
| US6255181B1 (en) | Method for fabricating MOS semiconductor device having salicide region and LDD structure | |
| US20140131772A1 (en) | Semiconductor devices with recessed base electrode | |
| US20060220112A1 (en) | Semiconductor device forming method and structure for retarding dopant-enhanced diffusion | |
| US20060267149A1 (en) | Bipolar junction transistors and method of manufacturing the same | |
| US6744080B2 (en) | Method of manufacturing a bipolar transistor of double-polysilicon, heterojunction-base type and corresponding transistor | |
| CN1528013A (zh) | 具多晶硅射极双极性晶体管的制造方法 | |
| US20240079473A1 (en) | Method for forming a transistor with a conductivity doped base structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090916 Termination date: 20190307 |