CN112542511B - 具有标记层的异质结双极晶体管 - Google Patents

具有标记层的异质结双极晶体管 Download PDF

Info

Publication number
CN112542511B
CN112542511B CN202010854747.9A CN202010854747A CN112542511B CN 112542511 B CN112542511 B CN 112542511B CN 202010854747 A CN202010854747 A CN 202010854747A CN 112542511 B CN112542511 B CN 112542511B
Authority
CN
China
Prior art keywords
emitter
region
intrinsic
layer
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010854747.9A
Other languages
English (en)
Other versions
CN112542511A (zh
Inventor
H·霍
V·贾因
J·J·派卡里克
C·奥托兰德
J·R·霍尔特
刘奇志
V·昂塔路斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lattice Core Usa Inc
Original Assignee
Lattice Core Usa Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/909,376 external-priority patent/US11217685B2/en
Application filed by Lattice Core Usa Inc filed Critical Lattice Core Usa Inc
Publication of CN112542511A publication Critical patent/CN112542511A/zh
Application granted granted Critical
Publication of CN112542511B publication Critical patent/CN112542511B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H10D62/136—Emitter regions of BJTs of heterojunction BJTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明涉及具有标记层的异质结双极晶体管。本公开涉及半导体结构，更具体地，涉及具有标记层的器件及制造方法。该器件包括：集电极区；本征基极区，其位于集电极区上方；发射极区，其包括发射极材料以及垂直地位于本征基极区和发射极材料之间的标记层；以及非本征基极区，其与本征基极区电接触。

Description

具有标记层的异质结双极晶体管
技术领域
本公开涉及半导体结构，更具体地，涉及具有标记层的器件及制造方法。
背景技术
异质结双极晶体管(HBT)是一种双极结型晶体管(BJT)，其针对发射极区和基极区或者集电极区和基极区使用不同的半导体材料，从而形成异质结。Si/SiGe HBT用于功率放大器应用，需要低集电极-基极电容(Ccb)、低基极电阻(Rb)、高截止频率(fT/fMAX)和高击穿电压(BVceo)。
在高性能Si/SiGe HBT技术中，最常见的集成方案包括在蚀刻到非本征基极层中的孔的内部形成发射极。这由于在发射极形成期间缺少用于非本征基极蚀刻的蚀刻停止层而导致用于自对准的发射极-基极结的复杂集成方案。发射极在非本征基极之前的集成架构可以解决这些问题中的一些问题，但会导致非自对准的发射极-基极结。带发射极的自对准方案首先面临许多挑战，这些挑战包括例如：由于稀疏且变化的发射极图案而导致缺乏用于发射极蚀刻的终点信号，并且用于形成将发射极与非本征基极分开的间隔物(spacer)的工艺方案复杂。而且，某些集成方案可能导致高Ccb(寄生电容)和高Rb，这是双极技术所关注的问题，因为它限制了用于改善fT/fMAX的器件缩放。
发明内容
在本公开的一方面，一种结构包括：集电极区；本征基极区，其位于所述集电极区上方；发射极区，其包括发射极材料以及垂直地位于所述本征基极区和所述发射极材料之间的标记层(marker layer)；以及非本征基极区，其与所述本征基极区电接触。
在本公开的一方面，一种结构包括：集电极区，其包括形成在用作子集电极区的衬底材料之上的第一半导体材料；本征基极区，其位于所述集电极区上方并包括不同于所述第一半导体材料的第二半导体材料；发射极区，其包括发射极材料、标记层和本征发射极材料，所述标记层包括不同于所述第二半导体材料、所述发射极材料和所述本征发射极材料的材料；以及抬升的(raised)非本征基极区，其与所述本征基极区电接触。
在本公开的一方面，一种方法包括：在衬底上形成集电极材料；在所述集电极材料上形成本征基极材料；在所述本征基极材料之上形成蚀刻标记层；在所述蚀刻标记层之上形成发射极材料；对发射极区进行图案化以至少包括所述发射极材料和所述蚀刻标记层，并在到达所述本征基极材料之前停止；在包括所述发射极材料和所述蚀刻标记层的所述发射极区周围形成侧壁；以及形成与所述本征基极区电接触的非本征基极区。
附图说明
在下面的详细描述中，借助本公开的示例性实施例的非限制性示例，参考所提到的多个附图来描述本公开。
图1示出了根据本公开的方面的除其它特征之外的具有标记层的衬底及相应的制造工艺。
图2A示出了根据本公开的方面的除其它特征之外的具有不连续标记层的发射极基座(pedestal)及相应的制造工艺。
图2B示出了根据本公开的方面的除其它特征之外的具有标记层的发射极基座及相应的制造工艺。
图3示出了根据本公开的方面的除其它特征之外的形成在发射极基座上的间隔物材料及相应的制造工艺。
图4示出了根据本公开的方面的除其它特征之外的形成在暴露的基极材料上的非本征基极及相应的制造工艺。
图5示出了根据本公开的方面的除其它特征之外的硅化物接触及相应的制造工艺。
图6示出了根据本公开的方面的形成到图5的发射极基座、非本征基极和子集电极区的接触及相应的制造工艺。
图7示出了根据本公开的其它方面的异质结双极晶体管。
具体实施方式
本公开涉及半导体结构，更具体地，涉及具有标记层的器件及制造方法。更具体地，该器件是自对准异质结双极晶体管，其利用标记层作为终点蚀刻信号，以防止过度蚀刻到异质结双极晶体管的本征基极材料中。在实施例中，标记层是对异质结双极晶体管的基极材料(以及在某些实施例中，本征发射极材料)表现出蚀刻选择性的材料。有利地，除了表现出较低的发射极电阻和较低的发射极-基极电容(Ceb)之外，本发明还提供了改进的发射极-基极结控制。
在更具体的实施例中，异质结双极晶体管包括自对准的发射极-基极结，该发射极-基极结具有垂直地位于发射极基座和本征发射极材料之间的SiGe标记层。SiGe标记层也可以水平地位于异质结双极晶体管的间隔物之间，例如发射极基座。在实施例中，标记层用于检测用来形成发射极基座的发射极多蚀刻工艺的完成。异质结双极晶体管还包括选择性生长的外延抬升的非本征基极(其具有沿着本征基极的侧壁形成的间隔物)、集电极区和外延抬升的非本征基极。
标记层可以是位于非本征基极材料下方的单晶材料或多晶材料。标记层在发射极周围(例如，发射极基座)可以是不连续的。例如，如果材料的多晶部分比单晶部分厚，则标记层在发射极边缘处可能是不连续的。此外，标记层可以是SiGe或对本征发射极材料或本征基极材料具有选择性的其它材料。例如，标记层可以是SiC或SiCP。以此方式，当对发射极基座进行图案化时，标记层将提供终点蚀刻信号，从而防止挖到(gouge)或以其它方式影响本征基极材料。以这种方式，通过利用标记层来使用终点蚀刻来形成具有发射极基座的自对准的发射极-基极NPN。
本公开的器件可以使用多种不同的工具，以多种方式来制造。然而，通常，使用方法和工具来形成具有微米和纳米级尺寸的结构。已经根据集成电路(IC)技术采用了用于制造本公开的器件的方法(即，技术)。例如，这些结构建立在晶片上，并在晶片顶部上借助光刻工艺图案化的材料膜中实现。特别地，器件的制造使用三个基本构造块：(i)在衬底上沉积材料薄膜；(ii)通过光刻成像在膜顶部上施加图案化掩模；以及(iii)对掩模有选择性地蚀刻膜。
图1示出了根据本公开的方面的除其它特征之外的具有标记层的衬底及相应的制造工艺。更具体地，图1的结构10包括由半导体材料(优选地体Si材料)构成的衬底12。衬底12可以被轻掺杂有n型掺杂剂，例如磷或砷，以限定器件的集电极区15。而且，衬底可以包括N+掺杂的子集电极区17，其中N+掺杂的子集电极区是包括As和/或P和/或Sb的非常高剂量的注入，如本领域技术人员应当理解的，因此，在此不需要进一步的解释。在任何实施例中，衬底12可以由任何合适的材料构成，包括但不限于Si(例如，单晶Si)、SiGe、SiGeC、SiC、GaAs、InAs、InP，以及其它III/V或II/VI化合物半导体。
在实施例中，衬底12可以是以绝缘体上硅技术(SOI)形成的局部体衬底。在实施例中，SOI技术包括位于半导体层顶上的绝缘体层和位于绝缘体层顶上的另一半导体层(例如，单晶Si)。绝缘体通过任何合适的工艺形成，例如注氧隔离(SIMOX)、氧化、沉积和/或其它合适的工艺。示例性绝缘体层可以是掩埋氧化物层(BOX)。可以使用晶片接合和/或其它合适的方法来制造位于绝缘体层顶上的半导体层。可以使用SOI技术形成衬底12，其中使用常规的光刻和蚀刻技术形成沟槽，然后在沟槽内沉积体衬底材料。
仍然参考图1，使用常规的光刻、蚀刻和沉积工艺在衬底12中形成浅沟槽隔离结构14。浅沟槽隔离结构14将限定器件的集电极区15。举例来说，在形成浅沟槽隔离结构14时，使形成在衬底12之上的抗蚀剂暴露于能量(光)以形成图案(开口)。将使用具有选择性化学作用的蚀刻工艺(例如反应离子蚀刻(RIE))，通过抗蚀剂的开口在衬底12中形成一个或多个沟槽。在通过氧灰化工艺或其它已知的剥离剂去除抗蚀剂之后，可以通过任何常规的沉积工艺，例如化学气相沉积(CVD)工艺，在沟槽内沉积绝缘体材料(例如，SiO2)。可以通过常规化学机械抛光(CMP)工艺去除衬底12的表面上的任何残留材料。
图1还示出了在衬底12和浅沟槽隔离结构14上的集电极材料16。集电极材料16可以是使用外延生长工艺和原位掺杂工艺形成的掺杂的n型的材料或未掺杂的材料。在实施例中，集电极材料16可以是任何半导体材料，例如Si材料，并且优选地是单晶Si材料；尽管本文中预期其它半导体材料。集电极材料16的掺杂和厚度可以针对期望的器件性能而被调制。如本领域技术人员应当理解的，集电极材料16将形成为浅沟槽隔离结构14之上的多晶材料。
图1还示出了形成在集电极材料16上的基极材料(例如，本征基极区)18。在实施例中，基极材料18是由外延材料构成的本征基极区。例如，基极材料18可以由未掺杂的半导体材料(例如SiGe材料)构成。在实施例中，半导体材料18也可以是n型掺杂的材料(用于PNP晶体管)或p型掺杂的材料(用于NPN晶体管)。如同集电极材料16一样，基极材料18可以是通过常规的外延生长工艺和可选的原位掺杂(或离子注入工艺)形成的单晶半导体材料。并且，如本领域普通技术人员应当理解的，基极材料18将作为多晶材料在浅沟槽隔离结构14上方生长。
仍参考图1，半导体材料20(例如Si)沉积在基极材料18上。在实施例中，半导体材料20是外延生长的本征发射极材料。在半导体材料20上外延生长标记层22。在标记层22上方形成发射极材料24，并在发射极材料24上沉积帽盖材料26(例如SiN)。
在实施例中，标记层22是对发射极材料24和本征发射极材料20具有蚀刻选择性的外延生长材料。例如，标记层22可以是SiGe材料；而发射极材料24和本征发射极材料20可以是Si材料。在实施例中，发射极材料24可以是通过原位生长工艺形成的砷掺杂的材料。在替代实施例中，例如，标记层14可以是SiC、SiCP或氧化物材料。另外，应当认识到，标记层22将作为多晶材料在单晶区之外生长，并且可以具有与单晶区不同的厚度。
在任何示例中，标记层22可以具有小于半导体材料18、20的厚度，并且将用作蚀刻停止检测层，以防止在用于形成发射极基座的蚀刻工艺(例如RIE)期间挖到本征基极材料18中。例如，跟踪信号(如光发射号)将用于在蚀刻工艺期间清楚地识别标记层，指示停止蚀刻工艺。因此，标记层24(例如SiGe材料)将提供可用作鲁棒终点信号的信号，以控制发射极区的蚀刻。
图2A和2B示出了除其它特征之外的发射极基座28(例如，发射极区)及相应的制造工艺。在实施例中，发射极基座28由氮化物帽盖层26、发射极材料24、标记层22和本征发射极材料20构成。发射极基座28通过蚀刻工艺形成，该蚀刻工艺去除氮化物帽盖层26、发射极材料24的一部分，并且在可选实施例中，去除标记层22的一部分，这将在下面更详细地描述。发射极基座28可以被图案化为不同的形状，例如矩形、圆形、八边形或其它形状。如图2B所示，在去除标记层22时，下伏的(underlying)本征发射极材料20将被暴露；然而，由于标记层22提供跟踪信号，指示蚀刻应优选在标记层22处停止，因此蚀刻工艺不会挖到本征基极材料18中。
图2A示出了发射极基座28和不连续标记层22；而图2B示出了从发射极基座28的外部去除的标记层22。例如，通过更详细的说明，如图2A所示，如果标记层22的多晶部分比单晶部分厚，则标记层22在发射极基座28的边缘处可能是不连续的；即，标记层22的单晶部分将在发射极基座28的边缘处被蚀刻掉，而更远的标记层22的多晶部分将保留在材料20上。这是由多晶材料和单晶材料的不同厚度导致的，例如，多晶材料比单晶材料厚。另一方面，如果多晶部分比单晶部分薄，则标记层22(例如SiGe)将在发射极基座28外部处被完全蚀刻掉，如图2B所示。
在图3中，在发射极基座28上形成间隔物材料30、32。更具体地，在发射极基座28和暴露的基极材料20之上毯覆式沉积绝缘体材料30(例如氧化物材料)。在绝缘体材料30之上沉积不同于绝缘体材料30的另一绝缘体材料32。在实施例中，绝缘体材料30是氧化物材料，绝缘体材料32是氮化物材料。在沉积绝缘体材料30、32之后，将对绝缘体材料32执行蚀刻工艺，例如各向异性蚀刻工艺，以去除位于发射极基座28顶部上方的绝缘体材料32和本征发射极材料20上方的绝缘体材料30。该蚀刻工艺将在发射极基座28的侧壁上留下绝缘体材料32，例如氮化物材料(其中标记层位于在侧壁之间)。
图4示出了形成在暴露的本征发射极材料20上的非本征基极34。更具体地，在图4中，绝缘体材料30被去除以暴露本征发射极材料20。绝缘体材料30可以通过预外延氧化物蚀刻(例如SiCoNi或化学氧化物去除(COR))来去除。在暴露的本征发射极材料20上生长半导体材料34，以形成抬升的非本征基极区。在实施例中，半导体材料34可以是Si或SiGe材料或两者的组合。在更具体的实施例中，半导体材料34是p掺杂的Si或SiGe材料。如本文已经描述的，p型掺杂剂可以是在原位生长工艺中形成的硼。这导致形成自对准的发射极-基极结，其中发射极24通过间隔物材料30、32与非本征基极层34隔开。在生长工艺之后，对半导体材料16、18、20、34执行图案化工艺，限定非本征基极并暴露用作集电极接触区的下伏的衬底材料12。
图5示出了除其它特征之外的硅化物接触38及相应的制造工艺。在硅化物工艺之前，在图案化的半导体材料16、18、20、34(例如，图案化的非本征基极区)的暴露的边缘或侧壁上形成间隔物材料36。在实施例中，间隔物材料36可以是毯覆式沉积在结构上的氮化物材料，然后执行各向异性蚀刻工艺。各向异性蚀刻工艺将在半导体材料16、18、20、34的暴露边缘上留下间隔物材料36。
如图5进一步所示，在衬底12的暴露的半导体材料(例如，与子集电极区15电接触)和非本征基极34上设置硅化物接触38。在实施例中，硅化物工艺开始于在完全形成的图案化的半导体材料之上沉积薄过渡金属层(例如镍、钴或钛)。在材料沉积之后，加热结构，以使过渡金属与暴露的硅(或本文所述的其它半导体材料)发生反应，形成低电阻的过渡金属硅化物接触38。在反应之后，通过化学蚀刻去除任何残留的过渡金属，留下硅化物接触38。
图6示出了形成到图5的发射极基座28、非本征基极34和子集电极区15(即衬底12)的接触。具体地，在结构上沉积介电材料40，然后进行光刻、蚀刻和沉积工艺(例如，金属化工艺)。例如，通过CVD工艺沉积介电材料40，然后进行光刻和蚀刻(例如RIE)工艺以在介电材料40内形成沟槽。在沟槽内沉积金属材料(例如铝或钨)以形成集电极接触42a、非本征基极接触42b和发射极区接触42c。可以通过常规的化学机械平坦化工艺从介电材料40的表面去除任何残留的金属材料。
图7示出了根据本公开的其它方面的异质结双极晶体管10a。在图7所示的异质结双极晶体管10a中，本征发射极材料20可用作标记层以停止对本征基极材料18的蚀刻工艺。例如，如本文已经指出的，本征基极材料18可以由未掺杂的半导体材料(例如SiGe材料)构成；而本征发射极材料20可以是Si材料。这样，可以消除对标记层22的需要。
可以通过片上系统(SoC)技术利用这些器件。本领域技术人员应当理解，SoC是将电子系统的所有组件集成在单个芯片或衬底上的集成电路(也称为“芯片”)。由于组件集成在单个衬底上，因此与具有等效功能的多芯片设计相比，SoC消耗的功率少得多，占用的面积也小得多。因此，SoC正成为移动计算(例如智能手机)和边缘计算市场中的主导力量。SoC也常用于嵌入式系统和物联网。
上述方法用于集成电路芯片的制造。所得到的集成电路芯片可以由制造商以原始晶片形式(即，作为具有多个未封装芯片的单个晶片)，作为裸芯或以封装形式分发。在后一种情况下，芯片以单芯片封装(例如塑料载体，其引线固定到主板或其它更高级别的载体)或多芯片封装(例如陶瓷载体，其具有表面互连和/或掩埋互连)的形式被安装。在任何情况下，芯片然后与其它芯片、分立电路元件和/或其它信号处理器件集成，作为(a)中间产品(例如主板)或(b)最终产品的一部分。最终产品可以是包括集成电路芯片的任何产品，从玩具和其它低端应用到具有显示器、键盘或其它输入设备以及中央处理器的高级计算机产品。
本公开的各种实施例的描述已经出于说明的目的给出，但并非旨在是穷举的或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域普通技术人员将是显而易见的。本文中所用术语的选择旨在最好地解释各实施例的原理、实际应用或对市场中发现的技术的技术改进，或者使本技术领域的其他普通技术人员能够理解本文公开的实施例。

Claims (18)

1.一种半导体结构，包括：
集电极区；
本征基极区，其位于所述集电极区上方；
发射极区，其包括发射极材料以及垂直地位于所述本征基极区和所述发射极材料之间的用于蚀刻停止检测的标记层；
非本征基极区，其与所述本征基极区电接触，
其中，所述标记层对所述发射极材料具有蚀刻选择性；以及
间隔物，位于所述非本征基极区、所述本征基极区和所述集电极区的侧壁上。
2.根据权利要求1所述的结构，其中所述标记层还位于所述标记层直接下方的半导体材料二者均具有蚀刻选择性。
3.根据权利要求2所述的半导体结构，其中所述标记层是SiGe材料。
4.根据权利要求2所述的半导体结构，进一步包括位于所述标记层和所述本征基极区之间的本征发射极材料。
5.根据权利要求2所述的半导体结构，其中所述标记层位于所述发射极区两侧上的间隔物之间。
6.根据权利要求2所述的半导体结构，其中所述非本征基极区是由外延生长的材料构成的抬升的基极区。
7.根据权利要求2所述的半导体结构，其中所述标记层是单晶或多晶材料。
8.根据权利要求2所述的半导体结构，其中所述标记层在所述发射极区周围不连续。
9.根据权利要求8所述的半导体结构，其中所述标记层位于由多晶材料构成的所述非本征基极区的下方。
10.根据权利要求1所述的半导体结构，进一步包括到所述发射极材料、所述非本征基极区并且通过衬底材料与所述集电极区电接触的接触。
11.一种半导体结构，包括：
集电极区，其包括形成在用作子集电极区的衬底材料之上的第一半导体材料；
本征基极区，其位于所述集电极区上方并包括不同于所述第一半导体材料的第二半导体材料；
发射极区，其包括发射极材料、用于蚀刻停止检测的标记层和本征发射极材料，其中，所述标记层垂直地位于所述发射极材料和所述本征发射极材料之间，以及所述本征发射极材料垂直地位于所述标记层与所述本征基极区之间，所述标记层对所述发射极材料具有蚀刻选择性，所述标记层包括不同于所述第二半导体材料、所述发射极材料和所述本征发射极材料的材料；
抬升的非本征基极区，其与所述本征基极区电接触；以及
间隔物，位于所述抬升的非本征基极区、所述本征基极区和所述集电极区的侧壁上。
12.根据权利要求11所述的半导体结构，其中所述标记层是对所述本征发射极材料具有蚀刻选择性的SiGe材料。
13.根据权利要求11所述的半导体结构，其中所述标记层由所述发射极区两侧上的间隔物材料横向地界定。
14.根据权利要求11所述的半导体结构，其中所述标记层是单晶或多晶材料。
15.根据权利要求11所述的半导体结构，其中所述标记层在所述发射极区周围不连续。
16.根据权利要求11所述的半导体结构，其中所述发射极区和所述本征基极区之间的发射极-基极结是自对准的。
17.根据权利要求11所述的半导体结构，其中所述第一半导体材料是Si材料，所述第二半导体材料是通过所述本征发射极材料与所述标记层隔开的SiGe材料。
18.一种用于制造半导体结构的方法，包括：
在衬底上形成集电极材料；
在所述集电极材料上形成本征基极材料；
在所述本征基极材料之上形成用于蚀刻停止检测的标记层；
在所述标记层之上形成发射极材料，其中，所述标记层对所述发射极材料具有蚀刻选择性；
对发射极区进行图案化以至少包括所述发射极材料和所述标记层，在到达所述本征基极材料之前停止；
在包括所述发射极材料和所述标记层的所述发射极区周围形成侧壁；
形成与所述本征基极材料电接触的非本征基极区；以及
在所述非本征基极区、所述本征基极材料和所述集电极材料的侧壁上形成间隔物。
CN202010854747.9A 2019-09-23 2020-08-24 具有标记层的异质结双极晶体管 Active CN112542511B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962904342P 2019-09-23 2019-09-23
US62/904342 2019-09-23
US16/909,376 US11217685B2 (en) 2019-09-23 2020-06-23 Heterojunction bipolar transistor with marker layer
US16/909376 2020-06-23

Publications (2)

Publication Number Publication Date
CN112542511A CN112542511A (zh) 2021-03-23
CN112542511B true CN112542511B (zh) 2024-05-14

Family

ID=74880001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010854747.9A Active CN112542511B (zh) 2019-09-23 2020-08-24 具有标记层的异质结双极晶体管

Country Status (1)

Country Link
CN (1) CN112542511B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6699741B1 (en) * 2002-08-16 2004-03-02 National Semiconductor Corporation Single poly bipolar transistor and method that uses a selectively epitaxially grown highly-boron-doped silicon layer as a diffusion source for an extrinsic base region
CN101038877A (zh) * 2006-03-14 2007-09-19 国际商业机器公司 全硅化外基极晶体管
CN107342223A (zh) * 2016-05-02 2017-11-10 英飞凌科技德累斯顿有限责任公司 用于制造双极结型晶体管的方法
CN108400162A (zh) * 2017-02-08 2018-08-14 格芯公司 用于改善迁移率的具有应力材料的异质接面双极晶体管

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888745B2 (en) * 2006-06-21 2011-02-15 International Business Machines Corporation Bipolar transistor with dual shallow trench isolation and low base resistance
US9111986B2 (en) * 2014-01-09 2015-08-18 International Business Machines Corporation Self-aligned emitter-base-collector bipolar junction transistors with a single crystal raised extrinsic base
US9570564B2 (en) * 2014-08-05 2017-02-14 Globalfoundries Inc. Self-aligned emitter-base bipolar junction transistor with reduced base resistance and base-collector capacitance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6699741B1 (en) * 2002-08-16 2004-03-02 National Semiconductor Corporation Single poly bipolar transistor and method that uses a selectively epitaxially grown highly-boron-doped silicon layer as a diffusion source for an extrinsic base region
CN101038877A (zh) * 2006-03-14 2007-09-19 国际商业机器公司 全硅化外基极晶体管
CN107342223A (zh) * 2016-05-02 2017-11-10 英飞凌科技德累斯顿有限责任公司 用于制造双极结型晶体管的方法
CN108400162A (zh) * 2017-02-08 2018-08-14 格芯公司 用于改善迁移率的具有应力材料的异质接面双极晶体管

Also Published As

Publication number Publication date
CN112542511A (zh) 2021-03-23

Similar Documents

Publication Publication Date Title
US8441084B2 (en) Horizontal polysilicon-germanium heterojunction bipolar transistor
US9269787B2 (en) Base profile of self-aligned bipolar transistors for power amplifier applications
CN107680966B (zh) 自对准与非自对准的异质接面双极晶体管的共同整合
TWI752599B (zh) 具有標記層的異質接面雙極電晶體及其製造方法
US11127816B2 (en) Heterojunction bipolar transistors with one or more sealed airgap
CN112786694B (zh) 栅控横向双极结/异质结晶体管
US20250006824A1 (en) Transistor with wrap-around extrinsic base
US11177347B2 (en) Heterojunction bipolar transistor
US11145725B2 (en) Heterojunction bipolar transistor
US11158722B2 (en) Transistors with lattice structure
CN112542511B (zh) 具有标记层的异质结双极晶体管
CN116031295A (zh) 具有环绕式外基极的晶体管
US11646348B2 (en) Double mesa heterojunction bipolar transistor
US11195925B2 (en) Heterojunction bipolar transistors
US11804542B2 (en) Annular bipolar transistors
US11916135B2 (en) Bipolar transistor
US11637181B2 (en) Lateral bipolar transistors with polysilicon terminals
US11855197B2 (en) Vertical bipolar transistors
US11177345B1 (en) Heterojunction bipolar transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant