DE1943300B2

DE1943300B2 - Monolithisch integrierte Halbleitervorrichtung

Info

Publication number: DE1943300B2
Application number: DE1943300A
Authority: DE
Inventors: David Poughkeepsie Dewitt; Harlan Rogene Wappingers Falls Gates; Alan La-Grangeville Platt
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1968-09-05
Filing date: 1969-08-26
Publication date: 1975-10-16
Also published as: FR2017410A1; GB1263127A; DE1943300A1; CH486127A; CA931278A; US3547716A

Description

Die vorliegende Erfindung bezieht sich auf eine monolithisch integrierte Halbleitervorrichtung mit mindestens einem in einer oberen Fläche eines Halbleiterkörpers ausgebildeten, durch einen Isolationskanal seitlich sowie nach unten ganz umschlossenen Transistor, bei der sich in einem Halbleiter-Substrat eine den Transistor nach unten gegen das Substrat isolierende Halbleiterschicht befindet, deren Leitungstyp dem des Substrats entgegengesetzt ist, und bei der auf dieser Schicht eine erste epitaktische Halbleiterschicht aufgebracht ist, deren Leitungstyp gleich dem des Substrats ist und in der eine den Transistor seitlich isolierende Zone des dem Leitungstyp des Substrats entgegengesetzten Leitungstyps erzeugt ist, die sich durch die epitaktische Schicht hindurch bis zu der den Transistor gegen das Substrat isolierenden Schicht erstreckt und mit dieser den Isolationskanal bildet.

Bei monolithisch integrierten Halbleitervorrichtungen tritt bisweilen die Notwendigkeit auf, die einzelnen Schaltungselemente innerhalb der Vorrichtung voneinander elektrisch zu isolieren. Um das Problem zu lösen, wurden bereits sogenannte Isolationsdiffusionen vorgeschlagen. Dazu wurden ein oder mehrere PN-Übergänge innerhalb des Monoliths zwischen den einzelnen Schaltungselementen angeordnet die je- ^hVnerwünschte parasitäre elektnsche Effekte mit S bringt Auch haben die PN-Übergänge im allgemeinen hohe Leckströme und zudem große Kapazita- ^n die beide unerwünschte Kopplungen zw_ISchen den Schaltungselementen sowie nach Erde erzeugen.

Fine Halbleitervorrichtung mit eine verbesserte Isolation mittels zweier entgegengesetzt gerichteter PN Übergänge aufweisenden Schaltungselementen kibereks aus der französischen Patentschrift 1 S35 920 bekannt. Auf einem Halbleiter-Substrat befindet sich eine das jeweilige Schaltungselement nach unten gegen das Substrat isolierende Halbleitersch.ch« dfren Leitungstyp dem des Substrats entgegengesetzt ist. Auf dieser Schicht ist eine ep.takt.sche Halbleiterschicht aufgebracht, deren Leitungstyp Se cn dem des Substrats ist. In dieser epitaktischen Halbleiterschicht ist eine das Scha tungselernent, wie ?B einen Transistor, seitlich isolierende Zone des Arm Leitungstyp des Substrats entgegengesetzten Lelngstypserzeugt, die sich durch die epitaktische ScVl hindurch bis zu der den Transistor gegen aas Substrat isolierenden Schicht erstreckt und mit d.eser den Isolationskanal bildet. ,„_ς,,. ,

Aus der USA.-Patentschnft 3335 341 ist eine Halbleitervorrichtung bekannt bei der sich die aus PN Übergängen bestehenden Isolationskanale durch zwei übeFeinanderliegende Teilschichten einer epitaktischen, auf das Substrat aufgebrachten Halbleiter-

schicht erstrecken. . .

' Auch dielektrische Isolationen innerhalb der integrierten Vorrichtungen wurden schon vorgeschlagen. Vereleiche ζ B. »Transactions of IEEE on Electron Devices« Januar 1965, Seiten 20 bis 24. Die dort aufgezeigte Technik hat sich jedoch als schwer durchführbar erwiesen.

Es ist die der Erfindung zugrundeliegende Aufgabe, eine monolithisch integrierte Halbleitervorrichtung anzugeben, bei der die Isolationskanale jeweils zwei entgegengesetzt gerichtete PN-Übergange gegen das sie umgebende Halbleitermaterial bilden und bei der sich gleichzeitig Transistorstrukturen mit hochdotierten extrem kapazitätarmen und als Subkollektor dienenden Halbleiterschichten verwirklichen lassen. Außerdem sollen zur Herstellung nur Ver ahrensschritte erforderlich sein, die ohnehin bei der Herstellung der Halbleitervorrichtung benützt werden

Gemäß der Erfindung wird diese Aufgabe dadurch gelöst daß sich die den Transistor bildenden Zonen in einer auf der ersten epitaktischen Schicht aufgebrachten zweiten epitaktischen Halbleiterschicht des dem Substrat entsprechenden Leitungstyps, in der ebenfalls eine der den Transistor seitlich isolierenden Zone hinsichtlich des Leitungstyps entsprechende, diese berührende und sich im wesentlichen oberhalb dieser erstreckenden Zone gebildet ist, befinden, und daß in die erste epitaktische Schicht eine hochdotierte, als Subkollektor dienende Zone des dem Substrat entsprechenden Leitungstyps derart eingebracht ist, daß diese von der den Transistor gegen das Substrat isolierenden Schicht durch Halbleitermaterial der ersten epitaktischen Schicht getrennt ist und mit der Basiszone des Transistors einen PN-Übergang bildet.

Die vorliegend beschriebene monolithisch integrierte Halbleitervorrichtung weist demgemäß einen Isolaiionskanal auf, dessen Leitfähigkeitstyp dem des Substrats entgegengesetzt ist und der somit zwischen den einzelnen Schalungselementen zwei PN-Über-

•änge bildet. Der Isolationskanal umschließt das Halbleiterelement seitlich sowie nach unten ganz Er schafft dahsr sozusagen eine abgeschlossene EIementinsel aus Halbleitermaterial innerhalb des Monolithen.

Der Subkollektor ist nicht wie bei sämtlichen anderen bekannten Strukturen in eine Zone entgegengesetzten Leitungstyps, sondern in eine Zone gleichen Leitungstyps eingebracht. Dadurch ist der Subkollektor, der ja Teil des zugehörigen Transistors ist, von dem Isolationskanal durch eine Zone getrennt, deren Leitungstyp mit dem des Substrats identisch ist. Der Subkollektor bildet bei der erfindungsgemäßen Halbleitervorrichtung also keinen isolierenden Übergang hoher Kapazität, sondern der isolierende übergang wird von der niedrigdotierten epitaktischen Schicht, in der der Subkollektor liegt, gebildet und weist deshalb eine geringe Kapazität auf.

Die Halbleitervorrichtung nach der Erfindung wird im folgenden an Hand von Ausführungsbeispielen und *° Zeichnungen näher erklärt. Es zeigt

Fig. 1 im Schnitt einen Teil einer monolithischen Halbleitersnruktur, der einen einen Transistor umgebenden Isolierkanal zeigt,

Fig. 2a bis 2e im Schnitt der Hauptschritte des Herstellungsverfahrens für die in Fig. 1 gezeigte isolierte Einheit.

Fig. 1 zeigt einen Transistor 50 als Teil einer monolithische« Halbleitervorrichtung 52. Der Transistor 50 weist die üblichen Zonen, nämlich Emitter-, Basis- und Kollektorzone auf, und hat die zugehörigen Anschlußleitungen. Um diese Einheit von den benachbarten Einheiten zu isolieren, ist der Transistor 50 vollständig von dem Isolierkanal 54 umgeben. Der Isolierkanal grenzt eine »Einheitsinsel« 56 ab. Die Herstellung des Isolierkanals bedarf keiner besonderen Verfahrensschritte, sondern kann gleichzeitig mit der Ausbildung anderer erforderlicher Zonen, im folgenden auch als Bereiche bezeichnet, im Monolithen durchgeführt werden.

In den Fig. 2a bis 2e ist ein Ausführungsbeispiel für ein Verfahren zur Erzeugung des in Fig. 1 gezeigten Isolationskanals dargestellt. Die Herstellungstechnik für mehrere integrierte Schaltungselemente, die im Ausführungsbeispiel für den Transistor 50 dargestellt werden, ist hinreichend bekannt und wird daher nur in ihren Hauptschritten erwähnt. Zur Erzeugung der gewünschten Maskierungsmuster für die Diffusion geeigneter Verunreinigungen wird die herkömmliche Photolithographie auf der isolierten Oberfläche eines Plättchens oder Substrates angewandt. In mehreren aufeinanderfolgenden Diffusionsschritten werden die räumlich voneinander getrennten Einzelteile im Monolithen ausgebildet. Die erforderliche Metallisierung für die Anschlüsse und die Verbindung der einzelnen Teile wird ebenfalls mit Hilfe der Photolithographie vorgenommen.

Die in Fig. 2 gezeigte Scheibe oder das Substrat 10 besteht: aus monokristaüinem Silicium mit N-Leitfähigkeit, welches mit einer Verunreinigung in der Größenordnung von 5 x K)¹⁴ Atomen/ccm dotiert ist. Das Substrat trägt auf seiner Oberfläche 14 einen isolierenden Überzug. Dieser wird z.B. durch eine Oxydation während 60 Minuten bei 970" C in Dampf hergestellt, wobei sich ungefähr 0,5 μηι Siliciumdioxyd auf der Oberfläche des Substrates bildet.

Im isolierenden Überzug sind Öffnungen vorgesehenem den Bereich 12 auszubilden. Die P-Diffusion

erreicht eine Oberflächenkonzentration von etwa 4 X 10¹⁹ Atomen/ccm eines geeigneten Diffusionsmittels und eine Verbindungstiefe von etwa 1 μΐη. Sie wird in einem evakuierten Gefäß vorgenommen, worin das Substrat 3 Stunden lang bei einer Temperatur von etwa 1200° C den Dämpfen von einer SUiciunipulverquelle ausgesetzt wird, die entsprechend der gewünschten Oberflächenkonzentration dotiert ist. Danach wird das Substrat während 60 Minuten bei 970° C in Dampf oxydiert und dann das Oxyd abgeätzt.

Eine Schicht 16, Fi g. 2 b, ungefähr derselben Leitfähigkeit und desselben Leitungstyps (N-) wie das Substrat 10 wird epitaktisch auf dessen Oberfläche aufgebracht. Diese Schicht hat dieselbe kristalline Orientierung wie das Substrat und enthält z.B. It)¹⁵ Fremdatome pro ecm. Die Schicht kann durch halide Reduktion oder einen ähnliche Prozeß, z.B. eine hydrogene Reduktion von SiCi₄, erreicht durch Erwärmung auf 1200° C für 10 Minuten mit einer Wachstumsraie von 0,7 μηι Minute, hergestellt werden. Danach wird das Substrat zur Bildung der nächsten Maskierungsschicht von ungefähr 0,5 μηι Dicke bei einer Temperatur von 970° C oxydiert.

In Fig. 2c ist der nächste Diffusionsschritt gezeigt, der wieder mit Hilfe der Photolithographie gesteuert wird. Die Oberfläche der gewachsenen Schicht 16 ist mit einer isolierenden Maske versehen, durch deren Öffnungen Verunreinigungen diffundiert werden, um den Bereich 18 mit gleicher Leitfähigkeit wie der Bereich 12 zu erzeugen. Diese P-Diffusion erfolgt genauso wie bei der Erzeugung des Bereichs 12 mit der Ausnahme, daß die Diffusionszeit hier 105 Minuten beträgt. Der Diffusionsschritt wird so ausgeführt, daß der Bereich 18 nach innen genügend tief vordringt, so daß ein Kontakt zwischen dem Bereich 12 und dem Bereich 18 entsteht, wie in Fig. 2c dargestellt.

Nach der oben beschriebenen Diffusion zur Erzeugung des Bereichs 18 folgt ein weiterer in Fig. 2d dargestellter Diffusionsschritt. Zunächst wird durch Oxydation während 60 Minuten in Dampf eine 0,5 μηι dicke Schicht aus Siliciumdioxyd, die als Diffusionsmaske dient, hergestellt. Darauf wird der Bereich 20 mit der Leitfähigkeit N + erzeugt, der einen sogenannten Subkollektor darstellt. Wie beschrieben, erfolgt diese Diffusion in einem evakuierten abgedichteten Gefäß, in dem das Substrat 30 Minuten lang bei einer Temperatur von 1100° C den Dämpfen einer Siliciumpulverquelle ausgesetzt werden, die entsprechend der gewünschten Konzentration, z.B. 10^:i Atome/ccm, dotiert ist.

Danach wird eine weitere epitaktische Schicht 22, Fig. 2e, auf der Oberfläche des Halbleiters abgeschieden, die N — leitfähig und mit einem Dotierungsstoff in der Größenordnung von H)¹⁵ Atomen/ccm dotiert ist. Die Herstellung ist gleich der Schicht 16. In der Schicht 22 wird der letzte Bereich 28 zur Vervollständigung des Isolierkanals für die gegebene Einheit und weitere Bereiche für die Vervollständigung der Einheit selbst einduffundiert. Hier wird wiederum durch geeignete Maskierung der N+-Bereich 24 gebildet, der so tief eindringen soll, daß er Verbindung mit dem N + -Subkollektorbereich 20 bekommt oder durch diesen hindurchreicht. Genauer gesagt, dringt der Bereich 24 in den Bereich 20 hinein durch Aus-Diffundieren der Verunreinigungen aus dem in der epitaktischen Schicht 16 gebildeten Bereich 20 in die zweite epitaktische Schicht 22.

Der Bereich 24 wird vorzugsweise hergestellt durch Diffusion von POCl₃ in einem offenen Reaktionsgerät bei 790° C während 30 Minuten und einer anschließenden 60 Minuten dauernden Oxydation in O₂ bei 1050° C, während der Kontakt zum Bereich 20 entsteht.

In einem weiteren Diffusionsschritt, der ähnlich verläuft wie die bereits beschriebenen, werden der Basisbereich 26 und der Bereich 28 ausgebildet. Die Parameter werden so gewählt, daß der Basisbereich das oben beschriebene Aus-Diffundieren des Subkollektor trifft, d.h., der Basisbereich 26 trifft mit der Diffusionsfront aus dem Bereich 20 zusammen, wodurch der Kollektor-Basis-Übergang 30 entsteht. Zweckmäßigerweise werden etwa 5 X 10¹⁹ Atome/ ecm, bei 1075° C während 75 Minuten eindiffundiert, wobei eine Schicht von etwa 1 μιη Dicke entsteht.

In einem weiteren Oxydationsschritt werden die Verunreinigungen auf die gewünschte endgültige Basis-Übergangstiefe von etwa 2 μιυ und eine Oberflächenkonzentration von etwa 1 X 10" Atomen/ccm gebracht. Diese Oxydation erfolgt bei 1150° C und

»5

30 erzeugt eine etwa 4000 A dicke Schicht aus SiO₂ an der Oberfläche des Substrats.

Wie bereits gesagt, wird der Kollektor-Reihenwiderstand wesentlich reduziert, einmal durch die besondere Anordnung und zum anderen durch die hohe Dotierung im Kollektor. Außerdem wird die Kollektorkapazität klein, da der Basis-Kollektorübergang 30 sehr klein ist.

Der letzte Schritt zur Vervollständigung des Transistors 50 ist die Ausbildung des Emitterbereiches 32 durch eine weitere Diffusion. Dieser Bereich soll eine hohe N-Leitfähigkeit, also eine Leitfähigkeit N + , aufweisen. Die Ausbildung des Emitterbereiches 32 erfolgt vorzugsweise durch Diffusion von POCl₃ bei 970° C während 30 Minuten und erzeugt eine Oberflächenkonzentration von 10²¹ Atomen/ccm und eine Diffusionstiefe von etwa 1 μιη. Eine nachfolgende oxydierende Eindiffusion erfolgt bei 970° C und erzeugt eine endgültige Diffusionstiefe von etwa 1,5 μπι.

Die Bildung des Bereichs 28 erfolgt durch Aus-Diffundieren aus dem Bereich 18. Damit ist der Isolierkanal vollständig.

Hierzu 1 Blatt Zeichnungen

Claims

Patentanspruch:

Monolithisch integrierte Halbleitervorrichtung mit mindestens einem in einer oberen Fläche eines Halbleiterkörpers ausgebildeten, durch einen Isolationskanal seitlich sowie nach unten ganz umschlossenen Transistor, bei der sich in einem Halbleiter-Substrat eine den Transistor nach unten gegen das Substrat isolierende Halbleiterschicht befindet, deren Leitungstyp dem des Substrats entgegengesetzt ist, und bei der auf dieser Schicht eine erste epitaktische Halbleiterschicht aufgebracht ist, deren Leitungstyp gleich dem des Substrats ist und in der eine den Transistor seitlich ¹S isolierende Zone des dem Leitungstyp des Substrats entgegengesetzten Leitungstyps erzeugt ist, die sich durch die epitaktische Schicht hindurch bis zu der den Transistor gegen das Substrat isolierenden Schicht erstreckt und mit dieser den Isolationskanal bildet, dadurch gekennzeichnet, daß sich die den Transistor bildenden Zonen (24, 26, 32) in einer auf der ersten epitaktischen Schicht (16) aufgebrachten zweiten epitaktischen Halbleiterschicht (22) des dem Substrat (10) entsprechenden Leitungstyps, in der ebenfalls eine der den Transistor seitlich isolierenden Zone (18) hinsichtlich des Leitungstyps entsprechende, diese berührende und sich im wesentlichen oberhalb dieser erstreckende Zone (28) gebildet ist, befinden, und daß in die erste epitaktische Schicht (16) eine hochdotierte, als Subkollektor (20) dienende Zone des dem Substrat (10) entsprechenden Leitungstyps derart eingebracht ist, daß diese von der den Transistor gegen das Substrat isolierenden Schicht (12) durch Halbleitermaterial der ersten epitaktischen Schicht (16) getrennt ist und mit der Basiszone (26) des Transistors einen PN-Übergang (30) bildet.

40