JPH0828357B2 - 多層構造の形成方法 - Google Patents

多層構造の形成方法

Info

Publication number
JPH0828357B2
JPH0828357B2 JP61096866A JP9686686A JPH0828357B2 JP H0828357 B2 JPH0828357 B2 JP H0828357B2 JP 61096866 A JP61096866 A JP 61096866A JP 9686686 A JP9686686 A JP 9686686A JP H0828357 B2 JPH0828357 B2 JP H0828357B2
Authority
JP
Japan
Prior art keywords
layer
forming
deposition
sio
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61096866A
Other languages
English (en)
Other versions
JPS62254447A (ja
Inventor
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP61096866A priority Critical patent/JPH0828357B2/ja
Priority to GB8709569A priority patent/GB2189935B/en
Priority to FR8705920A priority patent/FR2603738B1/fr
Priority to DE19873713992 priority patent/DE3713992A1/de
Publication of JPS62254447A publication Critical patent/JPS62254447A/ja
Priority to US08/116,542 priority patent/US5324536A/en
Publication of JPH0828357B2 publication Critical patent/JPH0828357B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、多層構造の形成方法に係り、特に多層構造
を形成する際の表面の平坦化技術に関する。
本発明は、たとえば半導体集積回路、光集積回路等に
おける多層配線等の多層構造の形成に適用される。
［従来技術およびその問題点］ 集積回路技術の長足の進歩により素子サイズは益々縮
小され、それに伴い素子や配線の多層化が進んでいる。
例えば、二層Al配線は、256Kビットの記憶素子より使用
されており、今後益々多層化される傾向にある。
多層構造で問題となるのは、各層の配線等によって生
じる表面の段差又は凹凸である。この段差等が大きいと
断線の原因となり、素子の歩留りや信頼性を大幅に低下
させるために、段差等を平坦化する技術は必要不可欠で
ある。
従来の平坦化技術としては、段差のある表面にリン又
はボロンを添加したSiO2のガラス層をCVD法又は塗布に
よって形成し、熱によるガラスの流動現象を利用して表
面を平坦化する方法がある。しかしながら、この方法は
高温処理を行うために、配線等の材料が限られるという
問題点を有していた。
また、その他の平坦化技術も工程の複雑化や工程数の
増加を招来するという問題点を有していた。
［問題点を解決するための手段］ 本発明の目的は、上記従来の問題点を解決するととも
に、工程を大幅に簡略化する多層構造の形成方法を提供
することにある。
本発明による多層構造の形成方法は、 低い部分と高い部分を有する堆積面を平坦化する多層
構造の形成方法において、前記堆積面の前記低い部分の
底面をSi3N4で、前記高い部分の表面をSiO2で形成し、
該Si3N4とSiO2の、結晶性を有する堆積材料に対する核
形成密度の差を利用して、前記堆積面の前記低い部分に
のみに、前記結晶性を有する堆積材料を堆積して平坦化
を行なうことを特徴とする。
［作用説明等］ このように、堆積面材料の種類による堆積材料の核形
成密度の差を利用して選択的に堆積材料を堆積させると
いう選択堆積法を用いることによって、工程数を増加さ
せることなく、また工程を複雑化することもなく、容易
に平坦化を達成することができ、歩留りおよび信頼性の
高い多層構造を簡略な工程で形成することができる。
まず、基板上に選択的に堆積膜を形成する選択堆積法
について述べる。選択堆積法とは、表面エネルギ、付着
係数、脱離係数、表面拡散速度等という薄膜形成過程で
の核形成を左右する因子の材料間での差を利用して、基
板上に選択的に薄膜を形成する方法である。
第４図（Ａ）および（Ｂ）は選択堆積法の説明図であ
る。まず同図（Ａ）に示すように、基板１上に、基板１
と上記因子の異なる材料から成る薄膜２を所望部分に形
成する。そして、適当な堆積条件によって適当な材料か
ら成る薄膜の堆積を行うと、薄膜３は薄膜２上にのみ成
長し、基板１上には成長しないという現象を生じさせる
ことができる。この現象を利用することで、自己整合的
に成形された薄膜３を成長させることができ、従来のよ
うなレジストを用いたリソグラフィ工程の省略が可能と
なる。
このような選択堆積を行うことができる材料として
は、たとえば基板１としてSiO2、薄膜２としてSi3N4、
金属、金属シリサイド又は多結晶Si等、そして堆積させ
る薄膜３としてSiがある。一例としてSiO2とSi3N4との
場合を次に示す。
第５図は、SiO2の堆積面とSi3N4の堆積面との核形成
密度の経時変化を示すグラフである。
同グラフが示すように、堆積を開始して間もなくSiO2
上での核形成密度は103cm-2以下で飽和し、20分後でも
その値はほとんど変化しない。
それに対してSi3N4上では、〜４×105cm-2で一旦飽和
し、それから10分ほど変化しないが、それ以降は急激に
増大する。なお、この測定例では、SiCl4ガスをH2ガス
で希釈し、圧力175Torr、温度1000℃の条件下でCVD法に
より堆積した場合を示している。
この場合、SiO2上の核形成はほとんど問題とならない
が、反応ガス中にHClガスを添加することで、SiO2上で
の核形成を更に抑制し、SiO2上でのSiの堆積を皆無にす
ることができる。
このように堆積面の材料としてSiO2およびSi3N4を選
択し、堆積材料としてシリコンを選択すれば、同グラフ
に示すように十分に大きな核形成密度差を得ることがで
き、Si3N4を所望形状にパターニングしておけば、Si3N4
上にのみ自己整合的に多結晶Si膜を堆積することができ
る。
なお、核形成密度の差は、同グラフに示されるように
核の密度で103倍以上とすることで、堆積膜の十分な選
択形成を行なうことができる。
［実施例］ 以下、本発明の実施例を図面に基づいて詳細に説明す
る。
第１図（Ａ）〜（Ｃ）は、本発明による多層構造形成
方法の一実施例における平坦化工程図、第２図（Ａ）お
よび（Ｂ）は、本発明の他の実施例における部分的な平
坦化工程図である。
同図（Ａ）において、まず、素子等が形成されたSi基
板11上に、CVD法、光CVD法やECR（Electron cycrotron
resonance）法によってSi3N4層12を堆積し、これを絶縁
層とする。その上にAl、Ｗ、Mo等の金属又はSiと金属と
の化合物であるシリサイド（たとえば、WSi2）等を配線
材料13としてCVD法、スパッタリング法、電子ビーム蒸
着法等を用いて形成する。更に、その上にCVD法によっ
て、又は配線材料13がシリサイドであればその酸化によ
って、SiO2層14を形成する。
次に、同図（Ｂ）に示すように、リソグラフィ技術に
よって配線材料13およびSiO2層14をパターニングし、配
線パターン以外の部分にはSi3N4層12を露出させる。
次に、同図（Ｃ）に示すように、上記選択堆積法の条
件で多結晶Si層15をSi3N4層12上だけに選択的に堆積さ
せる。すなわち、多結晶Si層15はSi3N4層12の表面から
成長し、SiO2層14上からは全く成長しない。こうして堆
積時間を調整することで多結晶Si層15をSiO2層14の上部
まで堆積させることができ、容易に表面の平坦化を達成
することができる。
ここでの配線材料13の抵抗率は〜10-4Ω−cm程度であ
り、不純物が添加されていない多結晶Si層15の抵抗率は
103Ω−cmであるから、配線材料13から多結晶Si層15へ
の電流は無視することができ、配線材料13は電気的に絶
縁されていると言える。
しかし、更に完全な絶縁を望む場合には、第２図
（Ａ）に示すように、まずパターニングされた配線材料
13およびSiO2層14上にCVD法、光CVD法、ECR法等によっ
てSiO2を堆積させ、異方性の反応性イオンエッチング
（RIE）により配線材料13の側壁のみにSiO2層16を残存
させる。続いて、上記実施例と同様の堆積条件によって
多結晶Si層15を堆積させ、同図（Ｂ）に示すような表面
の平坦化を達成する。この場合は、配線材料13がSiO2層
16および高抵抗の多結晶Si層15によって分離されている
ために、より完全な絶縁を達成することができる。ま
た、配線材料13にドーピングされた低抵抗の多結晶Siを
使用できる。
なお、ここではSiH2Cl2とH2、HClの混合ガスを用い、
基板温度700℃、圧力〜170Torrの堆積条件で、CVD法に
より多結晶Si層15を選択性良く堆積させた。
第３図（Ａ）〜（Ｄ）は、本発明の一実施例を利用し
た参考例を説明するための多層化工程図である。
同図（Ａ）において、第１図（Ｃ）に示す平坦な表面
上に、SiO2の層間絶縁層17を常圧CVD法によって堆積さ
せる。下地が平坦であるために、層間絶縁層17の表面も
自動的に平坦となる。
次に、第３図（Ｂ）に示すように、反応性イオンエッ
チングによって所望箇所の層間絶縁層17およびSiO2層14
をエッチング除去してコンタクトホール18を形成する。
したがって、コンタクトホール18の底部には、金属、金
属シリサイド又は多結晶Si等の配線材料13が表出してい
る。
これらの配線材料は、上述したようにSiO2に比べて十
分高い各形成密度を有しているために、Siを含むガス
（SiCl4、SiH2Cl2、SiH4、SiHCl3）を用いたCVD法によ
って、コンタクトホール18内のみに多結晶Si層19を選択
的に堆積することができる［同図（Ｃ）］。
ただし、多結晶Si層19の抵抗を下げるには、通常行わ
れているように、堆積時にPH3ガスを混入させるか、リ
ン又はボロンをイオン注入するか、或はPOCl3と酸素に
よるリンガラスを堆積させる。これによって数十Ω／□
のシート抵抗を得ることができる。
次に、層間絶縁層17および多結晶Si層19上に配線材料
20を堆積させパターニングすることで、層間接続された
二層目の配線を形成することができる。その際、コンタ
クトホール18内の多結晶Si層19を層間絶縁層17の上部ま
で堆積させておくことで、配線材料20を平坦な表面に形
成することができ、理想的な多層配線構造を得ることが
できる。
更に、第１図および第２図に示す平坦化工程と、第３
図に示す多層化工程を繰返すことによって、多層配線構
造を容易に形成することができる。
このように、選択堆積法を利用することによって、配
線材料13の間の凹部やコンタクトホール18の凹部等を選
択的に埋めることができ、表面の平坦化を容易に達成す
ることができる。
なお、上記実施例では多層配線構造の場合を示した
が、これに限定されるものではなく、素子および配線等
による段差又は凹凸を有する表面上に積層する場合であ
っても本発明を適用できることは当然である。
［発明の効果］ 以上詳細に説明したように、本発明による多層構造の
形成方法は、堆積面材料の種類による堆積材料の核形成
密度の差を利用して選択的に堆積材料を堆積させるとい
う選択堆積法を用いることによって、工程数を増加させ
ることなく、また工程を複雑化することもなく、容易に
平坦化を達成することができる。したがって、断線等も
なく、歩留りおよび信頼性の高い多層構造を簡略に形成
することができる。
【図面の簡単な説明】
第１図（Ａ）〜（Ｃ）は、本発明による多層構造形成方
法の一実施例における平坦化工程図、 第２図（Ａ）および（Ｂ）は、本発明の他の実施例にお
ける部分的な平坦化工程図、 第３図（Ａ）〜（Ｄ）は、本発明の一実施例を利用した
参考例を説明するための多層化工程図である。 第４図（Ａ）および（Ｂ）は選択堆積法の説明図、 第５図は、SiO2の堆積面とSi3N4の堆積面との核形成密
度の経時変化を示すグラフである。 11……基板 12……Si3N4層 13、20……配線材料 14……SiO2層 15……多結晶Si層 16……SiO2層 17……層間絶縁層 18……コンタクトホール 19……多結晶Si層

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】低い部分と高い部分を有する堆積面を平坦
    化する多層構造の形成方法において、前記堆積面の前記
    低い部分の底面をSi3N4で、前記高い部分の表面をSiO2
    で形成し、該Si3N4とSiO2の、結晶性を有する堆積材料
    に対する核形成密度の差を利用して、前記堆積面の前記
    低い部分にのみに、前記結晶性を有する堆積材料を堆積
    して平坦化を行なうことを特徴とする多層構造の形成方
    法。
  2. 【請求項２】前記結晶性を有する堆積材料は、多結晶シ
    リコンである特許請求の範囲第１項に記載の多層構造の
    形成方法。
  3. 【請求項３】前記結晶性を有する堆積材料は、絶縁層と
    して形成される特許請求の範囲第１項又は第２項に記載
    の多層構造の形成方法。
  4. 【請求項４】前記結晶性を有する堆積材料は、配線材料
    として形成される特許請求の範囲第１項又は第２項に記
    載の多層構造の形成方法。
  5. 【請求項５】前記多結晶シリコンは、不純物を含有する
    特許請求の範囲第２項に記載の多層構造の形成方法。
  6. 【請求項６】前記不純物は、燐又はボロンである特許請
    求の範囲第５項に記載の多層構造の形成方法。
  7. 【請求項７】前記多結晶シリコンは、不純物を含有しな
    い多結晶シリコンである特許請求の範囲第２項に記載の
    多層構造の形成方法。
JP61096866A 1986-04-28 1986-04-28 多層構造の形成方法 Expired - Fee Related JPH0828357B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP61096866A JPH0828357B2 (ja) 1986-04-28 1986-04-28 多層構造の形成方法
GB8709569A GB2189935B (en) 1986-04-28 1987-04-23 Method of forming a structure having layers
FR8705920A FR2603738B1 (fr) 1986-04-28 1987-04-27 Procede de formation d'une structure multicouche pour le cablage dans des domaines electronique ou optique
DE19873713992 DE3713992A1 (de) 1986-04-28 1987-04-27 Verfahren zur bildung einer mehrschichtenstruktur
US08/116,542 US5324536A (en) 1986-04-28 1993-09-07 Method of forming a multilayered structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61096866A JPH0828357B2 (ja) 1986-04-28 1986-04-28 多層構造の形成方法

Publications (2)

Publication Number Publication Date
JPS62254447A JPS62254447A (ja) 1987-11-06
JPH0828357B2 true JPH0828357B2 (ja) 1996-03-21

Family

ID=14176361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61096866A Expired - Fee Related JPH0828357B2 (ja) 1986-04-28 1986-04-28 多層構造の形成方法

Country Status (4)

Country Link
JP (1) JPH0828357B2 (ja)
DE (1) DE3713992A1 (ja)
FR (1) FR2603738B1 (ja)
GB (1) GB2189935B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0307109A1 (en) * 1987-08-24 1989-03-15 Canon Kabushiki Kaisha Method for forming semiconductor crystal and semiconductor crystal article obtained by said method
GB2216336A (en) * 1988-03-30 1989-10-04 Philips Nv Forming insulating layers on substrates
US5593919A (en) * 1995-09-05 1997-01-14 Motorola Inc. Process for forming a semiconductor device including conductive members

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1229093B (de) * 1963-01-23 1966-11-24 Basf Ag Verfahren zur Herstellung von Hexahydropyrimidinderivaten
US3403439A (en) * 1966-04-29 1968-10-01 Texas Instruments Inc Electrical isolation of circuit components of monolithic integrated circuits
CH490515A (de) * 1967-11-22 1970-05-15 Battelle Development Corp Verfahren zur Erzeugung von kristallinen Abscheidungen in Form eines Musters auf einer elektrisch isolierenden amorphen, poly- oder einkristallinen Unterlage
JPS4948286A (ja) * 1972-09-08 1974-05-10
JPS58200557A (ja) * 1982-05-18 1983-11-22 Nec Corp 多層配線の形成方法
JPS628543A (ja) * 1985-07-05 1987-01-16 Fujitsu Ltd 燐珪酸ガラスの選択成長方法
GB2183090B (en) * 1985-10-07 1989-09-13 Canon Kk Method for selective formation of deposited film

Also Published As

Publication number Publication date
GB2189935A (en) 1987-11-04
FR2603738A1 (fr) 1988-03-11
JPS62254447A (ja) 1987-11-06
DE3713992C2 (ja) 1990-10-18
GB2189935B (en) 1990-03-14
FR2603738B1 (fr) 1990-09-07
DE3713992A1 (de) 1987-10-29
GB8709569D0 (en) 1987-05-28

Similar Documents

Publication Publication Date Title
US5319247A (en) Semiconductor device having an interlayer insulating film of high crack resistance
EP0524818B1 (en) Multi-layer wiring structure in a semiconductor device and method of manufacturing the same
US4866009A (en) Multilayer wiring technique for a semiconductor device
JP2005527098A (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
JPH0828357B2 (ja) 多層構造の形成方法
KR960009091B1 (ko) 평탄한 전기적 상호 접속 구조체 제조방법
JPH0577290B2 (ja)
US5066605A (en) Process of producing monolithically integrated multifunction circuit arrangements
JP2828439B2 (ja) 半導体素子のプラグ形成方法
US5324536A (en) Method of forming a multilayered structure
JP3206943B2 (ja) Ｓｏｉ基板の製法および半導体装置
JPH0330992B2 (ja)
JP2621287B2 (ja) 多層配線層の形成方法
JPH0744218B2 (ja) 半導体装置およびその製造方法
JP2908200B2 (ja) 半導体装置の製造方法
JP2586705B2 (ja) 半導体装置およびその製造方法
JP2894764B2 (ja) 半導体装置の製造方法
JP3279737B2 (ja) 半導体素子の製造方法
JP2998444B2 (ja) 半導体集積回路装置の製造方法
JPH0661228A (ja) 半導体装置及びその製造方法
KR100522420B1 (ko) 도핑효율을 증대시킨 엠피에스 구조의 캐패시터 제조 방법
JPH0262951B2 (ja)
JP3206944B2 (ja) 半導体装置
JPH04127425A (ja) 半導体集積回路の製造方法
JP2830295B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees