DE7137787U - Halbleiteranordnung - Google Patents
HalbleiteranordnungInfo
- Publication number
- DE7137787U DE7137787U DE19717137787U DE7137787U DE7137787U DE 7137787 U DE7137787 U DE 7137787U DE 19717137787 U DE19717137787 U DE 19717137787U DE 7137787 U DE7137787 U DE 7137787U DE 7137787 U DE7137787 U DE 7137787U
- Authority
- DE
- Germany
- Prior art keywords
- zone
- plug
- opening
- carrier
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 230000007704 transition Effects 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims 3
- 238000011109 contamination Methods 0.000 claims 2
- 206010011878 Deafness Diseases 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 239000002210 silicon-based material Substances 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 description 18
- 239000000377 silicon dioxide Substances 0.000 description 18
- 238000009792 diffusion process Methods 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000001556 precipitation Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 231100000572 poisoning Toxicity 0.000 description 3
- 230000000607 poisoning effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 231100000765 toxin Toxicity 0.000 description 3
- 239000003053 toxin Substances 0.000 description 3
- 108700012359 toxins Proteins 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000000637 aluminium metallisation Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003599 detergent Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 231100000614 poison Toxicity 0.000 description 1
- 239000002574 poison Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/026—Deposition thru hole in mask
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/113—Nitrides of boron or aluminum or gallium
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/114—Nitrides of silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/122—Polycrystalline
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/923—Diffusion through a layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
| PATENTANWÄLTE DIPL.-ING. LEO FLEUCHAUS DR.-ING. HANS LEYH |
München 7t, Melchioretr. 42 |
18.10.1971 | |
| Unser Zeichen: | M 235P/C-642/3 | ||
| G 71 37 737.2 | Motorola, | i 11C . | |
| 9401 West | Grand Avenue | ||
| Franklin | Park, Illinois | ||
| V.St.A | |||
| Halbleiteranordnung | |||
aus Halbleitermaterial einer ersten Leitfähigkeit und mit einer
ersten Oberfläche.
Bei einem sogenannten "Aus^asch^-Eraitteraufbau ist die Herstellung
des Fensters für die Emitterdiffusion sehr wesentlich. Diese öffnung
ist normalerweise sehr klein, z.B. etwa 0,0025 mm oder kleiner, da sonst diese Techni1' nicht angewandt werden würde. Nach der Herstellung
dieser Öf_-^ng wird die eigentliche Emitterdiffusion durchgeführt,
wobei eine kleine Menge eines Oxydes anwächst, das die Emitteröffnung abdeckt. Die Dicke dieser Oxydschicht liegt gewöhnlich
im Bereich von 100 bis 500 Angström, in jedem Fall jedoch unter 1000 Angström. Nach der Diffusion werden unter Anwendung
üblicher Techniken Fenster für den Basiskontakt hergestellt. Dann erfolgt das Auswaschen des Emitter-Oxydes. Das heißt, das gesamte
Lh/fi Plättchen
TTTS
M235P/G-642/3
Plättchen wird in ein Ätzmittel eingetaucht ohne irgendeine photolithographische- oder Maskentechnik, um die kleine Menge
an Oxyd zu entfernen, Sie sich während der Diffusion im Emitterfenster gebildet hat. Nach diesem Auswaschen wird in üblicher
Weise eine Metallschicht auf das Plättchen aufgebracht, um die Kontakte zu bilden.
Bei hochfrequenten Transistoren ist es ferner oft erwünscht,
den Emitterbereich in möglichst viele schmale fingerartige Teile zu unterteilen. Die optimale Breite dieser Finger liegt oft bei
der schmälsten Linienbreite, die durch Photomasken hergestellt
v/erden kann. Öffnungen für ohir.sche Anschlüsse sind hierbei nicht
vorgesehen. Während der Emitterdiffusion wird ein Oxydwachstum
über der Emitteröffnung verhindert, eine kleine Menge an Oxyd bildet sich jedoch trotzdem in diesem Bereich während der Emitterdiffusion.
Dieses Oxyd wird durch ein kurzes Eintauchen in ein iitzj mittel ausgewaschen, das Fluorwasserstoffsäure enthält. Während
■ dieses Vorganges wird nur die seitliche Diffusion des Emitter- ·· aberganges unter dem Oxyd der Maske benutzt, um eine übergangs-
\ passivierung zu gewährleisten.. Da die Emitterdiffusion 2500 Angström
tief ist, ist dieses seitliche Eindringen gewöhnlich sehr gering und
die Ausbeute guter Übergänge sehr niedrig. Ferner wird ein solcher
übergang durch die Reaktion von Aluminium und Silizium bei relativ
; niedriger Temperatur leicht erodiert, wenn eine Aluminium-Metallisierung
benutzt wird. Da ein derartiger Hochfrequenztransistor bis
zu 100 oder mehr solcher paralleler Emitter-Finger aufweist, ist die Herstellung solcher Geräte nach den bisher bekannten Methoden
sehr schwierig.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Halbleiteranordnung
zu schaffen, die verbesserte Kontakte,insbesondere einen ; selbstabaleichenden Emitterkontakt aufweist, sowie ein Verfahren
j zur Herstellung derartiger Halbleiteranordnungen sowie zum Passivieren des Basis-Emitter-Überganges eines kleinen Transistors anzugeben
.
- 2 - Erfindungsgemäß
Erfindungsgemäß wird dies bei der eingangs genannten Halbleiteranordnung
erreicht durch eine auf der Oberfläche des Trägers ausgebildete Maske mit eher öffnung, in der ein Stopfen aus
einem Ein-Kristall angeordnet ist, der diese Oberfläche berührt,
ferner durch eine in dem Träger unter dem Stopfen ausgebildete Zone entgegengesetzter Leitfähigkeit, die einen übergang mit
dem Träger aufweist, der sich zu dieser Oberfläche erstreckt.
Eine beispielsweise Ausführungsform der Erfindung wird nachfolgend
anhand der Zeichnung im einzelnen erläutert, in der
Fig. 1 die Bildung der Basis in bekannter Weise zeigt.
Fig. 2 zeigt die Bildung einer Silicium-Nitridschicht, die als
Ätzsperre dient, sowie einer relativ dicken auf der ersteren ausgebildeten Silicium-Dioxydschicht.
Fig. 3 zeigt die Herstellung der Emitteröffnung und die Bildung
des Ein-Kristall-Silicium-Elementes.
Fig. 4 zeigt das Anbringen einer Metallschicht in dem Ein-Kristall-Element.
Fig. 1 zeigt einen Träger 10 aus Halbleitermaterial eines Leitfähigkeitstyps
z.B. vom Typ V, mit wenigstens einer oberen Oberfläche 12, auf der eine als Maske dienende Schicht 14 mit einer
- 3 - Öffnung
I235P/C—642/3
Öffnung 16 in bekannter Weise ausgebildet ist. Da der TrSger IO
P Leitfähigkeit haben soll, wird ζ,3. Phosphor durch die Öffnung
16 in bekannter Weise eindiffundiert, um eine Zone 18 mit TT Leitfähigkeit
zu bilden, die einen PM Übergang 20 mit einer1. Rand 21
bildet, der die Oberfläche 12 unter der Silizium-Dioxydschicht schneidet. Der Träger 10 kann das Ausgangsmaterial sein, das normalerweise
bei der Herstellung von Kalbleitererzeugnissen verwendet
wird, oder er kann eine epitaxial gebildete Schicht sein, die bei der Bildung integrierter Schaltungen oder einzelner Elemente
verwendet wird.
Die eindiffundierte Zone 18 stellt insbesondere die Basis eines
Transistors dar, allgemein jedoch ist es eine eindiffundierte Zone
einer ersten Leitfähigkeit in einem Halbieiterträger entgegengesetzter
Leitfähigkeit.
Die Silizium-Dioxydschicht 14 wird durch bekannte Ätztechniken entfernt
und es wird eine neue Passivierungsschicht 22 aus Silizii "n-Dioxyd
oder einem anderen äquivalenten Material gebildet, wie Fig. 2 zeigt. Die Silizium-Dioxydschicht 22 überdeckt die gesamte Oberfläche
12 des Trägers 10 einschließlich der Zone 18. Die Schicht 22 kann neu gebildet werden und die Schicht 14 ersetzen oder sie
kann die Silizium-Dioxydschicht mit einschließen, die bei der Basisdiffusion gebildet wurde. Auf der Schicht 22 wird eine Fitridschicht
24 mit einer Dicke von etwa 1000 Angström gebildet. Auf der letzteren wird dann eine relativ dicke Schicht 26 aus Silizium-Dioxyd
hergestellt. Vorzugsweise liegt die Dicke dieser cchicht
bei etwa 1 Mikron oder dergleichen. Diese relativ dicke Schicht aus Silizium-Dioxyd ist für die Differenz-Ätzung erforderlich.
Die Ätzung setzt sich hierbei durch die Siliziuir-Dioxydschicht fort,
hält jedoch an der unter dieser liegenden Silizium-Nitridschicht an.
Auf der dicken Silizium-Dioxydschicht 26 wird dann eine Maske 28 mit einer Öffnung 30 gebildet, die im Abstand über der Basis-Zone
iS liegt. Unter Anwendung üblicher *tzmethoden wird in der Silizium-Dioxydschicht
26, der Silizium-Nitrid-Schicht 24 und in der unteren ^iliziup-Dioxydschicht 22 eine öffnung hergestellt, durch die ein
- 4 - oberer Teil
oberer Teil 32 der Zone 18 freigelegt wird. vTi-5 Fig. 3 zeigt, fluchtet der Teil 32 r.it der Öffnung 30. Wegen
der Dicke der Schichten 24 und 26 erh?.lt man bei den üblichen
photolithographischen -'ethoden eine öffnung rät geneitften Seiten,
v'ie Fig. 3 erkennen lä*Vt. ^Tach der Bildung dieser Jffnung ir. den
beiden Schichten 2 4 und 26 bis herab zum Träger 10 wird das Plättchen
in einen epitaxialen Reaktor gebracht und es wird bei niedriger Temperatur ein epitaxiaier Stopfen 34 gezüchtet. Dieser
Stopfen hat eine Höhe oder Dicke, die etwas kleiner ist als die Gesairtdicke der drei Schichten 22, 24 und 26, wie durch den Absatz
36 zwischen der Oberfläche 38 des Stopfens 34 und der Oberfläche 40 der Silizium-Dioxydschicht 26 angedeutet ist. Der aus
einerr: Ein-Kristall bestehende Silizium-Stopfen 34 wird kohärent
in engem Kontakt und integral rr.it der Oberfläche 32 der Zone 13
und in gleicher Weise bis knapp unter die Oberfläche 40 der Siliziuiti-Dioxydschicht gebildet. Die polykristalline Siliziumschicht
auf der Oberfläche 40 hat eine inkohärente Kristallstruktur und bildet ke":ne integrale enge Verbindung mit der Oberfläche 40.
Das Anhalten de^ kohärenten Wachstums des Stopfens 34 unterhalb
der Oberfläche 40 ist erforderlich, damit die polykristalline Siliziumschicht die auf der Oberfläche 40 liegt, keine kohärente
Schicht bildet. Da das Verfahren, das heißt der Niederschlag bei niedriger Temperatur gesteuert wird, sind die Niederschlagsgeschwindigkeiten
bekannt, so daß der Niederschlag angehalten werden kann, ehe der Stopfen 34 die Oberfläche 40 erreicht.
Der gesamte Aufbau wird nun in ein Oxyd-Ätzmittel wie z.B. eine Fluor-Wasserstoffsäure-Lösung eingetaucht. Das Ätzmittel dringt in
die inkohärente polykristalline Schicht auf der Oberfläche 40 ein und greift die dicke Silizium-Dioxydschicht 26 darunter an und entfernt
diese. Zugleich wird hiermit die inkohärente polykristalline Siliziumschicht, die auf der Schicht 26 liegt, entfernt. Wenn das
Ätzmittel die Silizium-Dioxydschicht 26 unter der polykristallinen
Siliziumschicht vollständig entfernt hat, trifft es auf die Silizium-Nitrid-Schicht 22 bei der es unwirksam ist, v/odurch die
- 5 - .'Ätzwirkuna
M235P/G-642/3
: .-tzwirkung angehalten wird.
In Fig. 4 ist der dabei entstehende Aufbau einschließlich des Trägers
IO und der Zone 18 gezeigt. In der letzteren wird eine Emitterzone
4 4 gebildet, und zwar durch Diffusion durch den Stopfen 34 hindurch, wobei diese Zone 44 einen Übergang 46 hat» der sich zur
Oberfläche 12 erstreckt. Eine Oberflächenpassivierung wird durch
die Siliziura-Dioxydschicht 22 und die "Llizium-Nitridschicht 2 4
erreicht. Zu keinem Zeitpunkt nach der Bildung des Basis-Emitter-Überganges
46 liegt dieser Übergang frei, so daß er keiner möglichen Vergiftungsquelle ausgesetzt ist. Während seiner Bildung
befindet sich der Ein-Kristall-Stopfen 34 bereits an Ort und Stelle,
so daß keine Vergiftungsquelle vorhanden ist, durch die Giftstoffe in die Emitterzone eingeführt werden könnten. Die Silizium-Nitridschicht
2 4 deckt die Basiszone gegen die Emitter-Diffusion ab. Nach der Emitter-Diffusion wird durch die Schichten 24 und 22 hindurch
unter Anwendung üblicher photolithographischer Methoden eine Öffnung 50 für die Ausbildung des Basis-Kontaktes hergestellt. Ferner
wird auf der gesamten Oberfläche ein Metall aufgebracht und selektiv wieder entfernt, wobei ein Emitter-Kontakt 52 und ein Basis-Kontakt
54 zurückbleiben. Der Kollektorkontakt kann in geeigneter Weise an der Rückseite der Anordnung bei einem Einzelelement ausgebildet
werden, oder er kann an der oberen Fläche der Anordnung ähnlich dem Basiskontakt angebracht werden, wenn es sich um einen
integrierten Schaltkreis handelt. Die Silizium-Nitrid-Schicht auf der Oberfläche der Anordnung gibt einen erhöhten Schutz gegen
ionische Vergiftungen, da das Nitrid hitzebeständiger ist als Silizium-Dioxyd und einen viel niedrigeren Diffusionskoeffizienten
für Natrium, Lithium und andere Giftstoffe hat. Es braucht nicht entfernt werden und es ist sogar vorteilhaft, es auf der Oberfläche
der Anordnung beizubehalten.
Bei dem vorstehend beschriebenen Beispiel wird ein Ein-Kristall-Siliziun-^.lement
verwendet, wobei zuerst die Emitter-Zone eines Transistors gebildet und dann angeschlossen wird, das Verfahren
ist jedoch auch anwendbar, um eine Zone einer ersten Leitfähigkeit in einer bereits vorhandenen Zone entgegengesetzter Leit-
- 6 - fähigkeit
Γ"hirV'it ZM ',il-j^n und danach r'isn Übergang zwischen den beiden
Zonen zn scV'tzen. v.:ir.G spezifische /"nwenduna der Erfindung liegt
ϊ-η Aufbau und ir. -'er Herstellung von Hochf reqnonztransistoren,
bei denen es wichtig ist, Me Emitter-Zone in möglichst viele
schmale fingerförmirjG zonen zu unterteilen. Die ootimale Breite
dieser ^incer entspricht gewöhnlich der kleinsten Linienbreite,
die durch Photo-Maskentochnik hergestellt warden kann. Eine
ohmsche öffnung ist nicht vorgesehen. Das '/achsen des Monokristallinen
Siliziums über der Eritteröffnung und die nachfolgende
selektive Entfernung der relativ dicken Oxydschicht, wobei der
Emitterbereich ^urch das ^in-Kristall-Silizium-Element abgedeckt
bleibt, führt zu einer Selbstausrichtung des Ein-Kristall-Siliziumstoo.fens
über den Emitter-Fenster. Durch eine nachfolgende Diffusion
durch den Eir.-Kristall-Stoofen hindurch wird die Emitterzone innerhalb
der unter dem Stopfen liegenden Basiszone erzeugt. Da der Ein-Kristall-Stoofen nicht entfernt wird, schützt er ständig den
3asis-Eiritter-"bergany, der unmittelbar vorher während der Emitterdiffusion
gebildet wurde ^ VJenn auf das τττοηοΚτΐ shall ine Silizium-Element
ein '-letall aufgebracht v/ird, so kann dieses den Basis-Enitter-'Jbergang
nicht erreichen und auch nicht vergiften. Normalerweise bildet sich während der Diffusion eines Emitters oder
einer anderen Zone eine Oxydschicht auf der Zone. Ehe diese Zone einen Metallkontakt erhält wird sie daher im allgemeinen geätzt,
ur die Oberfläche "on dem Oxyd und anderen Giftstoffen freizumachen.
3ei dünnen Anordnungen dringt das Ätzmittel hierbei in die Oberf lächensc.iicht ein, die den Emitter-Basis-Übergang ^assiviert,
und die dabei oft abgelagerte Metallschicht verkürzt d. .n Übergang
und macht effektiv die Vorrichtung ungeeignet für ihre beabsichtigte
Funktion. 3ei Anwendung der Erfindung schützt der Ein-Kristallstopfen
den Emitter-Basis-Übergang vor einer Freilegung durch Sliminierung dieser Ätzung. Außerdem wird der Emitter-Basis-übergano
durch den Stoffen gegen eine mögliche Erosion durch Aluminium,
das oft als Meteil verwendet wird, geschützt. Die Erfindung umfaßt somit die Bildung eines Ein-Kristall-Silizium-
- 7 - Stoofens
:i.235P/G-642/3 ? '
Stopfens in der Emitter-H)if f u^ ionsöf fnung durch epitaxialen 'Niederschlag.
Der Stopfen richtet sich selbst aus. Dabei wird eine Masv.enausbildung
oli-.iniert und eingespart. Der cpitaxiale I'Tiedersclilarr
erfolgt hei einer Tarporatur unterhalb derjenigen, bei der
die zuvor durch^ofMhrte nniis-niffnsinn gestört wird. Eine Basis-Bewegung
tritt bei etwa 9000C auf. Sin geeigneter Temperaturbereich
für die epitaxiale Ablagerung ist daher etwa 500 bis etwa 85O°C.
Claims (14)
1. Halbleiteranordnung mit einem Träger aus Halbleitermaterial einer ersten Leitfähigkeit und mit einer ersten Oberfläche,
gekennzeichnet durch eine auf der Oberfläche (12) ausgebildete Maske mit einer Öffnung, in der ein Stopfen
(24) aus einem Ein-Kristall ausgebildet ist, der an der Oberfläche
(12) und an den Wänden der Öffnung anhaftet, ferner durch eine in dem Träger (10) unter dem Stopfen (34) ausgebildete
Zone entgegengesetzter Leitfähigkeit, die einen übergang mit dem Träger (10) aufweist, deaf sich zu der Oberfläche
(12)erstreckt.
2. Halbleiteranordnung nach Anspruch 1, mit wenigstens einer in dem
Träger ausgebildeten ersten Zone entgegengesetzter Leitfähigkeit, die mit dem Träger einen PN übergang bildet, der sich
bis zu der ersten Oberfläche erstreckt, gekennzeichnet
durch eine auf der ersten Oberfläche (12) ausgebildete Passivierungsschicht (22, 24), die eine Öffnung aufweist, wodurch
ein Teil (32) der ersten Zone (18) freigelegt ist, ferner dadurch, daß der Stopfen (34) an dem Teil (32) der Zone (18)
und an den Seitenflächen der öffnung anhaftet und sich über die Passivierungsschicht (22, 24) hinaus erstreckt, und durch eine
zweite Zone (44) der ersten Leitfähigkeit, die in der ersten Zone (18) unter dem Stopfen (34) ausgebildet ist und einen Übergang
(46) mit der ersten Zone (18) aufweist, der stets abgedeckt und durch den Stopfen (34) passiviert ist.
3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß das Halbleitermaterial ein Silizium-Material
und daß der Ein-Kristall ein Silicium-Einkristall ist.
4. Halbleiteranordnung nach Anspruch 2 oder 3, dadurc gekennzeichnet , daß die Seitenflächen der öffnung
in der Passivierungsschicht (22, 24) nach innen geneigt sind.
5. Halbleiteranordnung nach einem oder mehreren der Ansprüche
1 bis 4, gekennzeichne durch eine an dem
Stopfen (34) angebrachte Elektrode (52) zur Bildung eines
elektrischen Anschlusses an die zweite Zone (44).
6. Halbleiteranordnung nach einem oder mehreren der Ansprüche
2 bis 5, dadurch gekennzeichnet , daß die Passivierungsschicht aus einer auf der Oberfläche (12) des
Trägers (10) ausgebildeten Siliciumoxydschicht (22) und einer auf der letzteren ausgebildeten Siliciumnitridschicht (24)
besteht.
7. Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Dicke der Siliciumoxydschicht (22)
etwa 2500 Angström und die der Siliciumnitridschicht etwa 1000 Angström beträgt.
8. Halbleiteranordnung nach einem oder mehreren der Ansprüche 2 bis 7, gekennzeichnet durch eine zweite
öffnung (50) in der Passivierungsschicht (22, 24) durch die
ein Teil der ersten Zone (13) freigelegt ist und durch eine in dieser öffnung angeordnete und mit diesem Teil der Zone
(18) in Verbindung stehende Elektrode (54).
gekennzeichnet , daß auf dieser Oberfläche des Trägers eine Maske mit einer einen Ted.] dieser Oberfläche
freilassenden öffnung ausgebildet wird; daß ein Stopfen aus
einem Ein-Kristall in dieser öffnung ausgebildet wird, daß
durch den Stopfen hindurch eine Verunreinigung entgegengesetzter Leitfähigkeit in den Tricer eindlf fundier*· -■— rd ur»
eine Zone entgegengesetiter Leitfähigkeit zu bilden; daß
ein Teil der Maske entfant wird und c^aß an dem Stopfen eine
Elektrode angeformt wird.
10. Verfahren nach Anspruch 9, mit wenigstens einer in dem Träger ausgebildeten ersten Zone entgegengesetzter Leitfähigkeit,
die mit dem Träger einen PN übergang bildet, der sich bis zu der ersten Oberfläche erstreckt, wobei diese Zone eine
zweite Oberfläche aufweist, die koplanar zu der 3rsten Oberfläche des Trägers ist, dadurch gekennzeichnet ,
daß die Maske auf der ersten und auf der zweiten Oberfläche unter Freilassung eines Teils der letzteren ausgebildet wird?
daß der Stopfen anhaftend an diesem Teil äer zw^ten Oberfläche
und an der Wand der Maskenöffnung ausgebildet wird; daß eine Verunreinigung der ersten Leitfähigkeit durch den Stopfen hindurch
in die erste Zone eindiffundiert wird, um eine zweite
Zone innerhalb der ersten Zone zu bilden, deren Leitfähigkeit entgegengesetzt zu der der ersten Zone ist, daß ein weiterer
Teil der Maske entfernt wird, um einen Teil der Oberfläche der ersten Zone freizulegen und daß an diesem Teil der ersten Zone
eine Elektrode angeformt wird.
11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet , daß zur Herstellung der Maske eine erste
Oxydschicht auf der Oberfläche des Trägers ausgebildet wird, daß danach auf dieser eine Schicht aus Siliziumnitrid ausgebildet
wird, und daß eine zweite Oxydschicht auf die letztere aufgebracht wird, wobei die Gesamtdicke der 3 Schichten größer
ist als die Höhe des Stopfens.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet,
daß die Oxydschichten aus Siliziumoxyd gebildet werden
T3. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet , daß die zweite Oxydschicht vor dem Eindiffundieren
der Verunreinigung durch den Stopfen hindurch entfernt wird.
14. Verfahren nach Anspruch 11 und 12, dadurch gekennzeichnet, daß die erste Oxydschicht auf eine Dicke
von etwa 2500 Angström, die Siliziumnitridschicht auf eine Dicke von etwa 1000 Angström und die zweite Oxydschicht
auf eine Dicke von etwa 10 000 Angström ausgebildet werden.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US7846870A | 1970-10-06 | 1970-10-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE7137787U true DE7137787U (de) | 1972-01-05 |
Family
ID=22144214
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19717137787U Expired DE7137787U (de) | 1970-10-06 | 1971-10-05 | Halbleiteranordnung |
| DE19712149766 Pending DE2149766A1 (de) | 1970-10-06 | 1971-10-05 | Halbleiteranordnung und Verfahren zu ihrer Herstellung |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19712149766 Pending DE2149766A1 (de) | 1970-10-06 | 1971-10-05 | Halbleiteranordnung und Verfahren zu ihrer Herstellung |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US3717514A (de) |
| DE (2) | DE7137787U (de) |
| NL (1) | NL7113723A (de) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5538823B2 (de) * | 1971-12-22 | 1980-10-07 | ||
| US3847687A (en) * | 1972-11-15 | 1974-11-12 | Motorola Inc | Methods of forming self aligned transistor structure having polycrystalline contacts |
| US3904454A (en) * | 1973-12-26 | 1975-09-09 | Ibm | Method for fabricating minute openings in insulating layers during the formation of integrated circuits |
| US3933541A (en) * | 1974-01-22 | 1976-01-20 | Mitsubishi Denki Kabushiki Kaisha | Process of producing semiconductor planar device |
| US4109273A (en) * | 1974-08-16 | 1978-08-22 | Siemens Aktiengesellschaft | Contact electrode for semiconductor component |
| US4074304A (en) * | 1974-10-04 | 1978-02-14 | Nippon Electric Company, Ltd. | Semiconductor device having a miniature junction area and process for fabricating same |
| US4052251A (en) * | 1976-03-02 | 1977-10-04 | Rca Corporation | Method of etching sapphire utilizing sulfur hexafluoride |
| FR2454697A1 (fr) * | 1979-04-20 | 1980-11-14 | Thomson Csf | Procede de formation d'une couche epitaxiee homopolaire sur un substrat semiconducteur |
| US5134090A (en) * | 1982-06-18 | 1992-07-28 | At&T Bell Laboratories | Method of fabricating patterned epitaxial silicon films utilizing molecular beam epitaxy |
| DE3580192D1 (de) * | 1984-06-02 | 1990-11-29 | Fujitsu Ltd | Verfahren zum herstellen eines kontaktes fuer eine halbleiteranordnung. |
| US4898838A (en) * | 1985-10-16 | 1990-02-06 | Texas Instruments Incorporated | Method for fabricating a poly emitter logic array |
| USH665H (en) | 1987-10-19 | 1989-08-01 | Bell Telephone Laboratories, Incorporated | Resistive field shields for high voltage devices |
| US5234861A (en) * | 1989-06-30 | 1993-08-10 | Honeywell Inc. | Method for forming variable width isolation structures |
| US5017999A (en) * | 1989-06-30 | 1991-05-21 | Honeywell Inc. | Method for forming variable width isolation structures |
| TW205603B (de) * | 1990-09-21 | 1993-05-11 | Anelva Corp | |
| EP0620586B1 (de) * | 1993-04-05 | 2001-06-20 | Denso Corporation | Halbleiteranordnung mit Dünnfilm-Widerstand |
| US5851923A (en) * | 1996-01-18 | 1998-12-22 | Micron Technology, Inc. | Integrated circuit and method for forming and integrated circuit |
| US6242792B1 (en) | 1996-07-02 | 2001-06-05 | Denso Corporation | Semiconductor device having oblique portion as reflection |
| TW468271B (en) * | 1999-03-26 | 2001-12-11 | United Microelectronics Corp | Thin film resistor used in a semiconductor chip and its manufacturing method |
| US6399465B1 (en) * | 2000-02-24 | 2002-06-04 | United Microelectronics Corp. | Method for forming a triple well structure |
| US8012830B2 (en) * | 2007-08-08 | 2011-09-06 | Spansion Llc | ORO and ORPRO with bit line trench to suppress transport program disturb |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3189973A (en) * | 1961-11-27 | 1965-06-22 | Bell Telephone Labor Inc | Method of fabricating a semiconductor device |
| US3234058A (en) * | 1962-06-27 | 1966-02-08 | Ibm | Method of forming an integral masking fixture by epitaxial growth |
| GB1030540A (en) * | 1964-01-02 | 1966-05-25 | Gen Electric | Improvements in and relating to semi-conductor diodes |
| US3477886A (en) * | 1964-12-07 | 1969-11-11 | Motorola Inc | Controlled diffusions in semiconductive materials |
| DE1544273A1 (de) * | 1965-12-13 | 1969-09-04 | Siemens Ag | Verfahren zum Eindiffundieren von aus der Gasphase dargebotenem Dotierungsmaterial in einen Halbleitergrundkristall |
| US3490964A (en) * | 1966-04-29 | 1970-01-20 | Texas Instruments Inc | Process of forming semiconductor devices by masking and diffusion |
| US3514845A (en) * | 1968-08-16 | 1970-06-02 | Raytheon Co | Method of making integrated circuits with complementary elements |
-
1970
- 1970-10-06 US US00078468A patent/US3717514A/en not_active Expired - Lifetime
-
1971
- 1971-10-05 DE DE19717137787U patent/DE7137787U/de not_active Expired
- 1971-10-05 DE DE19712149766 patent/DE2149766A1/de active Pending
- 1971-10-06 NL NL7113723A patent/NL7113723A/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| DE2149766A1 (de) | 1972-04-13 |
| US3717514A (en) | 1973-02-20 |
| NL7113723A (de) | 1972-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE7137787U (de) | Halbleiteranordnung | |
| DE1614283C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE2934970A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| DE7233274U (de) | Polykristalline siliciumelektrode fuer halbleiteranordnungen | |
| EP0005185B1 (de) | Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen | |
| DE1929093B2 (de) | Halbleiterflächendiode | |
| DE1959895A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
| DE2615438A1 (de) | Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat | |
| DE2365056A1 (de) | Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche | |
| DE2103468A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2133976C3 (de) | Monolithisch integrierte Halbleiteranordnung | |
| DE1964979B2 (de) | Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung | |
| DE2059072B2 (de) | Halbleiterbauelement | |
| DE2510593A1 (de) | Integrierte halbleiter-schaltungsanordnung | |
| DE1814747C2 (de) | Verfahren zum Herstellen von Feldefekttransistoren | |
| DE2752335B2 (de) | Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal | |
| DE2100292A1 (de) | Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und Verfahren zur Herstellung derselben | |
| DE2510951C3 (de) | Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung | |
| DE2152057A1 (de) | Verfahren zur Herstellung eines Halbleiteraufbaus | |
| DE2253001A1 (de) | Verfahren zur herstellung von halbleiteranordnungen | |
| DE2106540A1 (de) | Halbleiterschaltung und Verfahren zu ihrer Herstellung | |
| DE1564860A1 (de) | Verfahren zur Herstellung von Halbleitervorrichtungen | |
| DE7137775U (de) | Halbleiteranordnung | |
| DE1292759B (de) | Verfahren zum Herstellen einer Zuleitung zu einer diffundierten Halbleiterzone |