DE3015101A1 - Verfahren zur herstellung eines feldeffekttransistors mit isolierter gate-elektrode und durch ein derartiges verfahren hergestellter transistor - Google Patents

Verfahren zur herstellung eines feldeffekttransistors mit isolierter gate-elektrode und durch ein derartiges verfahren hergestellter transistor

Info

Publication number
DE3015101A1
DE3015101A1 DE19803015101 DE3015101A DE3015101A1 DE 3015101 A1 DE3015101 A1 DE 3015101A1 DE 19803015101 DE19803015101 DE 19803015101 DE 3015101 A DE3015101 A DE 3015101A DE 3015101 A1 DE3015101 A1 DE 3015101A1
Authority
DE
Germany
Prior art keywords
mask
zones
semiconductor body
layer
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803015101
Other languages
English (en)
Other versions
DE3015101C2 (de
Inventor
Pieter Johannes Wilhel Jochems
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3015101A1 publication Critical patent/DE3015101A1/de
Application granted granted Critical
Publication of DE3015101C2 publication Critical patent/DE3015101C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/911—Differential oxidation and etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

i.V. Philips1 G!ö3i:u.::?,.i:a1.-r.:.:n.F:,:ii:.uvrfri
9419 X II.3.8O
Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Gate-Elektrode und durch ein derartiges Verfahren hergestellter Transistor.
Die Erfindung bezieht sich auf ein Verfahren zur vollständig selbstregistrierenden Herstellung eines Feldeffekttransistors mit isolierter Gate-Elektrode, bei dem ein Siliziumkörper, von dem wenigstens ein an eine Oberfläche grenzendes Teilgebiet vom einen Leitungstyp ist, unter Verwendung einer Maskierungsschicht aus einem von Siliziumoxid verschiedenen Material, die das darunterliegende Material des Halbleiterkörpers gegen Oxidation maskiert, mit einer Anzahl von Oberflächenzonen vom zweiten Leitungstyp versehen wird, aus denen die Source-· und die Drainzone des Transistors gebildet werden, wonach dieser Körper mittels einer Oxidationsbehandlung mit einem wenigstens über einen Teil seiner Dicke in den Siliziumkörper versenkten Oxidmuster versehen wird, das sich über den Oberflächenzonen und über den angrenzenden Teilen des Siliziumkörpers erstreckt und eine Anzahl von Offnungen aufweist, die mesafSrmige Gebiete des Halbleiterkörpers definieren, die das Kanalgebiet des Transistors und Kontaktgebiete der Zonen, die in den mesaförmigen Gebieten neben dem versenkten Oxidmuster an die Oberfläche des Körpers grenzen, bilden. Die Erfindung bezieht sich weiterhin auf einen durch Anwendung eines derartigen Verfahrens hergestellten Transistor.
Es ist bei der Herstellung von Feldeffekttransistoren allgemein üblich, die Source- und Drainzonen und die isolierte Gate-Elektrode selbstregistrierend in bezug aufeinander anzubringen. Ein derartiger Vorgang bietet nämlich, sehr wichtige Vorteile: Die auf diese Weise erhaltenen Transistoren können klein sein, weil nur geringe Ausrichttoleranzen berücksichtigt zu werden brauchen, während die Hochfrequenzeigenschaften im allgemeinen infolge der geringen parasitären Uberlappungskapazi-
030045/0761
PHN 9^19 #""_. 1 r.3.80
täten zwischen der Gate-Elektrode und den Source- und Drainzonen günstig sind.
Bei einem sehr häufig angewandten MOST—Verfahren werden die Source- und Drainzonen in den Halbleiterkörper unter Verwendung der Gate-Elektrode als Maske eindiffundiert. Die Gate—Elektrode besteht dabei gewöhnlich aus polykristallinem Silizium.
Dieses Verfahren weist jedoch den Nachteil auf, dass die Kanallänge des Transistors — d.h. der Abstand zwischen der Source- und der Drainzone - völlig durch die Präzision, mit der mit Hilfe der üblichen Photoätztechniken ein Maskenmuster in einer Photolackschicht kopiert werden kann, und durch die Genauigkeit bestimmt wird, mit der anschüessend das Muster in der Photolackschicht in das polykristalline Material geätzt werden kann. Diese Genauigkeit ist oft geringer als erwünscht wäre. Ausserdem finden diese kritischen Schritte gewöhnlich in einer Stufe statt, in der die Oberfläche des Halbleiterkörpers nicht mehr flach, sondern infolge des bereits angebrachten die aktiven Gebiete umgebenden Feldoxids stark profiliert ist, was ebenfalls eine grosse Beschränkung in bezug auf die in reproduzierbarer Weise erzielbare Kleinstabmessung mit sich bringt. In der US-PS 4.023.195 ist ein Feldeffekttransistor mit isolierter Gate—Elektrode beschrieben, in dem die Oberfläche des Halbleiterkörpers mit einem über einen Teil seiner Dicke in den Halbleiterkörper versenkten Oxidmuster überzogen ist, das Offnungen aufweist,-, die in dem Halbleiterkörper eine Anzahl von Mesas definieren, die das Kanalgebiet und Kontaktgebiete der Source— und der Drainzone des Transistors bilden, wobei die Source- und Drainzonen ausgenommen an den Stellen der Mesas völlig unter dem versenkten Oxidmuster liegen. Die Gate-Elektrode darf sich ausserhalb des Kanalgebietes bis oberhalb des Oxidmusters und bis oberhalb der Source- und Drainzonen erstrecken, weil durch die Dicke des versenkten Oxidmusters die parasitären Überlappungskapazitäten zwischen den Source- und Drainzonen einerseits und den auf dem Oxid-
030045/0761
PHN 9^19 ^C 11.3.80
muster liegenden Teilen der Gate-Elektrode andererseits verhältnismässig gering sind. Während der Herstellung dieses bekannten Transistors wird das Anbringen der Gate-Elektrode daher keine kritischen Ausriehtschritte erfordern. Dagegen wird die Anbringung des versenkten Oxidmusters nach dem in der genannten Patentschrift beschriebenen Verfahren wohl einen kritischen Ausrichtschritt in bezug auf die bereits im Halbleiterkörper angebrachten Source- und Drainzonen erfordern, weil die Oxidationsmaske und die Diffusionsmaske, für die verschiedene Maskierungsschichten verwendet werden, nicht selbstregistrierend sind. Dadurch müssen bei diesen bekannten Transistoren Ausrichttoleranzen berücksichtigt werden, die eine Beschränkung in bezug auf die in reproduzierbarer Weise erzielbaren Kleinstabmessungen mit sich bringen.
Insbesondere wenn der Transistor vom n-Leitungstyp ist, wobei die Source— und Drainzonen vom n-Typ sind und der Halbleiterkörper vom p—Typ ist, ist es erwünscht, unter dem versenkten Oxidmuster neben dem Transistor eine Kanalunterbrechende p-Zone mit einer die des Halbleiterkörpers überschreitenden Dotierungskonzentration anzubringen, um parasitäre Kanalbildung unter dem versenkten Oxid, die z.B. falls der Transistor einen Teil einer integrierten Schaltung bildet, unerwünschte Verbindungen zwischen verschiedenen Schaltungselementen herstellen kann, zu vermeiden. Bei dem in der obengenannten USA-Patentschrift beschriebenen Verfahren wird eine derartige kanalunterbrechende Zone durch Implantation einer geeigneten Verunreinigung unter Verwendung einer gesonderten Photolackschicht als Implantationsmaske erhalten. Oft ist es aber sowohl im Zusammenhang mit der Einfachheit des Verfahrens als auch im Zusammenhang mit der Gedrängtheit der herzustellenden Halbleiteranordnung wünschenswert, die kanalunterbrechende Zone ebenfalls auf selbstregistrierende Weise in bezug auf die anderen zu bildenden Zonen anzubringen.
Ein Verfahren, bei dem das versenkte Oxidmuster und die Source— und Drainzonen teilweise, und zwar
0300A5/0761
PHN 9^19 Jr 1 11.3.80
von der Source- zu der Drainzone hin, selbstregistrierend angebracht werden, dadurch, dass die gegen Oxidation maskierende Nitridschicht auch als Dotierungsmaske verwendet wird, ist in der US-PS 4.043.848 beschrieben. Dabei werden in der Nitridschicht zunächst Fenster angebracht, über die in dem Halbleiterkörper dotierte Zonen angebracht werden, um die Source- und Drainzonen des Transistors zu erhalten. Nach diesem Dotierungsschritt wird die Nitridschicht durch Atzen derart weit entfernt, dass nur noch Nitridflecke über dem Kanalgebiet des Transistors und über den Kontaktgebieten der Source— und Draingebiete verbleiben, wonach, mit diesen Nitridflecken als Oxidationsmaske, mit Hilfe thermischer Oxidation das versenkte Oxidmuster angebracht wird.
Die Nitridmaske über dem Kanalgebiet ist daher nicht völlig selbstregistrierend in bezug auf die bereits definierten Source- und Drainzonen des Transistors, und zwar nicht selbstregistrierend in der Richtung quer zu der Stromrichtung. Oft und insbesondere bei sehr kleinen Abmessungen und grossen Packungsdichten wäre eine vollständige Selbstregistrierung erwünscht. Ausserdem wird bei diesem bekannten Verfahren keine kanalunterbrechende Zone verwendet. Eine derartige kanalunterbrechende Zone ist oft erwünscht und wird dann vorzugsweise auch selbst— registrierend, in bezug auf die anderen anzubringenden Teile der herzustellenden Anordnungen angebracht.
Ein ähnliches Verfahren, bei dem jedoch wohl eine kanalunterbrechende Zone unter dem versenkten Oxidmuster angebracht wird, ist in der offengelegten niederländischen Patentanmeldung 7.704.636 beschrieben. In der Nitridschicht werden bei diesem bekannten Verfahren zunächst Diffusionsfenster für die Source- und Drainzonen gebildet; dann wird nach der Diffusionsbehandlung eine Maske mit einer die Diffusionsfenster umgebenden Öffnung für die kanalunterbrechende Zone angebracht. Dieses Verfahren ist ebenfalls nicht selbstregistrierend.
Die Aufgabe der Erfindung bestand daher u.a. darin, ein Verfahren der eingangs beschriebenen Art an-
030045/0761
PHN 9^19 ·£* 11.3.80
zugeben, dass praktisch, völlig selbstregistrierend ist und mit dem deshalb auf reproduzierbare Weise Halbleiterstrukturen sehr kleiner Abmessungen und grosser Dichte erhalten werden können.
Nach der Erfindung wird diese Aufgabe bei einem derartigen Verfahren dadurch gelöst, bevor die Oberflächenzonen gebildet werden, aus der genannten Maskierungsschicht eine erste Maske in Form eines Streifens gebildet wird, der die Oberflächenteile des Halbleiter— körpers, an denen die Oberflächenzonen, die Kontaktgebiete und das Kanalgebiet erzeugt werden, bedeckt und die genannten angrenzenden Teile des Halbleiterkörpers frei lässt, und dass unter Verwendung dieser ersten Maske als Dotierungsmaske in den angrenzenden Teilen des Halb— leiterkörpers eine Dotierung vom einen Leitungstyp angebracht und unter Verwendung derselben Maske als Oxidationsmaske auf den angrenzenden Teilen eine erste Oxidschicht erzeugt wird, wonach die erste Maske einer selektiven Atzbehandlung unterworfen wird, wobei sich quer über die ganze Breite des Streifens erstreckende Teile der ersten Maske an den Stellen der anzubringenden Oberflächenzonen entfernt werden und aus der ersten Maske eine zweite Maske erhalten wird, die das Kanalgebiet des Transistors und die Kontaktgebiete der Zonen bedeckt und die zusammen mit der ersten Siliziumoxidschicht eine dritte Maske bildet, die Fenster über Teilen des Halbleiterkörpers aufweist, an denen die Oberflächenzonen angebracht werden, wonach für diese Oberflächenzonen über die genannten Fenster in die freiliegenden Teile des Halblei— terkörpers eine Verunreinigung vom zweiten Leitungstyp eingeführt wird, wonach das versenkte Oxidmuster mittels einer Oxidationsbehandlung erzeugt wird, wobei der Halbleiterkörper örtlich gegen Oxidation durch die zweite Maske maskiert wird, und wobei die in den Halbleiterkörper eingeführten Verunreinigungen vom zweiten und vom ersten Leitungstyp weiter in den Halbleiterkörper eindiffundieren und die genannten Oberflächenzonen vom zweiten Leitungstyp in den angrenzenden Teilen des Halbleiter-
030045/076 1
PHN 9^19 JtT1^ 1 1 .3.80
körpers kanalunterbrechende Zonen vom gleichen Leitungs— typ wie der Halbleiterkörper und mit einer höheren Dotierungskonzentration bilden, wonach die verbleibenden Teile der gegen Oxidation maskierenden Maskierungsschicht, die die zweite Maske bilden, völlig entfernt werden und in den so gebildeten Öffnungen im versenkten Oxidmuster eine isolierte Gate-Elektrode des Feldeffekttransistors und Kontakte für die Oberflächenzonen angebracht werden.
Bei diesem Verfahren wird daher die Nitridschicht zunächst als Maske für die kanalunterbrechende Zone, dann als Maske für die Source— und Drainzonen des Transistors und schliesslich als Oxidationsmaske verwendet. Dabei wird die Maske für die kanalunterbrechende Zone in Form eines Streifens angebracht, dessen Breite zugleich die Breite des Transistors definiert. Diese Maske wird als Dotierungsmaske für die kanalunterbrechende Zone und als Oxidationsmaske für die Bildung der Oxidschicht neben oder rings um die Maske verwendet.
Diese Oxidschicht kann mittels einer leichten thermischen Oxidationsbehandlung erhalten werden. In einer nächsten Stufe werden in dem Nitridstreifen Offnungen vorgesehen, die die Source— und Drainzonen mit zwischen ihnen dem noch von Nitrid bedeckten Kanalgebiet definieren. Für die Bildung dieser Offnungen (Diffusions— oder Implantationsfenster) ist kein kritischer Ausrichtschritt erforderlich, weil sich diese Offnungen über die ganze Breite des Streifens erstrecken dürfen und seitlich von der genannten Oxidschicht begrenzt werden. Nach dem Dotierungsschritt wird das versenkte Oxidmuster unter Verwendung derselben Nitridmaske angebracht. Dieser ganze Vorgang ist daher praktisch vollständig selbstregistrierend ohne kritische Ausrichtschritte. Der Vorgang ist dadurch besonders einfach und gestattet kleine Abmessungen für die unterschiedlichen Elemente und im Falle einer integrierten Schaltung eine hohe Packungsdichte.
Eine besondere Ausführungsform des Verfahrens nach der Erfindung ist dadurch gekennzeichnet, dass wei-
030045/0761
PHN 9^19 ZTΛ 11.3.80
tere Schaltungselemente im Halbleiterkörper angebracht werden, für die in dem Halbleiterkörper zugleich mit den Oberflächenzonen, die die Source- und die Drainzone des genannten Feldeffekttransistors bilden, weitere Ober-
g flächenzonen vom zweiten Leitungstyp im Halbleiterkörper angebracht werden, die leitende Verbindung zwischen verschiedenen Schaltungselementen bilden.
Diese Ausführungsform ist von besonderer Bedeutung bei der Herstellung komplexer integrierter Schaltungen, in denen die Schaltungselemente miteinander durch Verbindungsmuster auf verschiedenen Pegeln verbunden werden. Bei dem vorliegenden Verfahren erfordert die Anbringung des unteren Pegels in Form eines Musters von Zonen vom zweiten Leitungs typ keine zusätzlichen Verfahrensschritte und erfolgt ausserdem auf selbstregistrierende ¥eise. Dadurch, dass weiter dieses Verbindungsmuster völlig unter dem - verhältnismässig dichten versenkten Oxidmuster vergraben ist, können ohne Bedenken auf dem versenkten Oxidmuster weitere leitende Verbindüngen, die die Zonen unter dem versenkten Oxidmuster kreuzen, angebracht werden, weil infolge der verhältnismässig grossen Dicke des Oxids die parasitären Kapazitäten verhältnismässig klein sind.
Zur Durchführung des Verfahrens nach der Erfindung kann von einem η-leitenden Körper ausgegangen werden, in dem die Source- und die Drainzone als p-leitende Zonen angebracht werden. Eine bevorzugte Ausführungsform ist dadurch gekennzeichnet, dass ein Halbleiterkörper aus p-leitendem Silizium verwendet wird, und dass die Oberflächenzonen mit einer η-Typ Verunreinigung dotiert werden, die aus der durch As und Sb gebildeten Gruppe gewählt wird. Der Gebrauch dieser Verunreinigungen ergibt den Vorteil, dass infolge der verhältnis— massig niedrigen Diffusionsgeschwindigkeit im Vergleich zu z.B. Phosphor oder Bor untiefe Zonen und dadurch geringe parasitäre TJberlappungskapazitäten zwischen diesen Zonen und der isolierten Gate-Elektrode erhalten werden.
030045/0761
PHN 9^19 & 11.3.80
Nach dem Anbringen des versenkten Oxidmusters kann die gegen Oxidation maskierende Nitridschicht mittels einer maskenlosen Atzbehandlung entfernt werden, wonach über dem Kanalgebiet eine dünne Oxidschicht als Gate—Dielektrikum gebildet werden kann. Die Kontakt— Mesas werden, wie aus der Figurbeschreibung hervorgehen wird, mittels einer einfachen Atzbehandlung mit Hilfe einer nichtkritischen Maske freigelegt. Die Offnungen in dieser Maske dürfen grosser als die Kontakt-Mesas sein, weil durch den selbstregistrierenden Effekt doch Kontaktöffnungen erhalten werden, die gleich gross wie die Kontakt-Mesas sind, was insbesondere bei sehr kleinen Abmessungen sehr vorteilhaft ist. Dann können Kontakte gebildet werden.
Eine Ausführungsform der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen:
Fig. 1 einen Schnitt durch einen Teil einer Halbleiteranordnung mit einem durch das Verfahren nach der Erfindung hergestellten Transistor,
Fig. 2 eine Draufsicht auf die Anordnung nach Fig. 1i und
Figuren 3 bis 11 die Anordnung nach den Figuren 1 und 2 in Draufsicht und im Querschnitt während einer Anzahl Stufen in deren Herstellung.
Obwohl die Erfindung auch mit Vorteil zur Herstellung diskreter Feldeffekttransistoren angewandt werden kann, wird im nachstehenden Ausführungsbeispiel die Herstellung einer integrierten Schaltung mit mehreren derartiger Transistoren beschrieben. Da es insbesondere in komplexen integrierten Schaltungen erwünscht ist, eine möglichst grosse Anzahl von Schaltungselementen pro Volumeneinheit oder Oberflächeneinheit des Halbleiterkörpers unterbringen zu können, bietet die Erfindung, mit deren Hilfe Schaltungselemente völlig oder wenigstens praktisch völlig selbstregistrierend hergestellt werden können, gerade für derartige komplexe integrierte Schaltungen besondere Vorteile. Nur zur Illustrierung der Er-
030045/076 1
PHN 9^19 Sf Ä 11.3.80
findung ist eine Anordnung in den Figuren 1 und 2 dargestellt, die beispielsweise nur zwei Feldeffekttransistoren mit isolierten Gate—Elektroden, eine sogenannte diffundierte Unterführungs und eine Anzahl die Unterführung kreuzender Leiterbahnen enthält. In praktischen Ausführungen wird naturgemäss die Anzahl von Elementen viel grosser sein, aber zur Illustrierung der Prinzipien der Erfindung reicht das hier dargestellte Ausführungsbeispiel aus .
Die Anordnung enthält einen Halbleiterkörper 1 aus Silizium, der im hier zu beschreibenden Ausführungs— beispiel im wesentlichen völlig von einem ersten Leitungstyp ist, aber der naturgemäss auch eine andere Konfiguration aufweisen kann, wobei nur ein einziges Oberflächengebiet, in dem die dargestellten Elemente angebracht werden, vom ersten Lextungstyp ist und innerhalb des Halbleiterkörpers von Teilen vom zweiten entgegengesetzten Leitungstyp begrenzt wird. Für die anzubringenden Schaltungselemente wird der Körper 1 an der Ober— fläche 2 mit einer Anzahl von Oberflächenzonen 3 bis 9 vom zweiten Leitungstyp, die Source- und Drainzonen der Feldeffekttransistoren T und T , eine diffundierte Unterführung und Kontaktzonen bilden, und mit einem Muster 10 aus Siliziumoxid versehen, das über einen Teil seiner Dicke in den Körper 1 versenkt ist. Das Muster 10 — für dessen Anbringung dieselbe Maskierungsschicht wie für die Anbringlang der Zonen 4, 5» 6 und 8 verwendet wird, wie aus Nachstehendem noch hervorgehen wird - erstreckt sich über den Oberflächenzonen 4, 5j 6 und 8 und über angrenzenden nichtwirksamen Gebieten des Halbleiterkörpers.
Aus diesem Grunde sind diese Zonen in der Draufsicht nach Fig. 2 mit gestrichelten Linien angegeben.
¥ie sich aus Fig. 2 erkennen lässt, erstreckt sich das versenkte Oxidmuster 10 über praktisch die ganze Oberfläche und weist nur eine Anzahl verhältnismässig kleiner Öffnungen 11 auf, die mesaförmige Gebiete (nachstehend auch als Mesas bezeichnet) definieren (siehe Fig. 1). An den Stellen dieser Mesas (die die Kanalgebiete der
030045/0 76 1
PHN 9^19 ^ Λ\ 11.3.80
Transistoren T und T und Kontaktgebiete 3> 7 und 9 definieren) kommen die η-leitenden Zonen 4, 6 und 8 von unterhalb des versenkten Oxidmusters 10 zum Vorschein und erstrecken sich zu der Oberfläche 2 des Halbleiterkörpers.
Über den Mesas, die die Kanalgebiete der Transistoren T , T„ bilden, ist eine dünne Siliziumoxidschicht 13 als Gate—Dielektrikum angebracht. Auf der Schicht 13 befinden sich die Gate—Elektroden 14,15 der Transistoren. Die Zonen der Transistoren und diese Gate—Elektroden sind durch das Muster 10 voneinander getrennt. Infolge der verhältnismässig grossen Dicke des Musters 10 ist die Streukapazität zwischen den Gates 14,15 und den darunterliegenden Zonen verhältnismässig gering, so dass die Anbringung der Gates keinen genauen Ausriehtschritt erfordert.
Beispielsweise enthalten die Transistoren als Hauptelekti'odengebiet eine gemeinsame praktisch völlig unter dem Muster 10 liegende Zone 5· Die anderen Haupt— elektrodengebiete der Transistoren, die durch die Zonen h und 6 gebildet werden, sind über die in den Kontakt-Mesas angebrachten η-leitenden Kontaktzonen 3 bzw. 7 mit den Kontakten oder Leiterstreifen 16 bzw. 17 verbunden. Der Kontakt 17 bildet zugleich einen Anschluss der diffundierten Unterführung 8, die auf der anderen Seite über die Zone 9 vom zweiten Leitungstyp mit dem Anschluss 18 verbunden ist. Auf dem Oxidmuster 10 sind noch zwei Leiterbahnen 19 und 20 dargestellt, die die Unterführung 8 kreuzen und durch die verhältnismässig dicke Oxidschicht 10 von ihr getrennt sind. Die Kontakte und Leiterbahnen 14 bis 20 können mit weiteren in den Figuren nicht mehr dargestellten Schaltungselementen verbunden sein.
Wie sich weiter aus Fig. 1 erkennen lässt, befindet sich in dem Halbleiterkörper 1 unter dem versenkten Oxidmuster 10 und ausserhalb des aktiven Gebietes der Schaltung (d.h. das Gebiet, in dem Schaltungselemente und diffundierte Verbindungen liegen) eine Zone 21, die denselben Leitungstyp wie, aber eine höhere Dotierungskonzentration als der Halbleiterkörper 1 aufweist. Be-
030045/0761
PHN 9^19 **ΛΙ, 11.3.80
kanntlich kann mittels einer derartigen, holier dotierten Zone die Bildung parasitärer Kanäle unter dem versenkten Oxidmuster 10, die durch, unerwünschte Verbindungen zwischen den Schaltungselementen hergestellt werden, können, vermieden werden.
Im vorliegenden Ausführungsbeispiel wird die Herstellung einer Halbleiteranordnung mit Feldeffekttransistoren vom n—Kanaltyp beschrieben; naturgemäss sind jedoch die Prinzipien des Herstellungsverfahrens auch auf Anordnungen vom p-Kanaltyp anwendbar. Wegen mehrerer nachstehend noch zu erwähnender Vorteile sind jedoch Anordnungen vom n—Kanaltyp den Anordnungen vom p—Kanal— typ vorzuziehen.
Für die Herstellung der in den Figuren. 1 und 2 gezeigten Anordnung wird von einem Halbleiterkörper 1 aus p-leitendem Silizium mit einem üblichen spezifischen ¥iderstand von etwa 6 bis 8 Λ .cm und einer Dicke von etwa 300 bis 400 /um ausgegangen (Fig. 3).
Mittels thermischer Oxidation wird die Oberfläche 2 mit einer verhältnismässig dünnen Schicht 22 aus Siliziumoxid mit einer Dicke von etwa 50 nm überzogen. Dadurch, dass über den Halbleiterkörper 1 ein Gemisch von NH und SiCl bei einer Temperatur von etwa 8OO°C geführt wird, wird auf der Siliziumoxidschicht 21 eine Schicht aus Siliziumnitrid mit einer Dicke von etwa 150 nm abgelagert. Aus dieser Schicht wird durch photo — lithographisches Atzen eine erste Maske in Form eines Streifens 23 gebildet. Dieser Streifen, der im hier gezeigten Beispiel ganz gerade ist, aber naturgemäss auch eine andere Konfiguration mit z.B. einer Krümmung aufweisen kann, bedeckt nur denjenigen Teil des Körpers 1, in dem die Schaltungselemente, wie die Transistoren T-, T„, Kontaktzonen und die Unterführung 8 in einem späteren Herstellungsschritt angebracht werden.
Dabei ist es wichtig, noch zu bemerken, dass die Abmessungen der herzustellenden Schaltungselemente T1 und Tp, der Kontaktzonen und der Unterführung 8 in einer Richtung bereits in dieser Stufe des Verfahrens de-
030 045/07 61
PHN 9^19 J^ 11.3.80
finiert sind, und zwar durcli die Breite des Streifens 23, wie aus dem Nachstehenden noch hervorgehen wird.
Die Maske 23 kann auf an sich bekannte Weise z.B. dadurch erhalten werden, dass über die Nitridschicht bei einer Temperatur von etwa 1100 C Wasserdampf geführt wird, wodurch auf dem Nitrid eine dünne Siliziumoxidschicht gebildet wird. Auf dieser Oxidschicht kann eine Ätzmaske, die aus einer Photolackschicht besteht, angebracht werden, mit deren Hilfe dann durch Plasma— ätzen aus der Nitridschicht der Streifen 23 gebildet wird. Anschliessend kann die Photolackschicht wieder entfernt werden.
Unter Verwendung des Siliziumnitridstreifens 23 als Ätzmaske wird dann die Oxidschicht 22 einer Ätzbehandlung unterworfen, wodurch die die aktiven Gebiete umgebenden Oberflächenteile des Halbleiterkörpers rings um den Streifen 23 frei zu liegen kommen (Figuren 3j4). In diesen frei liegenden Teilen wird dann durcli Diffusion oder Implantation vor Boratomen die Zone 21a erzeugt, aus der nach dem Erzeugen des versenkten Oxidmusters 10 die kanalunterbrechende Zone 21 gebildet werden wird. Die Zonen 21, 21a sind genau in bezug auf die aktiven Gebiete des Halbleiterkörpers ausgerichtet, die von dem (den) Streifen 23 definiert sind.
Während der Erzeugung der Zonen 21a kann auf der Oberfläche 2 des Halbleiterkörpers 1 eine borhaltige Glasschicht gebildet werden. Diese Schicht kann wieder mit Hilfe einer maskenlosen Atzbehandlung entfernt werden, wonach der Halbleiterkörper einer Oxidationsbehandlung während etwa 35 Minuten bei einer Temperatur von etwa 1000°C unterworfen wird, wobei der Halbleiterkörper von dem Nitridstreifen 23 SeSeTL Oxidation maskiert wird. Durch diese Oxidationsbehandlung werden die frei liegen-. den Oberflächenteile des Halbleiterkörpers rings um den Nitridstreifen 23 wieder mit einer Schiht 24 aus Siliziumoxid mit einer Dicke von etwa 0,3 /um abgeschlossen (siehe Figo 5). Die Anordnung wird danach mit einer Photolackschicht abgedeckt, in der auf bekannte Weise Fenster an—
030045/0761
PHN 9^19 }& 11.3.80
gebracht werden, über die die Siliziumnitridschicht einer maskierten Atzbehandlung unterworden werden kann. Das Anbringen dieser Fenster 25 (in der Draufsicht nach Fig. 6 mit gestrichelten Linien angegeben) erfordert keinen kritischen Ausrichtschritt, trotz der sehr geringen Breite des Nitridstreifens 23> weil die Fenster 25, wie aus Fig. 6 ersichtlich ist, zu beiden Seiten des Nitridstreifens 23 aus dem Nitridstreifen über die Oxidschicht 24 hinausragen dürfen.
Die in den Fenstern 25 freigelegten Teile des Nitridstreifens 23 werden anschliessend z.B. durch Plasmaätzen entfernt. Diese Atzbehandlung kann selektiv erfolgen, so dass das ebenfalls in den Fenstern 25 freiliegende Siliziumoxid der Schicht 24 nicht oder wenigstens in viel geringerem Masse als das Siliziumnitrid angegriffen wird.
Nach dem Atzen des Nitrids kann die Photomaske entfernt werden. Die freiliegenden Teile der dünnen Siliziumoxidschicht 22, die vor dem Nitrid auf der Oberfläche 2 angewachsen war, können mittels einer maskenlosen Atzbehandlung entfernt werden. Dabei wird zwar ein Teil der Oxidschicht 24 gleichfalls entfernt, aber dies wird nicht • bedenklich sein, weil die Schicht 24 viele Male dicker als die Schicht 22 ist und die maskierenden Eigenschaften der Schicht 24 nicht oder nahezu nicht durch eine geringe Herabsetzung der Dicke beeinträchtigt zu werden brauchen.
Aus der Siliziumnitridschicht ist nun eine zweite Maske gebildet, die, wie in der Draufsicht nach Fig. 7 dargestellt ist, eine Anzahl von Flecken 2.6 enthält. Die zweite Nitridmaske 26 bildet zusammen mit der Siliziumoxidschicht 24 eine dritte Maske, die den gross— ten Teil der Oberflä he bedeckt und Öffnungen 27 aufweist, die in der Draufsicht nach Fig. 7 schraffiert dargestellt sind. Es sei bemerkt, dass mit Hilfe derselben Photolackschichtmaske zugleich zwei Masken erhalten sind, und zwar eine Dotierungsmaske 24, 26 und eine Oxidationsmaske 26.
über die Fenster 27 wird eine Verunreinigung,
030045/0761
PHN 9^+1 9 l^" 1 1 .3.80
im vorliegenden Falle Arsen, in den Halbleiterkörper mit einer Dosis von etwa 10 /cm z.B. durch Ionenimplantation eingeführt, wodurch die η-leitenden Zonen 4a, 5a> 6a und 8a erhalten werden. Ein Schnitt durch die Anordnung in dieser Stufe des Verfahrens ist in Fig. 8 dargestellt.
Bevor das versenkte Oxidmuster 10 erzeugt wird, wird in einem folgenden Schritt die genannten erste Oxidschicht 24 durch eine selektive maskenlose Ätzbehandlung entfernt, wobei das Siliziumnitrid nicht oder nahezu nicht angegriffen wird. Dieser Schritt ist nicht notwendig·, aber wird vorzugsweise wohl durchgeführt, um ein versenktes Oxidmuster 10 mit einer möglichst gleichmäs— sigen Dicke zu erhalten. Nach dieser Atzbehandlung ist auf der Oberfläche 2 nur noch die Oxidationsmaske vorhanden, die durch die Siliziumnitridflecke 26 gebildet wird, wie in der Draufsicht nach Fig. 9 dargestellt ist. Der Halbleiterkörper wird dann während etwa 30 Minuten bei einer Temperatur von etwa 750 C einer Nachheizbehandlung unterworfen, um die während der Ionenimplantation ent— standenen Beschädigungen in der Kristallstruktur des Siliziums zu beseitigen.
Das Oxidmuster 10 kann durch Oxidation der nicht von dem Nitrid 26 maskierten Oberflächenteile erzeugt werden. Die Oxidation wird in einem sauerstoffhaltigen Milieu bei einer Temperatur von etwa 11OO°C durchgeführt, bis die Dicke des Oxids etwa 2/um beträgt. Während dieser Oxidation diffundiert die As—Verunreinigung tiefer in den Halbleiterkörper hinein und bildet, wie im Schnitt in Fig. 10 dargestellt ist, unter dem versenkten Oxidmuster 10 die η-leitenden Zonen 4 bis 6 und 8. Die Dicke der Zonen ist unter den gegebenen Bedingungen zwischen etwa 0,5 und 1 /um gelegen. Dabei sei bemerkt, dass die Diffusionskonstante von As in einkristallinem Silizium verhältnismässig niedrig ist. Überraschender— weise wurde aber gefunden, dass bei einer passenden Wahl der Dotierungsstoffkonzentration und/oder der Temperatur die Diffusion von As-Atomen in den Halbleiterkörper doch soviel schneller als die Oxidation vor sich geht, dass η—
030045/0761
PHN 9^19 >!Γ H.3.80
leitende Zonen erlialten werden können, die einen genügend niedrigen spezifischen Fiderstand aufweisen und sich seitlich entlang der Ränder des Oxidmusters bis zu der Oberfläche der Mesas 12 erstrecken. Messungen haben ergeben, dass der Quadratwiderstand der Zonen h bis 6 und 8 etwa Jk -iL beträgt, was für viele Anwendungen genügend niedrig ist. Die Tiefe der Zonen 4-6,8 beträgt, vom Rande des versenkten Oxidmusters 10 her, etwa 0,5 bis 1 mm. Die geringe Tiefe, die im Vergleich zu z.B. Zonen, die weiter unter gleichen Bedingungen mit P oder mit p-typ Verunreinigungen, wie B, dotiert sind, sehr klein ist, weist wichtige Vorteile auf, wie u.a. geringe Streukapazitäten zwischen den isolierten Gate-Elektroden und den Zonen. Ausserdem können dadurch zusätzlich kleine und kompakte Strukturen erhalten werden.
¥ährend der Oxidation diffundieren die in den Zonen 21a angebrachten B—Atone auch tiefer in den Halbleiterkörper 1 hinein und bilden unter dem Oxidmuster die kanalunterbrechenden Zonen 21.
Nach der Oxidationsbehandlung werden die noch verbleibenden Teile 26 der Siliziumnitridschicht mittels einer selektiven Atzbehandlung entfernt.
Die nun freiliegenden Teile der Siliziumoxidschicht 22 können an den Stellen der noch anzubringenden Gate-Elektroden als eine Gate-Isolierung benutzt werden. Vorzugsweise wird jedoch die Oxidschicht 22 mit Hilfe einer maskenlosen Atzbehandlung entfernt. Dabei wird auch eine dünne Schicht des Oxidmusters 10 entfernt werden, aber dies braucht nicht bedenklich zu sein, weil diese entfernte Schicht sehr viel dünner als das Muster 10 sein wird.
Dann wird durch thermische Oxidation in den Mesas das Gate-Dielektrikum in Form einer neuen Oxidschicht 28 angebracht (siehe Schnitt Fig. 11), die eine Dicke von z.B. etwa 80 mn aufweist. An den Stellen der Kontaktmesas wird diese Oxidschicht wieder mittels einer sogenannten Tauchätzbehandlung entfernt, wobei zugleich wieder eine dünne Schicht örtlich von dem versenkten
030045/0761
PHN 9^19 J-6- II.3.8O
Oxidmuster 10 entfernt werden kann, ohne dass die Eigenschaften dieses Musters beeinträchtigt werden. Die Mesas an den Stellen der Kanalgebiete der Transistoren werden während dieser Atzbehandlung von einer Photolackschicht 29 maskiert. Die Anbringung der Maske 29, die sich bis oberhalb des versenkten Oxidmusters erstrecken darf, erfordert keinen kritischen Ausrichtschritt. Nachdem die Schicht 28 örtlich weggeätzt worden ist, können durch Ablagerung und anschliessende Atzung eines geeigneten Leitermaterials die isolierten Gate-Elektroden 14,15 und die Kontakte 16,18 über den Mesas 12 angeordnet werden. Zugleich können auch die die Unterführung 8 kreuzenden Leiter 19 und 20 gebildet werden. Als Leitermaterial kann z.B. dotiertes polykristallines Silizium verwendet wer— den, das bekanntlich ein Material ist, das allgemein bei der Herstellung von Feldeffekttransistoren mit isolierten Gate—Elektroden angewendet wird. Die vorher angebrachten Kontaktzonen 3> 7> 9> können dann gegebenenfalls weggelassen werden. Die η-leitenden Bahnen 14,16,17 können dann ohmsche Kontakte mit den η-leitenden Zonen 4, 6 und 8 und einen pn-übergang mit dem p—leitenden Substrat bilden, dass in den Mesas 12 auch an die Oberfläche 2 grenzt. Auch kann das polykristalline Silizium bei der Ablagerung eigenleitend (undotiert) sein und nachher zur Herabsetzung des Widerstandes η-dotiert werden, wobei an den Stellen der Kontakte die Verunreinigung über das polykristalline Material in den Halbleiterkörper eindiffundiert. In einer anderen Ausführungsform kann, weil bei dem Verfahren nach der Erfindung die Gate-Elektroden 14,15 nicht als Dotierungsmaske für die Anbringung der Source- und Drainzonen der Transistoren verwendet werden, statt polykristallinen Siliziums auch mit Vorteil ein Metall mit einem niedrigeren spezifischen Widerstand als polykristallines Silizium, z.B. Al, gewählt werden. In diesem Falle müssen vor der Anbringung des Aluminiums die n—leitenden Kontaktzonen 5>7»9 durch Dotierung der Kontaktmesas mit einer η-Typ Verunreinigung, wie Phosphor, angebracht werden.
030045/0761
PHN 9^19 ^ 10 11.3.80
Die Anordnung· ist dann grundsätzlich fertig, "wobei gegebenenfalls über das Ganze noch eine G-lasschicht 30 als Passivierungsschicht angebracht werden kann. Das hier beschriebene Verfahren ist einfach und weist, weil es völlig oder wenigstens praktisch völlig selbstregistrierend, ist, grosse Vorteile auf. Insbesondere können die Abmessungen der Elemente klein und kann ihre Packungsdichte sehr gross sein. Für die Breite des Nitridstreifens 23 kann der Mindestwert, der mit Hilfe bekannter photolithographischer Techniken erreicht werden kann, gewählt werden. Ein ¥ert für diese Breite beträgt z.B. 5/um> was bei einem 2/um dicken Oxidmuster eine Breite von 3/um der Kanalgebiete der Transistoren und der diffundierten Zonen k - 6,8 ergibt.
o Ein weiterer wichtiger Aspekt des hier beschriebenen Verfahrens besteht darin, dass zugleich mit den Source- und Drainzonen der Transistoren auch diffundierte Unterführungen 8 gebildet werden können, wodurch eine vollständige Verbindungsschicht erhalten wird. Die Streukapazitäten zwischen der Unterführung 8 und den Leiterbahnen 19,20 sind dabei infolge des dicken Oxidmusters 10 sehr niedrig.
Es dürfte einleuchten, dass sich die Erfindung nicht auf die hier gegebenen Ausführungsbeispiele be— schränkt, sondern dass im Rahmen der Erfindung für den Fachmann noch viele Abwandlungen möglich sind.
030045/0761

Claims (1)

  1. PHN 9^19 *& 11.3.80
    Patentansprüche: JUIDIUI
    1. Verfahren zur vollständig selbstregistrieren— den Herstellung eines Feldeffekttransistors mit isolierter Gate-Elektrode, bei dem ein Siliziumkörper, von dem wenigstens ein an eine Oberfläche grenzendes Teilgebiet vom einen Leitungstyp ist, unter Verwendung einer Maskierungsschicht aus einem von Siliziumoxid verschiedenen Material, die das darunterliegende Material des Halbleiterkörpers gegen Oxidation maskiert, mit einer Anzahl von Oberflächenzonen vom zweiten Leitungstyp versehen wird, aus denen die Source- und die Drainzone des Transistors gebildet werden, wonach dieser Körper mit Hilfe einer Oxidationsbehandlung mit einem wenigstens über einen Teil seiner Dicke in den Siliziumkörper versenkten Oxidmuster versehen wird, das sich über den Oberflächenzonen und über den angrenzenden Teilen des Siliziumkörpers erstreckt und eine Anzahl von Offnungen aufweist, die mesaförmige Gebiete des Halbleiterkörpers definieren, die das Kanalgebiet des Transistors und Kontaktgebiete der Zonen, die in den mesaförmigen Gebieten neben dem versenkten Oxidmuster an die Oberfläche des Körpers grenzen, bilden, dadurch gekennzeichnet, dass, bevor die Oberflächenzonen gebildet werden, aus der genannten Maskierungsschicht eine erste Maske in Form eines Streifens gebildet wird, der die Oberflächenteile des Halbleiterkörpers, an denen die Oberflächenzonen, die Kontaktgebiete und das Kanalgebiet erzeugt werden, bedeckt und die genannten angrenzenden Teile des Halbleiterkörpers freilässt, und dass unter Verwendung dieser ersten Maske als Dotierungsmaske in den angrenzenden Teilen des Halbleiterkörpers eine Dotierung vom einen Leitungstyp angebracht und unter Verwendung derselben Maske als Oxidationsmaske die angrenzenden Teile mit einer ersten Oxidschicht versehen werden, wonach die erste
    030045/0761
    PHN 9^19 *$ 11.3.80
    Maske einer selektiven Atzbehandlung unterworfen wird, wobei sich quer über die ganze Breite des Streifens erstreckende Teile der ersten Maske an den Stellen der anzubringenden Oberflächenzonen entfernt werden und aus der ersten Maske eine zweite Maske erhalten wird, die das Kanalgebiet des Transistors und die Kontaktgebiete der Zonen bedeckt und die zusammen mit der ersten Siliziumoxidschicht eine dritte Maske bildet, die Fenster über Teilen des Halbleiterkörpers aufweist, an denen die Oberflächenzonen angebracht werden, wonach für diese Oberflächenzonen über die genannten Fenster in die freiliegende Teile des Halbleiterkörpers eine Verunreinigung vom zweiten Leitungstyp eingeführt wird, wonach das versenkte Oxidmuster mit Hilfe einer Oxidationsbehandlung erzeigt wird, wobei der Halbleiterkörper örtlich von der zweiten Maske gegen Oxidation maskiert wird, und wobei die in den Halbleiterkörper eingeführten Verunreinigungen vom zweiten und vom ersten Leitungatyp weiter in den Halbleiterkörper eindiffundieren und die genannten Oberflächenzonen vom zweiten Leitungstyp in den angrenzenden Teilen des Halbleiterkörpers kanalunterbrechende Zonen vom gleichen Leitungstyp wie der Halbleiterkörper und mit einer höheren Dotierungskonzentration bilden, wonach die verbleibenden Teile der gegen Oxidation maskierenden Maskierungsschicht, die die zweite Maske bilden, völlig entfernt werden und in den auf diese Weise freigelegten Offnungen im versenkten Oxidmuster eine isolierte Gate-Elektrode des Feldeffekttransistors und Kontakte für die Oberflächenzonen angebracht werden.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass weitere Schaltungselemente in dem Halbleiterkörper angebracht werden, für die in dem Halbleiterkörper zugleich mit den Oberflächenzonen, die die Source— und die Drainzone des genannten Feldeffekttransistors bilden, weitere Oberflächenzonen vom zweiten Leitungstyp erzeugt werden, die leitende Verbindungen zwischen unterschiedlichen Schaltungselementen bilden.
    3· Verfahren nach Anspruch 1 oder 2, dadurch ge-
    030045/0761
    PHN 9^19 20" 1 1 .3.80
    kennzeichnet, dass ein Halbleiterkörper aus p-leitendem Silizium verwendet wird, und dass die Oberflächenzonen mit einer η-Typ Verunreinigung dotiert werden, die aus der durch As und Sb gebildeten Gruppe gewählt wird. k. Verfahren nach Anspruch 3> dadurch gekennzeichnet, dass als Verunreinigung As in einer Dosis von min-
    1 h /2
    destens 5· 10 Atomen/cm verwendet wird.
    5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass als erste Siliziumoxidschicht, die auf den genannten angrenzenden Oberflächenteilen des Halbleiterkörpers neben der zweiten Maske liegt und zusammen mit der zweiten Maske die dritte Maske bildet, eine Schicht mit einer Dicke von höchstens etwa 0,5 /um verwendet wird.
    6. Verfahren nach Anspruch 5> dadurch gekennzeichnet, dass die erste Siliziumoxidschicht nach dem Einführen der Verunreinigungen in den Halbleiterkörper zum Erhalten der Oberflächenzonen vom zweiten Leitungstyp und vor der Anbringung des versenkten Oxidmusters entfernt wird, wodurch das versenkte Oxidmusters eine praktisch gleichmässige Dicke aufweist.
    7. Verfahren nach einem oder mehrereren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass nach der Anbringung des versenkten Oxidmusters in den Mesas an den Stellen der Oberflächenzonen Kontaktzonen vom zweiten Leitungstyp über die Offnungen im versenkten Oxidmuster angebracht werden.
    8. Verfahren nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass als Maskierungsschicht, aus der die erste und die zweite Maske gebildet werden, eine Siliziumnitridschicht verwendet wird.
    9. Integrierte Schaltung, die durch Anwendung eines Verfahrens nach einem oder mehreren der vorstehenden Ansprüche hergestellt ist.
    030045/0761
DE19803015101 1979-04-23 1980-04-19 Verfahren zur herstellung eines feldeffekttransistors mit isolierter gate-elektrode und durch ein derartiges verfahren hergestellter transistor Granted DE3015101A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7903158A NL7903158A (nl) 1979-04-23 1979-04-23 Werkwijze voor het vervaardigen van een veldeffekt- transistor met geisoleerde poortelektrode, en transistor vervaardigd door toepassing van een derge- lijke werkwijze.

Publications (2)

Publication Number Publication Date
DE3015101A1 true DE3015101A1 (de) 1980-11-06
DE3015101C2 DE3015101C2 (de) 1990-03-29

Family

ID=19833027

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803015101 Granted DE3015101A1 (de) 1979-04-23 1980-04-19 Verfahren zur herstellung eines feldeffekttransistors mit isolierter gate-elektrode und durch ein derartiges verfahren hergestellter transistor

Country Status (10)

Country Link
US (1) US4343079A (de)
JP (1) JPS55141758A (de)
AU (1) AU537858B2 (de)
CA (1) CA1146675A (de)
CH (1) CH653482A5 (de)
DE (1) DE3015101A1 (de)
FR (1) FR2455361A1 (de)
GB (1) GB2047961B (de)
IT (1) IT1140878B (de)
NL (1) NL7903158A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55156370A (en) * 1979-05-25 1980-12-05 Hitachi Ltd Manufacture of semiconductor device
US5252505A (en) * 1979-05-25 1993-10-12 Hitachi, Ltd. Method for manufacturing a semiconductor device
JPS60106142A (ja) * 1983-11-15 1985-06-11 Nec Corp 半導体素子の製造方法
US4675982A (en) * 1985-10-31 1987-06-30 International Business Machines Corporation Method of making self-aligned recessed oxide isolation regions
DE69333881T2 (de) 1992-07-31 2006-07-13 Hughes Electronics Corp., El Segundo Sicherheitssystem für eine integrierte Schaltung und Verfahren mit implantierten Verbindungen
US5973375A (en) * 1997-06-06 1999-10-26 Hughes Electronics Corporation Camouflaged circuit structure with step implants

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3698966A (en) * 1970-02-26 1972-10-17 North American Rockwell Processes using a masking layer for producing field effect devices having oxide isolation
US4023195A (en) * 1974-10-23 1977-05-10 Smc Microsystems Corporation MOS field-effect transistor structure with mesa-like contact and gate areas and selectively deeper junctions
US4043848A (en) * 1971-04-30 1977-08-23 Texas Instruments Incorporated Method of fabrication of insulated gate field effect semiconductor devices
NL7704636A (nl) * 1976-04-28 1977-11-01 Hitachi Ltd Mis-type halfgeleiderinrichting met een grote doorslagspanning, alsmede werkwijze ter ver- vaardiging daarvan.

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL164424C (nl) * 1970-06-04 1980-12-15 Philips Nv Werkwijze voor het vervaardigen van een veldeffect- transistor met een geisoleerde stuurelektrode, waarbij een door een tegen oxydatie maskerende laag vrijgelaten deel van het oppervlak van een siliciumlichaam aan een oxydatiebehandeling wordt onderworpen ter verkrijging van een althans gedeeltelijk in het siliciumlichaam verzonken siliciumoxydelaag.
NL173110C (nl) * 1971-03-17 1983-12-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een uit ten minste twee deellagen van verschillend materiaal samengestelde maskeringslaag wordt aangebracht.
JPS5528229B1 (de) * 1971-03-19 1980-07-26
NL7113561A (de) * 1971-10-02 1973-04-04
US4013484A (en) * 1976-02-25 1977-03-22 Intel Corporation High density CMOS process
NL185376C (nl) * 1976-10-25 1990-03-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
JPS53123661A (en) * 1977-04-04 1978-10-28 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS53123678A (en) * 1977-04-04 1978-10-28 Nec Corp Manufacture of field effect semiconductor device of insulation gate type
JPS53144280A (en) * 1977-05-23 1978-12-15 Hitachi Ltd Mis semiconductor device
US4268950A (en) * 1978-06-05 1981-05-26 Texas Instruments Incorporated Post-metal ion implant programmable MOS read only memory
US4168999A (en) * 1978-12-26 1979-09-25 Fairchild Camera And Instrument Corporation Method for forming oxide isolated integrated injection logic semiconductor structures having minimal encroachment utilizing special masking techniques

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3698966A (en) * 1970-02-26 1972-10-17 North American Rockwell Processes using a masking layer for producing field effect devices having oxide isolation
US4043848A (en) * 1971-04-30 1977-08-23 Texas Instruments Incorporated Method of fabrication of insulated gate field effect semiconductor devices
US4023195A (en) * 1974-10-23 1977-05-10 Smc Microsystems Corporation MOS field-effect transistor structure with mesa-like contact and gate areas and selectively deeper junctions
NL7704636A (nl) * 1976-04-28 1977-11-01 Hitachi Ltd Mis-type halfgeleiderinrichting met een grote doorslagspanning, alsmede werkwijze ter ver- vaardiging daarvan.

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NL-Z.: Philips Res. Repts., Bd. 26, 1971, S. 166-180 *

Also Published As

Publication number Publication date
DE3015101C2 (de) 1990-03-29
JPS55141758A (en) 1980-11-05
AU5765180A (en) 1980-10-30
IT1140878B (it) 1986-10-10
FR2455361B1 (de) 1983-04-29
CA1146675A (en) 1983-05-17
US4343079A (en) 1982-08-10
GB2047961A (en) 1980-12-03
NL7903158A (nl) 1980-10-27
CH653482A5 (de) 1985-12-31
FR2455361A1 (fr) 1980-11-21
IT8021514A0 (it) 1980-04-18
AU537858B2 (en) 1984-07-19
GB2047961B (en) 1983-08-03

Similar Documents

Publication Publication Date Title
DE2745857C2 (de)
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE2502235C2 (de)
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE4233236C2 (de) Halbleitereinrichtung mit einem Wannenbereich für einen MOS-Transistor und Herstellungsverfahren dafür
DE3150222C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3245064C2 (de)
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE3237539A1 (de) Mikroelektronisches schattenmaskierverfahren zur verminderung des punchthrough
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2253702A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung
DE2646308A1 (de) Verfahren zur herstellung elektronischer anordnungen
DE3780484T2 (de) Loeschbarer programmierbarer nurlesespeicher mit gleitgate-feldeffekttransistoren.
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
WO2006037526A2 (de) Lateraler dmos-transistor und verfahren zu seiner herstellung
DE3014363A1 (de) Verfahren zur herstellung integrierter schaltungen mit hilfe einer mehrschichtenmaske und durch dieses verfahren hergestellte anordnungen
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2453279C3 (de) Halbleiteranordnung
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE3015782A1 (de) Feldeffekttransistor mit isolierter steuerelektrode und verfahren zur herstellung desselben
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3842749A1 (de) Verfahren zum herstellen einer integrierten schaltung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee