DE3014363A1 - Verfahren zur herstellung integrierter schaltungen mit hilfe einer mehrschichtenmaske und durch dieses verfahren hergestellte anordnungen - Google Patents
Verfahren zur herstellung integrierter schaltungen mit hilfe einer mehrschichtenmaske und durch dieses verfahren hergestellte anordnungenInfo
- Publication number
- DE3014363A1 DE3014363A1 DE19803014363 DE3014363A DE3014363A1 DE 3014363 A1 DE3014363 A1 DE 3014363A1 DE 19803014363 DE19803014363 DE 19803014363 DE 3014363 A DE3014363 A DE 3014363A DE 3014363 A1 DE3014363 A1 DE 3014363A1
- Authority
- DE
- Germany
- Prior art keywords
- mask
- layer
- base
- opening
- semiconductor body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
u m,:i;n-'p!r-:!r·-"■■-·>'■■ ":!'GP. Eindh
27.2.80 -r oniioßi phf 79522
Verfahren zur Herstellung integrierter Schaltungen mit Hilfe einer Mehrschichtenmaske und durch dieses
Verfahren hergestellte Anordnungen.
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit
einem Halbleiterkörper, der an einer Oberfläche mit einem Transistor mit einem Emittergebiet und einem
Kollektorgebiet vom ersten Leitungstyp und einem zwischenliegenden Basisgebiet vom zweiten Leitungstyp versehen wird, wobei auf der Oberfläche eine Maske,
die mindestens zwei Teilschichten enthält, und zwar eine untere Schicht und eine darüber gebildete
zweite Schicht, die in bezug aufeinander selektiv ätzbar sind, angebracht wird, wobei diese Maske einen
ersten Maskenteil enthält, der das Gebiet des Emitters und ein Gebiet eines extrinsic-Teiles der Basis
am Umfang des Emitters bedeckt und von einer Öffnung begrenzt wird, über die eine Zone vom zweiten Leitungstyp
in dem Halbleiterkörper erzeugt wird und die Unterschicht einer selektiven Atzbehandlung unterworfen
wird, wobei durch seitliche Atzung ein Rand . der Unterschicht des ersten Maskenteiles entfernt
wird, wonach über den auf diese Weise freigelegten Teil der Oberfläche wieder eine Verunreinigung vom
zweiten Typ in den Halbleiterkörper zur Bildung des genannten extrinsic Teiles der Basis eingeführt wird,
und wobei an den Stellen, an denen die genannte zweite Schicht und die Unterschicht entfernt sind, eine
Isolierschicht aus einem Material gebildet wird, inbezug auf das die Schichten des ersten Maskenteiles
selektiv ätzbar sind, wonach der erste Maskenteil völlig entfernt werden kann und über die auf diese
Veise erhaltene Öffnung der Emitter und der intrinsic-Teil
der Basis gebildet werden.
Es ist bekannt, dass die Eigenschaften von
Halbleiteranordnungen von der Form und den Abmessungen
030045/0679
der verschiedenen im Halbleitermaterial gebildeten Elemente abhängig sind. Um das Verhalten dieser Anordnungen
bei sehr hohen Frequenzen zu verbessern, wird versucht, die Abmessungen zu verkleinern und
die Genauigkeit in den Positionierungen der Gebiete zu vergrössern.
Ein Verfahren der obengenannten Art ist u.a. aus der US - PS 3.940.288 bekannt. Bei diesem bekannten
Verfahren wird eine Maske mit drei aufeinander liegenden Schichten aus abwechselnd Siliziumoxid und
Siliziumnitrid verwendet. Auf diese Weise ist es möglich, ausser einem Emitter mit sehr kleinen Abmessungen
eine Basis mit niedrigem Basiswiderstand
r., zu erhalten. Es ist aber mit demselben Verfahbb
ren nicht möglich, eine gleichzeitige Selbstregistrierung
der Basiskontaktöffnung, der Emitterkontakt- | öffnung und der Kollektorkontaktöffnung und gegebe- I
nenfalls der Isolierzonen zu erhalten, wodurch es möglich wäre, diese Offnungen in einem minimalen ,
gegenseitigen Abstand ohne Berücksichtigung der Aus- I richttoleranzen aufeinanderfolgender Masken anzu- !
bringen. . :
Die vorliegende Erfindung hat insbesondere die Aufgabe, diesen Nachteilen zu begegnen und ein
Verfahren zu schaffen, bei dem Kontaktöffnungen des
Emitters, der Basis und des Kollektors selbstregistrierend erhalten und zu gleicher Zeit Kontaktöffnungen
und Diffusionsfenster oder Implantationsfenster minimaler Breite mit minimalen Abständen zwischen
diesen Offnungen und diesen Fenstern hergestellt werden
können.
Nach der Erfindung wird eine Mehrschichtenbasismaske
benutzt, in der grundsätzlich nacheinander anzubringende Gebiete völlig definiert .-.sind. Während
dieses Verfahrens werden Teile der genannten Maske mit Hilfe von Abdeckschichten geschützt oder entfernt,
deren Positionierung unbedenklich einer gewissen Toleranz unterworfen werden kann. Nach der Er-
030045/0679
findung wird weiter die selektive Unterätzung einer der Schichten der Maske zum Erhalten von Offnungen
sehr kleiner Abmessungen benutzt.
Ein Verfahren der eingangs beschriebenen Art ist nach der Erfindung dadurch gekennzeichnet,
dass eine Maske verwendet wird, die mit einem zweiten Maskenteil versehen ist, der von dem genannten
ersten Maskenteil durch die genannte Öffnung in der Maske getrennt ist, dass die Unterschicht des zwei-'
ten Maskenteiles ebenfalls einer selektiven Atzbehandlung unterworfen wird, wobei durch seitliche
Atzung der Rand der Unterschicht in diesem zweiten Maskenteil an mindestens zwei Stellen entfernt wird,.
wodurch zwei Fenster erhalten werden, von denen eines, das auf der Seite der genannten Öffnung in der
Maske liegt, für die Bildung eines Basiskontakts bestimmt ist, während das andere, das auf der gegenüberliegende
Seite des zweiten Maskenteils liegt, für die Bildung eines Kollektorkontakts bestimmt ist, und
dass über dass erste Fenster eine JEContaktzone vom
zweiten Leitungstyp im Halbleiterkörper erzeugt wird, die mit der über die genannte Öffnung angebrachten
Zone verbunden ist.
Die Kontaktöffnungen und die Grenzen der
verschiedenen Gebiete, die durch das Verfahren nach der Erfindung erzeugt werden, sind alle durch die
Maske bestimmt, die am Anfang des Vorgangs gebildet ist.
Die Fenster, die zu beiden Seiten des genannten zweiten Maskenteils durch selektive Entfernung
der zwei Ränder der Unterschicht gebildet werden, weisen eine Breite auf, die praktisch gleich
der Tiefe der Unterätzung der Unterschicht ist, wodurch diesen Fenstern, die als Kontaktöffnungen dienen
müssen, eine minimale Abmessung gegeben werden kann.
Der gegenseitige Abstand des Basiskontaktfensters und des Kollektorkontaktfensters, die zu bei-
030045/0679
den Seiten des zweiten Maskenteiles gebildet werden, ist von der Breite dieses Teiles abhängig. Diesem gegenseitigen
Abstand kann ein optimaler ¥ert gegeben werden, der erwünschtenfalls sehr klein sein kann
und nur durch Isolationsbedingungen zwischen den Kontakten beschränkt wird. Ebenso wird der gegenseitige
Abstand des Emitters und des Basiskontakts durch den gegenseitigen Abstand der beiden Maskenteile in
der genannten Maske bestimmt. Dieser gegenseitige Abstand kann einen sehr geringen Wert aufweisen.
Ausser den Vorteilen einer minimalen Emitterbreite und eines sehr geringen inneren Basiswiderstandes
r, , ermöglicht das Verfahren nach der Erfindung eine Selbstregistrierung der Zonen und Fenster,
die für die Emitter-, Basis- und Kollektorkontakte benötigt werden.
Bei einer bevorzugten Ausführungsform der
Erfindung ist die Maske mit mindestens drei Schichten versehen, wobei eine Hilfsschicht insbesondere unter
der genannten Unterschicht angebracht ist, wobei diese Hilfsschicht derart gewählt ist, dass sie selektiv in
bezug auf die genannte isolierende Maskenschicht geätzt werden kann und dass infolge der seitlichen
Atzung der Unterschicht ein Streifen der genannten Hilfsschicht freigelegt wird, der seinerseits selektiv
in bezug auf die genannte isolierende Maskenschicht entfernt wird, um die genannten Fenster zu bilden, die
für die Basis- und Kollektorkontakte benutzt werden. Diese bevorzugte Ausführungsform weist u.a. den Vorteil
auf, dass die Wahl verschiedener Materialien für die Bildung der Maske vergrössert wird, wodurch es
möglich ist, eine Kombination von Schichten zu bestimmen, die die Selektivität der Atzung unter den einfachsten
Betriebsbedingungen gewährleisten.
Eine weitere wichtige bevorzugte Ausführungsform ist dadurch gekennzeichnet, dass eine Maske
verwendet wird, von der mindestens eine der Teilschichten gegen. Oxidation des Halbleiterkörpers be-
030045/0679
27.2.80 g 30H363 PHF 79522
ständig ist, so dass die genannte isolierende Maskenschicht
durch, örtliche Oxidation der freien Oberfläche des Halbleiterkörpers gebildet werden kann.
Das Verfahren nach der Erfindung ermöglicht nicht nur eine Selbstregistrierung der aktiven Gebiete
und Zonen des Transistors sowie der Fenster für die Kontakte, sondern auch eine Selbstregistrierung tiefer
Isolierzonen einer integrierten Schaltung, insbesondere wenn sie durch dielektrisches Material gebildet
werden. Nach einer besonders günstigen Ausführungsform des erfindungsgemässen Verfahrens wird für die
Bildung eines tiefliegenden Isoliergebietes am Umfang des Transistors, wobei wenigstens bestimmte Grenzen
des genannten tiefliegenden Gebietes während der ersten Atzung der Form der Maske angegeben sind, vorzugsweise
wie folgt verfahren: Zunächst wird die Form der genannten ersten und zweiten Maskenteile in der
genannten zweiten Schicht bestimmt; dann wird in die genannte Unterschicht ein Dotierungsfenster geätzt,
über das die Isolierzone erzeugt wird, wonach in der Unterschicht die genannte Öffnung in der Maske angebracht
wird, die über dem fremdleitenden Teil der Basis liegt.
Das Isoliergebiet entspricht also genau den Lagen der aktiven Gebiete der Transistoren und den für
die Kontakte bestimmten Offnungen.
Die aktiven Gebiete und Kontaktzonen werden vorzugsweuse durch Ionenimplantation erzeugt. In diesem
Falle können die Abdeckschichten aus lichtempfindlichem
Lack oder aus einem organischen Material vom Polyamidtyp hergestellt werden; weil diese Abdeckschichten
nicht die Abmessungen der Gebiete und der Offnungen bestimmen, erfordern sie keine grosse Genauigkeit
in der Abmessung oder der Lage in bezug auf die Maske selber.
Die Erfindung bezieht sich weiterhin auf
eine Halbleiteranordnung, die nicht nur durch die Tatsache, dass sie durch das genannte Verfahren erhalten
ist, sondern auch durch ihrer Struktur gekennzeichnet
wird, in der mindestens einer der Transistoren, die diese Anordnung bilden, ein Basisgebiet enthält, das
derart angebracht ist, dass es von dem intrinsic-Teil der Basis zu dem Basiskontakt nacheinander mit einem
extrinsic-Teil mit einer Verbindungszone und einer Kontaktzone versehen ist.
Die durch das Verfahren nach der Erfindung hergestellte Anordnung weist eine Struktur auf, die
für die Anwendung bei hohen Frequenzen besonders günstig ist: Die Abmessungen sind minimal und genau.
Die inneren Basiswiderstände sind sehr gering. Aus— serdem wird der Abstand zwischen der Basiskontaktzone
und der Kollektorkontaktzone mit grosser Genauigkeit erhalten.
Einige Ausführungsformen der Erfindung
sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Figuren 1A bis 1H schematische Schnitte .
durch eine Halbleiteranordnung entsprechend den wichtigsten
aufeinanderfolgenden Stufen der Herstellung durch das Verfahren nach der Erfindung,
Fig. 11 einen schematischen .Schnitt durch
einen anderen Transistortyp, der durch das Verfahren nach der Erfindung hergestellt werden kann, in der
Endstufe seiner Herstellung,
Figuren 2A bis 2N schematische Schnitte durch eine Halbleiteranordnung, die gemäss einer weiteren
Ausführungsform der Erfindung hergestellt ist,
Figuren 3A bis ?>~L Draufsichten entsprechend
den Schnitten nach den Figuren 2A bis 2F, und
Figuren k A bis 4D eine Abwandlung einer an
Hand der Figuren 2 beschriebenen Ausführungsform des
Verfahrens nach der Erfindung.
Es sei bemerkt, dass in den Figuren die Verhältnisse,
insbesondere was die Dicke der verschiedenen Schichten anbelangt, der Deutlichkeit halber nicht
berücksichtigt sind.
030045/0679
27.2.80 ir 30Ί43ο3 PHF 79522
Figuren 1A bis 1H zeigen in verschiedenen
Stufen ihrer Herstellung eine Halbleiteranordnung mit mindestens einem Transistor mit seinen drei aufeinanderfolgenden
Gebieten, deren Leitungstypen sich abwechseln: einem sehr schmalen Emitte, einer Basis und
einem Kollektor. Das Basisgebiet enthält nach der Erfindung mehrere Teile: eine intrinsic-Basiszone, die
als intrinsic-Teil des Basisgebietes bezeichnet wird und unter dem Emitter liegt, und einen extrinsic-Teil,
der einen sich fluchtrecht zu dem intrinsic-Teil erstreckenden ersten Teil, eine Basiskontaktzone und eine
Verbindungszone zwischen dem ersten Teil und der
Kontaktzone enthält.
Die Anordnung wird, ausgehend von einem flachen Halbleiterkörper, im allgemeinen aus Silizium,
hergestellt, von dem mindestens der Oberflächenteil, in dem der Kollektor gebildet werden wird, einen ersten
Leitungstyp aufweist. Dieser Oberflächenteil des Halbleiterkörpers ist in den Figuren 1A bis 1H mit 1
bezeichnet.
Auf der oberen Fläche dieses Halble±terkörpers 1 wird eine Maske aus mehreren Schutzschichten
gebildet, unter denen mindestens eine Unterschicht 2 und eine zweite Schicht 3, die über der Unterschicht
2 angebracht ist. Diese Schichten sind aus verschiedenen in bezug aufeinander selektiv ätzbaren Materialien
hergestellt, so dass die Unterschicht 2 selektiv in bezug auf die zweite Schicht geätzt werden kann, und umgekehrt
.
Als Unterschicht kann z.B. eine Schicht 2 aus Siliziumnitrid mit einer Dicke von Ο,θ6 bis 0,1 /um
und als zweite Schicht eine Schicht 3 aus Siliziumoxid
mit einer Dicke von 0,1 bis 0,2 /um verwendet werden. Die Maske ist in Fig. 1A dargestellt und enthält einen
ersten Maskenteil k und Offnungen, wie die Öffnung 5»
die an den Rand des Teiles 4 grenzt.
Nach der Erfindung enthält die Maske weiter einen zweiten Maskenteil 8 in der Nähe des ersten Tei-
030045/0679
ORIGINAL INSPECTED
27.2.80 /r 30143S3 PHF 79522
·· les 4, der vom letzteren Teil durch die Öffnung 5 oder
durch wenigstens einen Teil dieser Öffnung getrennt ist.
Über die Öffnung 5 der Maske wird in den
Halbleiterkörper 1 eine Dotierungsverunreinigung vom zweiten Leitungstyp eingeführt, wodurch der eine Verbindungszone
9 für das Gebiet bildende Teil der Basis erhalten wird.'
Diese Verunreinigung wird vorzugsweise in einer hohen Konzentration z.B. mit Hilfe von Ionenimplantation
angebracht. Eine Abdeckschicht 10 aus photoempfindlichem Lack oder aus einem organischen
Material vom Polyamidtyp kann dabei dazu benutzt werden, den Teil 5a der Öffnung in der Maske zu schützen,
an dem die Einführung von Verunreinigungen nicht erwünscht ist. Auch könnte eine Diffusionstechnik zum
Erhalten der Verbindungszone 9 verwendet werden, wobei die Unterschicht 2 auf dem Teil 5a der Öffnung in
der Maske erhalten bleiben müsste; dies ist mit der gestrichelten Linie 11 in Fig. 1A angegeben, wobei
die Lage des zweiten Maskenteiles 8 durch die zweite Schicht 3 dieses Teiles definiert ist. Nach der Diffusion
kann der zweite Teil 8 in die Konfiguration gebracht werden, wie sie durch volle Linien in Fig.
1A dargestellt ist, wobei der Teil der zweiten Schicht
3 als Referenz bei der selektiven Entfernung der Unterschicht 2 verwendet wird.
Nach Fig. 1B wird durch laterale Atzung
der Unterschicht 2 von der Öffnung 5 her ein Rand 12
dieser Unterschicht am Umfang des ersten Maskenteils
4 entfernt. Während dieser Bearbeitung wird der zweite Maskenteil 8 von einer Abdeckschicht 13 geeigneter
Art, z.B. aus polymerisiertem Photolack, geschützt. Die zweite Schicht 3 des Maskenteiles 4 wird dann
selektiv entfernt, wobei die Schutzschicht 13 oder
eine andere Abdeckschicht 13a ähnlicher Form verwendet
wird, wie in Fig. 1C dargestellt ist. Daher bleibt von dem ersten Maskenteil 4 nur die
030045/0673
Unterschicht 2 zurück. Von der freien Oberfläche des Halbleiterkörpers 1 her wird dann eine Dotierung vom
zweiten Leitungstyp z.B. durch Ionenimplantation zur Bildung des extrinsic-Teiles 14 des Basisgebietes des
Transistors am Umfang des ersten Maskenteiles 4 angebracht. Das implantierte Gebiet erstreckt sich andererseits
bis zu der Grenze der Abdeckschicht 13a in einem Teil der Verbindungszone 9 vom gleichen
Leitungstyp, so dass der gemeinsame Teil 14a für eine
gute elektrische Kontinuität zwischen der Verbindungszone 9 und dem extrinsic Teil 14 des Basisgebietes
sorgt.
Es ist einleuchtend, dass die Grenzen der Abdeckschicht 13a (gleich wie die der Abdeckschicht
13) keine grosse Genauigkeit erfordern.
Nach Entfernung der Schicht 13a wird eine isolierende Maskenschicht 15 über die ganze freie
Oberfläche des Halbleiterkörpers 1 z.B. durch Oxidation bei hoher Temperatur angebracht, wobei die Unterschicht
2 aus Siliziumnitrid den Halbleiterkörper an den Stellen des ersten und des zweiten Maskenteiles
4,8 maskiert, wie in Fig. 1D dargestellt ist; die isolierende Maskenschicht I5 wird an den Stellen
gebildet, an denen die zweite Schicht 3 und die Unter-Schicht 2 beide entfernt sind. Es sei bemerkt, dass
die Unterschicht 3> die im vorliegenden Beispiel aus
Siliziumnitrid besteht, selektiv in bezug auf die isolierende Maskenschicht aus Oxid 15 geätzt werden
kann, wodurch es, wie noch näher auseinandergesetzt werden wird, möglich wird, die Unterschicht 2 mehrere
Male zu ätzen, während die isolierende Masken— schicht 15 erhalten bleibt, ohne dass eine sehr genau
angebrachte Schutzschicht erforderlich ist.
Andererseits bietet die im vorliegenden Beispiel genannte Tatsache der Erhaltung der isolierenden
Maskenschicht I5 dLirch thermische Oxidation
der freien Oberfläche des Halbleiterkörpers den Vorteil, dass die genannte Schicht 15 nicht an der Stelle
030045/0679
27.2.80 J*r "-Ϊ fl 1 £1 (R; "ϊ PHF 79522
des zweiten Maskenteiles gebildet wird, an dem die genannte Schicht I5 nicht erwünscht ist. Dasselbe
Ergebnis könnte durch anodische Oxidation der freien Oberfläche des Halbleiterkörpers erzielt werden.
Dadurch wird jedoch nicht die Anwendung jeder anderen bekannten Technik ausgeschlossen, die
es ohne genaue Photornaskierungsbearbeitung ermöglicht, Teile einer isolierenden Maskenschicht zu entfernen,
die die Oberfläche der Maskenteile 4,8 bedeckt, Wobei die Möglichkeit zur selektiven Ablagerung oder
Entfernung'von Material benutzt wird.
Wie in Fig. 1E angegeben ist, wird dann
nach der Erfindung die Unterschicht 2 des Maskenteiles 8. einer lateralen Atzbehandlung unterworfen,
wobei von diesem zweiten Teil zwei Ränder 17 und 1.8 der genannten Unterschicht entfernt und an den Stellen der genannten Ränder zwei Fenster 17a· und I8a
gebildet werden. Das Fenster 17a- dient für den Basiskontakt
des Transistors, während das Fenster 18a für den Kollektorkontakt bestimmt ist. Diese beiden Fenster
liegen zu beiden Seiten des zweiten Maskenteils 8. Beim Atzen der beiden Ränder 17 und 18 der Unterschicht
2 im zweiten Maskenteil 8 wird der erste Maskenteil 4 von einer Abdeckschicht 20 z.B. der
gleichen Art wie die Abdeckschicht 13 geschützt (Fig. IB). Die Abdeckschicht 20 darf weit aus dem
Umfang des verbleibenden Teiles des ersten Maskenteiles hervorragen, so dass eine sehr genaue Positionierung
dieser Abdeckschicht nicht erforderlich ist.
Dann wird die Abdeckschicht 20, gleich wie der Teil der zweiten Schicht 3 des zweiten Maskenteiles
8, entfernt. Die letztere Atzbehandlung kann . ohne Schutz der isolierenden Maskenschicht 15 durchgeführt
werden, z.B. dadurch, dass sichergestellt wird, dass die zweite Schicht 3 eine Verunreinigung
enthält, wodurch die Lösungsgeschwindigkeit in einer
Lösung von Fluorwasserstoffsäure wesentlich grosser
030045/0679
im Vergleich zu dem reinen Siliziumoxid ist, das die Schicht 15 bildet. Von der Isolierschicht 15 bleibt
dann ein genügend dicker Teil zurück. In einer anderen Ausführungsform könnte auch die Schicht 15 dicker
als die zweite Schicht 3 gemacht werden.
Mit Hilfe einer neuen Abdeckschicht 21 (siehe Fig. IF) aus Z0B. polymerisiertem Photolack wird das
Fenster 17a für den Basiskontakt selektiert. Über dieses
Fenster wird in dem Halbleiterkörper durch Ionenimplantation eine Verunreinigung vom zweiten Leitungstyp angebracht, wodurch eine Kontaktzone 22 gebildet
wird, die an die Verbindungszone 9 des Basisgebiets
des Transistors grenzt.
Anschliessend wird die Abdeckschicht 21 entfernt und wird mit einer anderen Abdeckschicht 23 (in
Fig. 1F durch eine gestrichelte Linie dargestellt) das Fenster I8a selektiert. Über dieses Fenster wird
ebenfalls durch Ionenimplantation eine Verunreinigung vom ersten Leitungstyp zum Erhalten der Kontaktzone
24 für den Kollektor des Transistors eingeführt. Es ist einleuchtend, dass die Abdeckschichten 21 und 23
keine grosse Positionierungsgenauigkeit erfordern.
Wie in Fig. 1G- angegeben ist, wird schliess— lieh die Lage des Emitters des Transistors mit Hilfe
einer Abdeckschicht 25 aus polymerisiertem Photolack
selektiert und wird selektiv der verbleibende Teil 4a des ersten Maskenteils entfernt, wodurch das Fenster
4b freigelegt wird. Die Breite dieses Fensters ist in bezug auf die anfängliche Breite des ersten Maskenteiles
der Maske durch laterale Atzung der Unterschicht verkleinert, wie oben angegeben ist.
Über das Fenster 4b werden in den Halbleiterkörper durch zwei aufeinanderfolgende Ionenimplantation
zunächst eine Verunreinigung vom ersten Leitungs— typ und dann eine Verunreinigung vom zweiten Leitungs—
typ eingeführt. Die letztere Verunreinigung wird tiefer als die erstere implantiert und/oder derart gewählt,
dass ihr ¥ärmediffusionskoeffizient höher als
030045/0679
AL
der der ersteren Verunreinigung ist. Auf diese ¥eise werden das Emittergebiet 26 und der intrinsic Teil
27 des Basisgebietes des Transistors gebildet.
Nach Entfernung der Abdeckechient 25 wird
eine Wärmebehandlung zur Wiederverteilung der implantierten Verunreinigungen durchgeführt und während dieser
Behandlung diffundieren diese Verunreinigungen bis zu optimalen vorher bestimmten Tiefen.
Die Herstellung der Anordnung wird mit der Anbringung der Leiter beendet, die einen Kontakt mit
den drei Gebieten des Transistors bilden, wobei der Leiter 28 unmittelbar mit dem Emittergebiet 26 in
Kontakt kommt, der Leiter 29 mit dem Basisgebiet 27 (über die Verbindungs- und Kontaktzonen 22) in Kontakt
kommt und der Leiter 30 mit dem durch das ur-
■ sprüngliche Material der Scheibe 1 gebildeten Kollektorgebiet
in Kontakt kommt. Die fertige Anordnung ist in Fig. 1H dargestellt.
Fig. 11 zeigt einen Schnitt durch einen auf gleiche Weise hergestellten Transistor, dessen Basis
und Kollektor sich symmetrisch zu beiden Seiten des Emittergebietes erstrecken. Dieser Transistor weist
also zwei Basiskontakte (29 und 29') und zwei Kollektorkontakte
(30 und 30') auf. Ausser dem Vorteil eines
Emitters mit sehr geringen Abmessungen weist dieser Transistor einen sehr niedrigen Basiswiderstand r, ,
auf. Die Herstellung desselben mittels des obenbeschriebenen Verfahrens ist dadurch möglich, dass der
zweite Maskenteil 8 in zwei identische symmetrisch zu jeder Seite der mittleren Insel 4 liegende Maskenteile
aufgespaltet wird.
Das Beispiel, das nachstehend an Hand der Schnitte 2A bis 2N und der Draufsichten 3A bis 3I beschrieben
wird, bezieht sich auf die Herstellung eines bipolaren integrierten Transistors, in dem das
tiefe Isoliergebiet, das den Transistor gegen andere in demselben Halbleiterkristall integrierte Elemente
isoliert, zugleich mit den Gebieten dieses Transistors
030045/0679
selbstregistrierend angebracht wird.
Fig. 2A zeigt einen Siliziumkörper 4θ mit
einem Substrat 4i, das p-leitend und schwach dotiert
ist. Im Substrat sind durch Ablagerung einer n-Typ-Verunreinigung, wie Antimon, und Diffusion dieser
Verunreinigung vergrabene Schichten gebildet, wie die Schicht 42, die an der Stelle des herzustellenden
Transistors liegt. Auf dem Substrat 4i ist dann eine epitaktische Schicht 43 aus η-leitendem SiIizium
angebracht, die z.B. mit Arsen dotiert ist und einen spezifischen Widerstand in der Grössenordnung
von 0,5 bis 2,5 Λ·cm aufweist.
Die stark dotierten vergrabenen Schichten 42 sind durch Zonen 44 voneinander getrennt, die z.B.
durch Borimplantation erhalten sind und dazu dienen, die Bildung von Kanälen zu verhindern, die in einer
späteren Stufe an der Grenzfläche zwischen einem Halbleitermaterial und einer Isolierzone auftreten könnten
und die einen Kurzschluss zwischen Gebieten herbeiführen könnten, die nach wie vor gegeneinander
isoliert sein sollen. Die Schicht 42 muss einen Kollektorstromweg bilden, der den Strom zu dem Kollektorkontakt
des Bipolartransistors führt.
Auf der oberen Fläche der epitaktischen Schicht 43 wird eine dünne Schicht 45 aus Siliziumoxid
mit einer Dicke in der Grössenordnung von 0,02 /um erzeugt, die die Oberfläche des Siliziums
schützen muss. Dann wird eine Siliziumnitridhilfsschicht
46 angebracht. Die Schichten 45 und 46 können auf allgemein bekannte Weise (z.B. durch thermionische
Oxidation bei 900 C für das Oxid und durch
Plasmaniederschlag für das Nitrid) gebildet werden.
Auf der Schicht 46 wird eine Schicht 47
aus Aluminiumoxid durch Kathodenzerstäubung oder durch
anodische Oxidation einer Aluminiumschicht erzeugt.
Schliesslich wird die zweite Schicht 48 aus Siliziumnitrid erzeugt. Statt durch das übliche Verfahren
bei hoher Temperatur (750 bis 900°C), bei dem
03004 57 0679
27.2.80 yr 30143S3 PHF 79522
die Umwandlung des Aluminiumoxids der Unterschicht in eine allotropische Varietät (Al 0.) folgen könnte,
die sich sehr schwer ätzen lässt, wird die Schicht 48 in einem Plasmareaktor bei z.B. einer Temperatur
in der GrSssenordnung von 300 C erhalten.
Die Dicken dieser drei letzten Schichten
liegen zwischen 0,05 und 0,08 /um für die Hilfsschicht
46, zwischen 0,10 und 0,20 /um für die Unterschicht 47 und zwischen 0,10 und 0,16 /um für die zweite
Schicht 48.
Mit Hilfe eines photoempfindlichen Lackes wird auf der Schicht 48 eine Abdeckschicht 49 gemäss
der Konfiguration der Basismaske angebracht. Die Abdeckschicht 49 enthält u.a. einen Teil 491, der über
der Stelle des Emitters liegt, und einen Teil der Basis der herzustellenden Transistors (Teil 492),
der über der Stelle liegt, die sich von dem Basiskontakt zu dem Kollektorkontakt des Transistors erstreckt,
sowie zwei sich seitlich erstreckende Teile ^93 un<3· ^9^>
die nur teilweise in Fig. 2A dargestellt
sind und die am Umfang des tieferen zu bildenden Isoliergebietes liegen, das den Transistor,
umgeben muss.
Der Teil 491 kann z.B. rechteckig sein und
Abmessungen von 8 /Um χ 4 /um aufweisen; der Teil 492,
der beispielsweise ein Quadrat ist, weist Abmessungen von 8 /um χ 8 /um auf. Die Ränder der Teile 491 und
492 liegen in einem gegenseitigen Abstand von 4 /um;
die Teile 493 und 494 liegen in einem Abstand von
z.B. 7 /um von den Teilen 492 bzw. 491.
¥ie in Fig. 2B dargestellt ist, wird die zweite Schicht 48 über die Offnungen in der Abdeckschicht 49 geätzt. Ein Plasma auf Basis von Kohlenstoff tetrafluorid und von Sauerstoff wird Vorzugsweise
für diese Atzung verwendet; auf diese ¥eise können hohe Temperaturen vermieden werden und wird
nahezu kein ungünstiger Einfluss auf die unterliegende Unterschicht aus Aluminiumoxid 47 ausgeübt. In
0 30 045/0679
27.2.80 1* 30143B3 PHF 79522
der zweiten Schicht 48 werden Teile 481 und 482 gebildet, die links von dem Teil 482 und rechts von
dem Teil 481 in Fig. 2B Grenzen des zu bildenden tiefen Isoliergebietes markieren.
Dann wird die Abdeckschicht 49 entfernt und
werden die Oberflächen der Nitridteile 481 und 482 oxidiert (siehe Fig. 2C). Diese Oxidation wird bei
einer verhältnismässig niedrigen Temperatur (700 C) auf derartige Weise durchgeführt, dass die Umwandlung
des Aluminiumoxids der Unterschicht 47 in eine chemisch beständige allotropische Unterschicht verhindert
wird. Diese Oxidation wird in einer Atmosphäre von Sauerstoff und Wasserstoff bei einem Druck
in der Grössenordnung von 25 Bar durchgeführt, wobei
die Temperatur zwischen 63O C und 69O C liegt. Die so
gebildete dünne Oxydnitridschicht 50 weist eine Dicke
in der Grössenordnung von 0,01 /um auf.
Wie aus Fig. 2D und aus der Draufsicht der Fig. 3A, (die dem zwischen den senkrechten Linien
IIIA der Fig. 2D liegenden Teil entspricht) hervorgeht,
wird dann auf der Scheibe eine Abdeckschicht 51 aus polymerisiertem Photolack gebildet. Diese Abdeckschicht
schützt teilweise die Aussparung, die sich zwischen den Teilen 481 und 482 befindet, und lässt
die Teile der Unterschicht 47 frei, die in den anderen
Aussparungen der Schicht 48 liegen, die der Stelle des zu bildenden Isoliergebietes entsprechen.
Die Unterschicht 47 aus Aluminiumoxid wird dann mit Hilfe einer Lösung von Aluminiumfluorid in
Essigsäure geätzt. Die Atzung wird an der Schicht 46 aus Siliziumnitrid beendet und von der Unterschicht
bleibt die Fläche 471 zurück. Die Schicht 46 wird
danach z.B. mit Hilfe eines Fluoridplasmas auf die oben für die Schicht 48 beschriebene Weise geätzt.
Die Atzung wird durch die dünne Schicht 45 aus Sill—
ziumnitrid, die den Siliziumkörper schützt, beendet. Die Schicht 50 maskiert die Teile 481 und 482 der
zweiten Schicht während dieses Atzschrittes. Von
030045/0679 ORIGINAL INSPfcCTED
der Hilfsschicht bleibt dann der Teil 461 zurück.
Nach. Fig. 2E und der Draufsicht 3B (die
dem Teil der zwischen den senkrechten Linien ΙΣΙΒ liegenden Teil der Fig. 2E entspricht) wird eine
neue Abdeckschicht 52 aus polymerisiertem Photolack
gebildet. Diese Abdeckschicht schützt die Aussparung, die sich zwischen den. Teilen 481 und 482 befindet,
und bedeckt grösstenteils die Seitenkanten 48la und
481b, 482a und 482b, die zu der Schnittfläche der Fig. 2E der genannten Teile 481 und 482 parallel
sind (siehe Fig. 3B) 5 gleich wie die entsprechenden
Seitenkanten der Teile 471 und 461. Dann wird in lateraler
Richtung der Teil 471 aus Aluminiumoxid geätzt. Diese Ätzung wird mit einer Lösung von Phosphorsäure
bei einer Temperatur von 6O°C durchgeführt. Bei dieser Temperatur wird das Siliziumnitrid nicht angegriffen.
Ausserdem schützt die Oxidschicht 45 das unterliegende
Silizium. Die Ätzung führt Unterätzung herbei, die in Fig. 2E den Rändern 53a- (rechts vom
Teil 471) und 53b (links vom Teil 471) der Unterschicht
53 mit einer Tiefe von etwa 2 /um entspricht.
Diese Atzung legt die Hilfsschichtränder 58a und 58b
auf den rechten und linken Seiten des Teiles 461 frei.
Die gestrichelten Linien T1 und T' in der
Draufsicht der Fig. 3B geben in dieser Stufe die seitliche
Begrenzung des Aluminiumoxidteiles 471 an. Die
etwas tiefere Höhlungen, lassen sich erkennen, die auf bekannte Weise durch die chemisch Atzung an den
Ecken des genannten Teiles 471 erhalten sind.
Anschliessend werden die Abdeckschicht 52
und durch Eintauchen des Körpers in ein Bad von Fluorwasserstoffsäure selektiv die Oxydnitridschicht
50 sowie die freigelegten Teile der Oxidschicht 45
entfernt. Dann ist eine erste Öffnung 5^-a- der Maske
erhalten.
Durch Atzung über die erste Öffnung 54a
wird Silizium des Halbleiterkörpers mit Hilfe einer
030045/0679
ΖΛ
Lösung von Fluorwasserstoffsäure, Salpetersäure,
Essigsäure und Jod entfernt. Diese Lösung greift das Siliziumnitrid und das Aluminiumoxid nicht oder nahezu
nicht an. Die Atzbehandlung wird fortgesetzt, bis eine Nut mit einer Tiefe zwischen der Hälfte und zwei
Dritteln der Dicke, die das tiefe Isoliergebiet durch die epitaktische Schicht 43 hindurch bis in das Substrat
4i aufweisen muss, erhalten ist. Die Nuten werden danach durch thermische Oxidation mit Siliziumoxid
gefüllt. Dies erfolgt durch Oxidation unter Druck bei einer Temperatur unter 7000C, um, wie obenbereits
angegeben ist, die Umwandlung des Aluminiumoxids zu verhindern. Die Oxidation wird in einer Atmosphäre
gesättigten Wasserdampf bei einer Druck von 90 Atm. bei einer Temperatur von 65O0C durchgeführt;
die Oxidation dauert 2 bis 10 Stunden, je nach der Dicke der Schicht kj. Das so gebildete tiefe Isoliergebiet
ist in Fig. 2F mit 55 bezeichnet; das Oxid
weist seitlich an der Oberfläche "Vogelschnabelprofile" von etwa 1 /um auf, die in der Zeichnung
angegeben sind.
Das Gebiet 55 isoliert in der Schicht 43
ein Gebiet, in dem nun der Transistor hergestellt werden kann.
Nach Fig. 2G und der Draufsicht 3C (die dem zwischen den Linien HIC der Fig. 2G liegenden Teil
entspricht) wird auf der Scheibe eine neue Abdeckschicht 56 aus polymerisiertem Photolack angebracht,
die die Öffnung 54a füllt und die Öffnung zwischen
den Nitridteilen 481 und 482 freilässt. Durch diese Öffnung wird der Aluminiumoxidteil 471 mit Hilfe
einer Phosphorsäurelösung von 60°C geätzt, wodurch er in zwei Teile 4711 und 4712 aufgeteilt wird. Dann
wird der unterliegende Teil 461 aus Siliziumnitrid ebenfalls mit Plasma auf Basis von Fluorid und von
Sauerstoff geätzt, wodurch er in zwei Teile 4611 und 4612 aufgeteilt wird. Während dieser Atzung werden
die freigelegten Ränder der Teile 481 und 482 auch
030045/0679
einer Ätzbearbeitung unterworfen; weil die Schicht 48
aber anfänglich in einer grösseren Dicke als die Schicht 46 angebracht ist, bleibt schliesslich eine
genügende Dicke an Material am Rande der Teile 481 und 482 übrig.
Bis auf die dünne Oxidschicht 45 ist nun
eine zweite Öffnung 54b in der Maske gebildet, wodurch
zu beiden Seiten dieses zweiten Teiles 54b zwei Maskenteile erhalten sind: ein erster Maskenteil
57a-, der das Emittergebiet des Transistors bedeckt
und von oben nach unten in der Figur den Teil 481 (zweite Schicht) und den Teil 4711 (Unterschicht)
sowie einen Hilfsteil 4611 enthält; und ein zweiter Maskenteil 57b, der insbesondere das Kollektorgebiet
des Transistors bedeckt, das durch einen Teil des Gebietes 43a gebildet wird und den Teil 482 (zweite
Schicht) und den Teil 4712 (Unterschicht), sowie
einen Hilfsteil 4612 enthält.
Dann werden in lateraler Richtung die Teile 4711 und 4712 von der Öffnung 54b der Maske her geätzt.
So wird ein Unterschichtrand 53c des Teiles
4711 des ersten Maskenteiles 57a entfernt, wodurch
ein Streifen 58c der Hilfsschicht auf dem Teil 461Ί
freigelegt wird; ebenfalls wird ein Unterschichtrand 53d des Teiles 4712 des zweiten Maskenteiles 57b entfernt,
wodurch ein Streifen 58d der Hilfsschicht auf
dem Teil 4612 freigelegt wird. Diese laterale Atzung,
"die in einer Phosphorsäurelösung bei 6O C durchgeführt
wird, wird bis zu einer Tiefe von 1 /um fortgesetzt.
Die gestrichelten Linien T„ und T1, T' und
T' in der Draufsicht der Fig. 3C markieren die Seitengrenzen in dieser Stufe der Teile 4711 bzw. 4712.
Die Ätzung ist etwas stärker an den Ecken der genannten Teile, was durch die Krümmungen der Enden
der genannten gestrichelten Linien angedeutet ist.
Über die Öffnung 54b der Maske und über
die dünne Oxidschicht 45 wird in den Halbleiterkörper
durch Implantation von Borionen die Verbindungs-
030045/0679
27.2.80 φ 3014383 PHF 79522
zone 59 des Basisgebietes des Transistors gebildet.
Die Bedingungen (Energie und Dosis) werden derart gewählt, dass diese Verbindungszone einen Quadratwiderstand
von höchstens 50 A aufweist.
Nach Fig. 2H und der Draufsicht 3D (die den
Teil der Fig. 2H, der zwischen den senkrechten Linien IHD liegt, entspricht) wird eine neue Abdeckschicht
6o z.B. aus einem polymerisieren Photolack angebracht,
die den zweiten Maskenteil 57t>
schützt und den ersten Maskenteil 57a freilässt.
Der Teil 481 der zweiten Schicht 48 wird dann durch Atzen mit Plasma auf Basis von Fluorid und Sauerstoff,
gleich wie die Streifen 58a und 58c des Teiles 4611 der Hilfsschicht 46, entfernt.
Ebenfalls wird die Unterschicht 4711 des ersten Maskenteiles 57a· mit Hilfe einer Lösung von
Phosphorsäure bei 6O°C entfernt. Der Teil 4613 der
Hilfsschicht, der den verbleibenden Teil des ersten
Maskenteiles bildet, bleibt erhalten und dient als Maske während der nächsten Implantationsstufe von
Borionen, während der extrinsic-Teil 61 des Basisgebietes des Transistors erzeugt wird. Die Implantationsbedingungen
werden derart gewählt, dass der Quadratwiderstand in diesem Teil 61 in der Nähe von
400 Sl liegt.
Die Teile 61 der Basis zu beiden Seiten der
Schicht 4613 weisen eine Breite von etwa 1 /um auf.
In Fig. 2H ist weiter eine Zone 62 dargestellt, die z.B. einen Teil der extrinsic-Basis eines
benachbarten Transistors bildet und zugleich mit dem Teil 61 erzeugt werden kann.
Nach Fig. 21 wird dann die Abdeckschicht 6O
entfernt. Der freiliegende Teil der dünnen Oxidschicht 45 wird ebenfalls z.B. durch ein schnelles Eintauchen
in eine Lösung von Fluorwasserstoffsäure, der Ammoniumfluorid
zugesetzt ist, entfernt. Die Schicht 45 idt verhältnismässig dünn, so dass während der Entfernung
derselben die Eigenschaften des Isolierge-
030045/0679
27.2.80 a© 30143S3 PHF 79522
bietes 55 sich nahezu nicht ändern.
Eine Isolierschicht 63 mit einer Dicke zwischen 0,1 und 0,3 /um wird auf der freiliegenden
Oberfläche des Siliziumleörpers durch Oxidation unter
Druck bei 65O0C erzeugt, wie bereits im Zusammenhang
mit dem Isoliergebiet 55 angegeben wurde, wobei Umwandlung des Aluminiumoxids des zweiten Maskenteiles
57t) verhindert wird.
Nach Fig. 2J und der Draufsicht 3E (die
dem zwischen den senkrechten Linien IHE liegenden Teil der Fig. 2J entspricht) wird eine neue Abdeckschicht
66 aus polymerisiertem Photolack erzeugt, die den Siliziumnitridteil 4613 bedeckt und den
zweiten Maskenteil 57b freilässt. Der Siliziumnitridteil
482 wird dann, gleich wie die Streifen 58b und 58d des Teiles 4612 der Hilfsschicht 46, durch Ätzen
mit Plasma auf Basis von Fluorid und Sauerstoff entfernt. Ebenfalls wird die Unterschicht 4712 des zweiten
Maskenteiles 57t» mit Hilfe einer Lösung von Phos—
phorsäure bei 60°C entfernt.
Dann werden zwei Fenster 67 und 68 an der Oberfläche des Gebietes 43a der epitaktischen Schicht
erhalten (es ist nicht erforderlich, in diesen Fenstern die dünne Oxidschicht 45 zu entfernen). Diese
Fenster weisen eine Breite von etwa 1 /um auf, wobei
die Unterätztiefe und das Fenster 67 mit dem "Vogelschnabelprofil"
des Isoliergebietes 55 berücksichtigt sind.
Die Abdeckschicht 66 wird entfernt und nach Fig. 2K und er Draufsicht 3ΊΡ (die dem zwischen den
senkrechten Linien HIF der Fig. 2K liegenden Teil entspricht) wird eine neue Abdeckschicht 70 aus polymerisiertem
Photolack erzeugt, die die ganze Oberfläche, mit Ausnahme des Fensters 68, schützt. Über
dieses Fenster wird durch Implantation von Borionen die Basiskontaktzone 7I erzeugt. Diese ist mit dem
extrinsic-Teil 61 durch die Verbindungszone 59 verbunden.
030045/0679
27.2.80 ^r 30143S3 PHF 79522
Die Abdeckschicht 70 wird dann entfernt und
nach. Fig. 2L und der Draufsicht 3G- (die dem zwischen
den senkrechten Linien IIIG liegenden Teil der Pig. 2L entspricht) wird mit Hilfe einer anderen Abdeckschicht
aus polymerisiertem Photolack 72, die nur
das Fenster 67 freilässt, die Kollektorkontaktzone 73 durch Implantation von Arsenionen erzeugt. ¥eiter
ist in Fig. 2L eine Kollektorkontaktzone 74 für einen
benachbarten Transistor dargestellt, die zugleich mit der Kontaktzone 73 erzeugt werden kann.
Die Abdeckschicht 72 wird dann wieder entfernt
und nach Fig. 2M und der Draufsicht 3H (die dem zwischen den senkrechten Linien IIIH liegenden
Teil der Fig. 2M entspricht) wird eine neue Abdeckschicht
77 aus polymerisiertem Photolack erzeugt, die nur den Teil 4613 (den verbleibenden Teil des ersten Maskenteiles)
der Hilfsschicht 46 aus Siliziumnitrid freilässt.
Der Teil 4613 wird, gleich wie der unterliegende Teil der dünnen Oxidschicht 45, auf übliche
Weise entfernt. Dann ist ein Fenster erhalten, über das das Emittergebiet 78 und der intrinsic Teil 79
des Basisgebietes des Transistors durch Arsenimplantation bzw. eine Implantation von Borionen im Silizium
erzeugt werden. Die letztere Implantation erfolgt mit einer derartigen Dosis, dass ein Quadratwiderstand
von 800 Λ erhalten wird. Die Breiten der Unterschicht des Teiles 4711 und des Teiles 4613 der Hilfsschicht
und die Tiefe der Unterätzung können derart gewählt werden, dass ein Emittergebiet mit einer Breite von
etwa 1 /um erhalten wird.
Weiter sind in Fig. 2M ein Emittergebiet 80 und ein eigenleitendes Basisgebiet 81 eines benachbarten
Transistors dargestellt, die zugleich mit den obengenannten Gebieten 78 und 79 implantiert
sind.
Die Abdeckschicht 77 wird anschliessend
entfernt, wonach eine Wärmebehandlung zur Wiederverteilung der implantierten Verunreinigungen durch-
030Q45/0679
27.2.80 Ο« · PHF 79522
geführt wird. Die Auslieizung wird in einer neutralen
Atmosphäre von z.B. Stickstoff bei einer Temperatur zwischen 900°C und 10500C während etwa 30 Minuten
durchgeführt. Die verschiedenen Gebiete der Anordnung müssen durch diese Ausheizung ihre Tiefe und.
igre optimale endgültige Dotierungskonzentration erreichen.
J Die Herstellung des Transistors wird durch
die Erzeugung von Leitern, die meistens aus Aluminium
.j, bestehen, vollendet. Zur Herstellung dieser Leiter
kann jedes bekannte Verfahren angewandt werden. Fig.
2N zeigt den Leiter 90» der auf dem Emittergebiet 78
einen Kontakt bildet, den Leiter 91 j der einen Kontakt auf dem Basisgebiet (genauer gesagt auf der Ba-
,g siskontaktzone bildet), und den Leiter 92, der einen
Kontakt auf dem Kollektorgebiet 43a bildet. Im obenbeschriebenen Falle können diese Leiter .eine Breite
von 4 /um und einen gegenseitigen Abstand von 2 /um aufweisen.
Der fertige Transistor ist im Schnitt nach Fig. 2N und in der Draufsicht 3I dargestellt. Diese
Figuren zeigen ausserdem einen Leiter 93 j der einen
Kontakt auf dem Kollektorgebiet eines benachbarten Transistors bildet, sowie einen Leiter 94, der einen
2g Kontakt auf dem Emittergebiet eines anderen benachbarten Transistors bildet.
An Hand der Figuren 4A bis 4D wird nun eine Abwandlung des obenbeschriebenen Ausführungsbeispiels
erörtert.
„a Die Abwandlung steht im Zusammenhang mit dem
Ersatz von Aluminiumoxid durch Siliziumoxid als Material für die Unterschicht 47 und dem Ersatz von
Siliziumoxid durch Aluminiumoxid für die Erzeugung des tiefen Isoliergebietes 35»
Im vorhergehenden Beispiel war es erforderlich, einige Vorkehrungen in bezug auf die angewendeten
Temperaturen - insbesondere die Temperatur für die Erzeugung von Siliziumnitrid - zu treffen, um zu
03004 5/0679
vermeiden, dass das Aluminiumoxid der Unterschicht 47 ätzbeständig wird.
Im vorliegenden Ausführungsbeispiel wird diese Schwierigkeit vermieden.
Figuren 4 zeigen nur jene Stufen der Herstellung, die von dem in den Figuren 2 veranschaulichten
Verfahren wesentlich verschieden sind. Dieselben Bezugsziffern werden für Teile, die denen in
Fig. 2 entsprechen, angewandt.
Es wird von der Stufe ausgegangen, in der nur die zweite Schicht in Muster geätzt ist. Diese
Stufe (die der Fig. 2B entspricht) ist in Fig. 4A dargestellt.
In Fig. 4a sind insbesondere die epitaktische
Schicht 43, die dünne Siliziumoxidschicht 45,
die Hilfsschicht aus Siliziumnitrid 46, die Unterschicht
47, die hier aus Siliziumoxid besteht (das z.B. mit Phosphor dotiert ist, um die Atzgeschwindigkeit
in bezug auf die des reinen Oxids zu vergrössern) und die zweite Schicht 48 aus Siliziumnitrid
dargestellt. In dieser zweiten Schicht 48 sind Teile 481 und 482 über die Öffnungen einer Abdeckschicht
49 mit der Konfiguration der Hauptmaske gebildet.
Das Siliziumnitrid und das Oxid können auf übliche Weise ohne irgendwelche Beschränkung
in bezug auf die Wachstumstemperatur niedergeschlagen
werden. Die Dicken der Ablagerungen 45, 46, 47
und 48 sind nahezu gleich denen im vorhergehenden Ausführungsbeispiel.
Nach Fig. 4B werden nacheinander - und mit der Abdeckschicht 51 - die Unterschicht aus Oxid
(auf übliche Weise mit Hilfe einer Lösung von Ammoniurafluorid
und Fluorwasserstoffsäure), und dann die
Hilfsschicht 46 aus Nitrid mit Hilfe eines Plasmas aus Kohlenstofftetrafluorid und Sauerstoff oder durch
ein anderes geeignetes "Verfahren gegebenenfalls sogar durch Verfahren die eine hohe Temperatur erfordern
030045/0679
27.2.80 aA PHF 79522
(weil die Unterschicht 47 nun aus Siliziumoxid und
nicht aus Aluminiumoxid gebildet ist) geätzt. Es sei bemerkt, dass kein Oxyn.itridsch.icht, wie die Schicht
50 der Figuren 2, auf den Teilen 481 und 482 angebracht
ist; demzufolge sind diese Teile während der Atzung der Hilfsschicht 46, die, wie diese Teile,
aus Siliziumnitrxd hergestellt ist, etwas angegriffen.
In dieser Stufe der Herstellung wird die Abdeckschicht 5I entfernt. Dann werden durch Eintauchen
der Scheibe in ein Bad von Fluorwasserstoffsäure
die freiliegenden Teile der Oxidschicht 45 entfernt.
Diese Atzung bringt eine geringe unbedeutende Aushöhlung der Unterschicht 471 mit sich, die im Vergleich
zu der genannten Schicht 45 "viel dicker als
diese Schicht ist.
Dann ist die erste Öffnung 54a erhalten,
über die das Silizium des Halbleiterkörpers mit Hilfe einer Lösung von Fluorwasserstoffsäure, SaI-petersäure,
Essigsäure und Jod geätzt wird; diese Lösung, die in bezug auf das Siliziumnitrid neutral
ist, ist sehr wenig aggresiv in bezug auf das Siliziumoxid. Dadurch wird eine Nut 200 quer über die
epitaktische Schicht 43 bis zu dem unterliegenden Substrat 41 erhalten. (Tiefe der Höhlung C=C 1,3 /um,
unter der Voraussetzung, dass die Schicht 43 1 /um dick
ist). In trockenem Sauerstoff bei 1000 C wird auf den
¥änden der Nut eine Silizxumoxidschicht 201 angebracht. Nach Fig. 4C wird dann auf der Oberfläche
eine Aluminiumschicht 203 mit einer Dicke von 0,7 bis
0,8 /um bei einer epitaktischen Schicht mit einer Dicke von etwa 1 /um abgelagert. Diese Schicht ist nicht
gleichmässig; das in der Nut 200 niedergeschlagene Aluminium 203A ist von dem verbleibenden Teil der
Schicht getrennt. Nur auf diesem Aluminium 203A wird
wieder eine dünne Schicht 204 aus dichtem Aluminiumoxid mit einer Dicke von etwa 0,1 /um erzeugt. Zum Erhalten
dieser Schicht 204 wird auf bekannte Weise
030045/0 679
27.2.8O ^T PHF 79522
3PU363
anodische Oxidation durchgeführt, wobei der Körper 4o in ein Bad einer Lösung von Weinsteinsäure oder
Ammoniumtartrat bei einer Temperatur in der Nähe
von 500 C eingetaucht wird; die Al-Schicht 2O3A wird
mit der positiven Klemme eines Gleichspannungsgenera— tors verbunden, während eine andere Elektrode, die
z.B. aus Aluminium hergestellt und in das Bad eingetaucht ist, mit der negativen Klemme dieses Generators
verbunden wird. Zwischen den beiden Elektroden wird ein Potentialunterschied von 4O bis 120 V
während eines Zeitintervalls angelegt, das je nach der verwendeten Spannung zwischen 1 und 5 Minuten
liegt. Da das unter diesen Bedingungen erzeugte Aluminiumoxid dicht ist, wird die Anodisation automatisch
beendet.
Dann wird selektiv das nicht anodisierte Aluminium z.B. durch Atzen in einer Lösung von Eisenchlorid
entfernt. ¥ährend dieser Behandlung maskiert die dichte Schicht 204 das unterliegende Aluminium
203A. Anschliessend wird die Schicht 204 durch Eintauchen der Scheibe in eine Lösung reiner wasserfreier
Essigsäure, der Ammoniumfluorid (1O bis 4O g/l)
zugesetzt ist, entfernt. Diese Lösung ist in bezug auf das Siliziumnitrid und das Silizium neutral und -. · -:
greift nur in sehr geringem Masse das Siliziumoxid an.
Dann wird zu vollständiger Oxidation des freigelegten Aluminiums 203A übergegangen. Das Aluminium
wird in diesem Falle in poröses Aluminiumoxid umgewandelt, so dass die ganze verbleibende Schicht
203A in Al O umgewandelt wird. Das Aluminium kann
durch anodische Oxidation in einem Bad auf Schwefel— säurebasis oder vorzugsweise auf Oxalsäurebasis
(80 g/l Wasser) bei einer Speisespannung von 12 bis ■*-'".'-■'- \
15 V umgewandelt werden. Das Aluminium 2O3A, das 0,7
bis 0,8 /um dick ist, wird in etwa 3 Minuten in po- ,.-SI
röses Aluminiumoxid umgewandelt, wobei der Strom -:rf ?%
nahezu 60 mA beträgt.
030045/0679
27.2.80 atf PHF 79522
3014383
Diese Umwandlung von Al in A1?O„ geht mit
einer VolumenvergrSsserung einher, sodass nach Behandlung
das Aluminiumoxid das Gesamtvolumen der Nut 200 in Anspruch nimmt. So ist das Isoliergebiet $5
gebildet. Im vorliegenden Falle ist die Oberfläche des genannten Gebietes ebener als im vorhergehenden
Ausführungsbeispiel; insbesondere erscheint nicht der "Vogelschnabel". Diese Stufe der Herstellung ist
in Fig. 4D dargestellt.
Der Teil 471 kann dann einer lateralen Atzbehandlung
in einer üblichen Lösung von Fluorwasserstoffsäure, der Ammoniumfluorid zugesetzt ist, unterworfen
werden, wodurch die in Fig. 2F dargestellte Stufe erreicht ist.
Die Herstellung des Transistors kann dann auf die an Hand der Figuren 2G bis 2N beschriebene
Yeise vollendet werden. Selbstverständlich ist es er-rforderlich,
die anfänglich zum Atzen einer Unterschicht · 47 aus Aluminiumoxid verwendete Lösung durch die Lösung
von Fluorwasserstoffsäure, der Ammoniumfluorid zugesetzt
ist zu ersetzen, die erforderlich ist, weil diese Unterschicht aus Siliziumoxid besteht. Auf zwei Detailpunkte
wird jedoch die Aufmerksamkeit gelenkt:. . - - Während der seitlichen Atzung der Teile 4711
und 4712 aus Oxid, was zum Freilegen der Streifen der
Schichten 58c und 58d in den Teilen 461 1 und 461-2 der Hilfsschicht 46 führt (siehe Fig. 2G) wird auch der
Teil der Oxidschicht 45 entfernt, der auf dem Boden der Öffnung ^Wb der Maske liegt. Diese Oxidschicht
muss wiederhergestellt werden, um das unterliegende Silizium zu maskieren, wenn später der Teil 481 und
die Streifen 58a und 58c des Teiles 4611, die alle aus Nitrid bestehen, entfernt werden. Zur Wiederherstellung
der Schicht 45 ist es genügend, die Schicht
4o 10 bis 15 Minuten in rauchende Salpetersäure oder Schwefelsäure einzutauchen, der Wasserstoffperoxid
zugesetzt ist, wonach die Herstellungsbearbeitungen, wie sie an Hand der Fig. 2H usw. beschrieben ist,
030045/0679
27.2.80 ST PHF 79522
J U Il 4 J O J
fortgesetzt werden können.
Während der Entfernung der Oxidschicht 4712
(siehe Fig. 2J) kann nicht vermieden werden, dass die isolierende Maskenschicht 63» die ihrerseits aus Oxid
besteht, angegriffen wird. Dieser Angriff der Schicht 63 ist aber sehr oberflächlich, weil das dotierte
Oxid des Teiles 4712 viel schneller als die genannte
Schicht 63 geätzt wird. Das Oxid 45 wird auch in den
Fenstern 67 und 68 entfernt, aber dies ist gar nicht bedenklich für die weiteren Herstellungsschritte.
Das Verfahren nach der Erfindung1 schliesst
naturgemäss nicht die Herstellung anderer Schaltungselemente
für integrierte Schaltungen als Bipolartransistoren aus. So können auch Widerstände angebracht
werden. Auch können Feldeffekttransistoren kleiner Abmessungen hergestellt werden, in denen insbesondere
der Abstand zwischen der Source und der Drain sehr klein sein könnte.
030045/0679
Leerseite
Claims (12)
- 27.2.80 Λ PHF 79522Patentansprüche ; Vv I A ν Q «5π J Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper, der an einer Oberfläche mit einem Transistor mit einem Emittergebiet und einem Kollektorgebiet vom ersten Leitungstyp und einem zwischenliegenden Basisgebiet vom zweiten Leitungstyp versehen wird, wobei auf der Oberfläche eine Maske, die mindestens zwei Teilschichten enthält, und zwar eine untere Schicht und eine darüber gebildete zweite Schicht, die in bezug aufeinaader selektiv ätzbar sind, angebracht wird, wobei diese Maske einen ersten Maskenteil enthält, der das Gebiet des Emitters und ein Gebiet eines extrinsic-Teiles der Basis am Umfang des Emitters bedeckt und von einer Öffnung begrenzt wird, über die eine Zone vom zweiten Leitungstyp in dem Halbleiterkörper erzeugt und die Unterschicht einer selektiven Atzbehandlung unterworfen wird, wobei durch seitliche Atzung ein Rand der Unterschicht des ersten Maskenteiles entfernt wird, wonach über den auf diese Weise freigelegten Teil der Oberfläche wieder eine Verunreinigung vom zweiten Typ in den Halbleiterkörper zur Bildung des genannten extrinsic-Teiles der Basis eingeführt wird, und wobei an den Stellen, an denen die genannte zweite Schicht und die Unterschicht entfernt sind, eine Isolierschicht aus einem Material gebildet wird, in bezug auf das die Schichten des ersten Maskenteiles selektiv ätzbar sind, wonach der erste Maskenteil völlig entfernt werden kann und über die auf diese Weise erhaltene Öffnung der Emitter und der intrinsic-Teil der B;jsia gebildet werden, dadurch gekennzeichnet, dass eine Maske verwendet wird, die mit einem zweiten Maskenteil versehen ist, der von dem genannten ersten Maskenteil durch die genannte030045/0679 ORIGINAL INSPECTEDÖffnung in der Maske getrennt ist; dass die Unterschiclxt des zweiten Maskenteiles ebenfalls einer selektiven Atzbehandlung unterworfen wird, wobei durch ! seitliche Ätzung der Rand der Unterschicht in diesem zweiten Maskenteil an mindestens zwei Stellen entfernt wird, wodurch zwei Fenster erhalten werden, von denen eines, das auf der Seite der genannten Öffnung in der Maske liegt, für die Bildung eines Basiskontakts bestimmt ist, während das andere, das auf der gegenüberliegenden Seite des zweiten Maskenteiles liegt, für die Bildung eines Kollektorkontakts bestimmt ist, und dass über das erste Fenster eine Kontaktzone vom zweiten Leitungstyp im Halbleiterkörper erzeugt wird, die mit der über die genannte Öffnung angebrachten Zone verbunden ist.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die genannte Maske mit mindestens drei Schichten versehen ist, wobei eine Hilfsschicht insbesondere unter der genannten Unterschicht angebracht ist, wobei diese Hilfsschicht derart gewählt ist, dass sie selektiv in bezug auf die genannte isolierende Maskenschicht geätzt werden kann, und dass infolge der seitlichen Atzung der Unterschicht ein Streifen der genannten Hilfsschicht freigelegt wird, der seinerseits selektiv in bezug auf die genannte isolierende Maskenschicht entfernt wird, um die genannten Fenster zu bilden, die für die Basis- und Kollektorkontakte benutzt werden.
- 3· Verfahren nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, dass mindestens eine der maskierenden Schichten der genannten Maske die Oxidation des Halbleiterkörpers verhindert, und dass die genannte isolierende Maskenschicht durch Oxidation der freien Oberfläche des genannten.Halbleiterkörpers gebildet wird.
- 4. Verfahren nach den Ansprüchen 2 und 3, dadurch gekennzeichnet, dass die genannte Hilfsschicht auch die Schicht ist, die die Oxidation des Halbleiter-030045/067927.2.80 3 3014383 PHF 79522körpers verhindert.
- 5. Verfahren nach einem der Ansprüche 1 bis k, dadurch gekennzeichnet, dass ein tiefes Isoliergebiet am Umfang des Transistors gebildet wird, wobei wenigstens bestimmte Grenzen des genannten tiefen Gebietes während der ersten Ätzung der Form der genannten Maske maskiert sind, wobei die Form des genannten ersten und des genannten zweiten Maskenteiles in der genannten zweiten Maskenschicht angebracht wird, wonach in der genannten Unterschicht eine erste Öffnung in der Maske gebildet wird, die wenigstens die genannte Verbindungszone des Basisgebietes ausschliesst, wonach das genannte tiefe Isoliergebiet durch die genannte erste Öffnung der Maske hindurch gebildet wird, worauf in die Unterschicht eine zweite Öffnung der Maske, einschliesslich wenigstens der genannten Verbindungszone des Basisgebietes, geätzt wird.
- 6. Verfahren nach Anspruch 5> dadurch gekennzeichnet, dass das genannte tiefe Isoliergebiet aus einem dielektrischen Material gebildet wird.
- 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass der Halbleiterkörper aus Silizium besteht; dass das genannte dielektrische Material, das das tiefe Isoliergebiet bildet, durch Oxidation des Siliziums unter Druck bei einer Temperatur von weniger als 7OO°C erhalten wird, und dass Aluminiumoxid zur Bildung der genannten Unterschicht der Maske verwendet wird.
- 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die genannte Unterschicht aus Aluminiumoxid durch anodische Oxidation einer Aluminiumschicht erhalten wird.
- 9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass der Halbleiterkörper aus Silizium besteht; dass Aluminiumoxid zur Bildung des genannten dielektrischen Materials des genannten tiefen Isoliergebietes verwendet wird, und dass dotiertes Siliziumoxid zur Bildung der genannten Unterschicht der Maske030045/067927.2.80 k 3Q14363 PHF 79522verwendet wird.
- 10. Verfahren nach Anspruch 9» dadurch gekennzeichnet, dass Aluminiumoxid des tiefen Isoliergebietes durch anodische Oxidation einer Aluminiumschicht erhalten w.ird.
- 11. Verfahren nach einem der Ansprüche 5 bis 10, dadurch gekennzeichnet, dass die genannte seitliche Atzung der Unterschicht der Maske in zwei gesonderten Schritten durchgeführt wird, von denen sich einer auf den Randteil der Unterschicht bezieht, der an das genannte tiefe Isoliergebiet grenzt, während sich der andere auf den Randteil der Unterschicht bezieht, der an die genannte Verbindungszone des Basisgebietes grenzt.
- 12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass Kollektor- und Basiskontaktzonen innerhalb der respektiven Offnungen durch Ionenimplantation Von Dotierungsverunreinigungen vom ersten bzw. zweiten Leitungstyp erzeugt werden.13· Verfahren nach einem der Ansprüche 7 £>is 12, dadurch gekennzeichnet, dass eine zweite Schicht aus Siliziumnitrid verwendet wird.Ik. Verfahren nach einem der Ansprüche 7 bis 13, dadurch gekennzeichnet, dass eine Hilfsschicht aus Siliziumnitrid verwendet wird.15· Halbleiteranordnung, die durch das Verfahren nach einem der Ansprüche 1 bis 14 erhalten ist, dadurch gekennzeichnet, dass der Halbleiterkörper ein Transistor ist, der mit einem Basisgebiet versehen ist, das vom intrinsic—Teil zu dem Basiskontakt nacheinander mit einem extrinsic Teil, einer Verbindungszone und einer Kontaktzone versehen ist.030045/0679
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7910086A FR2454698A1 (fr) | 1979-04-20 | 1979-04-20 | Procede de realisation de circuits integres a l'aide d'un masque multicouche et dispositifs obtenus par ce procede |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3014363A1 true DE3014363A1 (de) | 1980-11-06 |
DE3014363C2 DE3014363C2 (de) | 1987-11-26 |
Family
ID=9224560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803014363 Granted DE3014363A1 (de) | 1979-04-20 | 1980-04-15 | Verfahren zur herstellung integrierter schaltungen mit hilfe einer mehrschichtenmaske und durch dieses verfahren hergestellte anordnungen |
Country Status (8)
Country | Link |
---|---|
US (2) | US4368573A (de) |
JP (1) | JPS55141753A (de) |
AU (1) | AU5753680A (de) |
CA (1) | CA1165901A (de) |
DE (1) | DE3014363A1 (de) |
FR (1) | FR2454698A1 (de) |
GB (1) | GB2047960B (de) |
NL (1) | NL8002199A (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3302352A1 (de) * | 1982-01-25 | 1983-09-08 | Hitachi, Ltd., Tokyo | Verfahren zur herstellung von integrierten halbleiterschaltungen |
DE3915650A1 (de) * | 1989-05-12 | 1990-11-15 | Siemens Ag | Verfahren zur strukturierung einer auf einem halbleiterschichtaufbau angeordneten schicht |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57149770A (en) * | 1981-03-11 | 1982-09-16 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
US4443932A (en) * | 1982-01-18 | 1984-04-24 | Motorla, Inc. | Self-aligned oxide isolated process and device |
JPS58130575A (ja) * | 1982-01-29 | 1983-08-04 | Hitachi Ltd | 電界効果トランジスタの製造方法 |
US4561168A (en) * | 1982-11-22 | 1985-12-31 | Siliconix Incorporated | Method of making shadow isolated metal DMOS FET device |
US4586243A (en) * | 1983-01-14 | 1986-05-06 | General Motors Corporation | Method for more uniformly spacing features in a semiconductor monolithic integrated circuit |
US4571817A (en) * | 1985-03-15 | 1986-02-25 | Motorola, Inc. | Method of making closely spaced contacts to PN-junction using stacked polysilicon layers, differential etching and ion implantations |
NL8501992A (nl) * | 1985-07-11 | 1987-02-02 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
NL8503408A (nl) * | 1985-12-11 | 1987-07-01 | Philips Nv | Hoogfrequenttransistor en werkwijze ter vervaardiging daarvan. |
US4748103A (en) * | 1986-03-21 | 1988-05-31 | Advanced Power Technology | Mask-surrogate semiconductor process employing dopant protective region |
US4812417A (en) * | 1986-07-30 | 1989-03-14 | Mitsubishi Denki Kabushiki Kaisha | Method of making self aligned external and active base regions in I.C. processing |
JPS63182860A (ja) * | 1987-01-26 | 1988-07-28 | Toshiba Corp | 半導体装置とその製造方法 |
GB2204992A (en) * | 1987-05-05 | 1988-11-23 | British Telecomm | Bipolar transistor |
US4933295A (en) * | 1987-05-08 | 1990-06-12 | Raytheon Company | Method of forming a bipolar transistor having closely spaced device regions |
US5064773A (en) * | 1988-12-27 | 1991-11-12 | Raytheon Company | Method of forming bipolar transistor having closely spaced device regions |
US5198298A (en) * | 1989-10-24 | 1993-03-30 | Advanced Micro Devices, Inc. | Etch stop layer using polymers |
DE4308958A1 (de) * | 1993-03-21 | 1994-09-22 | Prema Paezisionselektronik Gmb | Verfahren zur Herstellung von Bipolartransistoren |
US5470801A (en) * | 1993-06-28 | 1995-11-28 | Lsi Logic Corporation | Low dielectric constant insulation layer for integrated circuit structure and method of making same |
JP3772456B2 (ja) * | 1997-04-23 | 2006-05-10 | 三菱電機株式会社 | 太陽電池及びその製造方法、半導体製造装置 |
US6339024B1 (en) * | 2000-06-28 | 2002-01-15 | International Business Machines Corporation | Reinforced integrated circuits |
US9893088B2 (en) * | 2013-05-29 | 2018-02-13 | Joled Inc. | Thin film transistor device, method for manufacturing same and display device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3940288A (en) * | 1973-05-16 | 1976-02-24 | Fujitsu Limited | Method of making a semiconductor device |
DE2813673A1 (de) * | 1977-04-12 | 1978-10-19 | Philips Nv | Verfahren zur herstellung einer halbleiteranordnung |
US4131497A (en) * | 1977-07-12 | 1978-12-26 | International Business Machines Corporation | Method of manufacturing self-aligned semiconductor devices |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3717507A (en) * | 1969-06-19 | 1973-02-20 | Shibaura Electric Co Ltd | Method of manufacturing semiconductor devices utilizing ion-implantation and arsenic diffusion |
JPS5329555B2 (de) * | 1974-11-22 | 1978-08-22 | ||
HU172486B (hu) * | 1974-11-25 | 1978-09-28 | Styapas S Janushonis | Sposob poluchenija poluprovodnikov |
NL7602917A (nl) * | 1975-03-21 | 1976-09-23 | Western Electric Co | Werkwijze voor het vervaardigen van een transis- tor. |
GB1543845A (en) * | 1975-05-27 | 1979-04-11 | Fairchild Camera Instr Co | Production of a narrow opening to a surface of a material |
JPS5816337B2 (ja) * | 1975-06-13 | 1983-03-30 | 日本電気株式会社 | 半導体装置の製造方法 |
US4127864A (en) * | 1975-06-30 | 1978-11-28 | U.S. Philips Corporation | Semiconductor device |
NL7507733A (nl) * | 1975-06-30 | 1977-01-03 | Philips Nv | Halfgeleiderinrichting. |
US4061530A (en) * | 1976-07-19 | 1977-12-06 | Fairchild Camera And Instrument Corporation | Process for producing successive stages of a charge coupled device |
US4115797A (en) * | 1976-10-04 | 1978-09-19 | Fairchild Camera And Instrument Corporation | Integrated injection logic with heavily doped injector base self-aligned with injector emitter and collector |
US4111726A (en) * | 1977-04-01 | 1978-09-05 | Burroughs Corporation | Bipolar integrated circuit process by separately forming active and inactive base regions |
US4267557A (en) * | 1978-06-08 | 1981-05-12 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor device |
US4261763A (en) * | 1979-10-01 | 1981-04-14 | Burroughs Corporation | Fabrication of integrated circuits employing only ion implantation for all dopant layers |
US4392149A (en) * | 1980-03-03 | 1983-07-05 | International Business Machines Corporation | Bipolar transistor |
-
1979
- 1979-04-20 FR FR7910086A patent/FR2454698A1/fr active Granted
-
1980
- 1980-04-10 CA CA000349582A patent/CA1165901A/en not_active Expired
- 1980-04-14 US US06/139,932 patent/US4368573A/en not_active Expired - Lifetime
- 1980-04-15 DE DE19803014363 patent/DE3014363A1/de active Granted
- 1980-04-16 NL NL8002199A patent/NL8002199A/nl not_active Application Discontinuation
- 1980-04-17 GB GB8012671A patent/GB2047960B/en not_active Expired
- 1980-04-17 AU AU57536/80A patent/AU5753680A/en not_active Abandoned
- 1980-04-21 JP JP5180980A patent/JPS55141753A/ja active Granted
-
1985
- 1985-08-23 US US06/768,190 patent/US4608588A/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3940288A (en) * | 1973-05-16 | 1976-02-24 | Fujitsu Limited | Method of making a semiconductor device |
DE2813673A1 (de) * | 1977-04-12 | 1978-10-19 | Philips Nv | Verfahren zur herstellung einer halbleiteranordnung |
US4131497A (en) * | 1977-07-12 | 1978-12-26 | International Business Machines Corporation | Method of manufacturing self-aligned semiconductor devices |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3302352A1 (de) * | 1982-01-25 | 1983-09-08 | Hitachi, Ltd., Tokyo | Verfahren zur herstellung von integrierten halbleiterschaltungen |
US4469535A (en) * | 1982-01-25 | 1984-09-04 | Hitachi, Ltd. | Method of fabricating semiconductor integrated circuit devices |
DE3915650A1 (de) * | 1989-05-12 | 1990-11-15 | Siemens Ag | Verfahren zur strukturierung einer auf einem halbleiterschichtaufbau angeordneten schicht |
Also Published As
Publication number | Publication date |
---|---|
DE3014363C2 (de) | 1987-11-26 |
GB2047960B (en) | 1983-04-20 |
JPH0147901B2 (de) | 1989-10-17 |
US4608588A (en) | 1986-08-26 |
GB2047960A (en) | 1980-12-03 |
NL8002199A (nl) | 1980-10-22 |
FR2454698A1 (fr) | 1980-11-14 |
CA1165901A (en) | 1984-04-17 |
US4368573A (en) | 1983-01-18 |
FR2454698B1 (de) | 1982-09-03 |
AU5753680A (en) | 1980-10-23 |
JPS55141753A (en) | 1980-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3014363C2 (de) | ||
DE2745857C2 (de) | ||
DE2646308C3 (de) | Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten | |
DE1589810C3 (de) | Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE1764056C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE3245064C2 (de) | ||
EP0010624B1 (de) | Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen | |
DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
DE2502235C2 (de) | ||
DE69133316T2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE3334624C2 (de) | ||
EP0025854B1 (de) | Verfahren zum Herstellen von bipolaren Transistoren | |
DE2521568A1 (de) | Verfahren zum herstellen von integrierten halbleiterbauelementen | |
DE2626739A1 (de) | Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen | |
DE4116690A1 (de) | Elementisolationsaufbau einer halbleitereinrichtung und verfahren zur herstellung derselben | |
DE2729973A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
DE2103468C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
EP0005165A1 (de) | Verfahren zur Herstellung von isolierten Leitbereichen aus polykristallinem Silicium sowie entsprechend aufgebaute Halbleiteranordnungen mit Feldeffektelementen | |
DE1789024A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE2550346A1 (de) | Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements | |
DE3240162A1 (de) | Selbstjustierter leistungs-mosfet mit integralem source-basis-kurzschluss und verfahren zum herstellen derselben | |
DE2621165A1 (de) | Verfahren zum herstellen eines metallkontaktes | |
DE2541651C2 (de) | Verfahren zur Herstellung einer Ladungsübertragungsanordnung | |
DE2705468A1 (de) | Verfahren zur herstellung von transistoren durch ionenimplantation | |
DE2628382A1 (de) | Verfahren zum herstellen von aus aluminiumoxid bestehenden dielektrischen isolationszonen in integrierten schaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H01L 21/308 |
|
8125 | Change of the main classification |
Ipc: H01L 29/72 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |