DE4214302A1 - Verfahren zur herstellung einer cmos-struktur mit twin wells - Google Patents

Verfahren zur herstellung einer cmos-struktur mit twin wells

Info

Publication number
DE4214302A1
DE4214302A1 DE4214302A DE4214302A DE4214302A1 DE 4214302 A1 DE4214302 A1 DE 4214302A1 DE 4214302 A DE4214302 A DE 4214302A DE 4214302 A DE4214302 A DE 4214302A DE 4214302 A1 DE4214302 A1 DE 4214302A1
Authority
DE
Germany
Prior art keywords
well
oxide layer
layer
portions
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4214302A
Other languages
English (en)
Other versions
DE4214302C2 (de
Inventor
Dai Hoon Lee
Hyung Lim Ji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019910007187A external-priority patent/KR940009997B1/ko
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Priority to DE4244882A priority Critical patent/DE4244882C2/de
Priority claimed from DE4244882A external-priority patent/DE4244882C2/de
Publication of DE4214302A1 publication Critical patent/DE4214302A1/de
Application granted granted Critical
Publication of DE4214302C2 publication Critical patent/DE4214302C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer CMOS-Struktur bzw. einer CMOS-Einrichtung und insbesondere ein Verfahren für die Herstellung einer CMOS-Struktur mit Twin Wells, welches eine Stufe eliminieren kann, die auf einem Sili­ zium-Substrat auftritt.
Generell haben CMOS-Strukturen P-Typ-Well- und N-Typ-Well- Strukturen bzw. sogenannte P-Typ-Potentialtopfstrukturen und N- Typ-Potentialtopfstrukturen, welche in einem Substrat ausgebil­ det sind. Derartige Halbleiterstrukturen oder Einrichtungen, welche zwei Potentialtopfarten bzw. Wells von verschiedenem Typ haben, sind als sogenannte Twin-Well-Typ-Halbleiterstrukturen bekannt.
Beim bekannten Stand der Technik in Bezug auf Halbleiterstruk­ turen vom Twin-Well-Typ tritt eine problematische Stufe auf der Oberfläche des Silizium-Substrates auf, so daß die Charakteri­ stik der Halbleiterstruktur bzw. Einrichtung zerstört werden kann, wenn die Feld-Oxyd-Schicht, welche auf einem N-Well-Be­ reich aufgewachsen wurde, entfernt wird, nachdem der P-Well- Bereich auf einem Silizium-Substrat gebildet wurde.
Dementsprechend ist es Aufgabe der vorliegenden Erfindung, die­ ses obenstehend geschilderte Problem zu lösen und ein Verfahren bereitzustellen für die Herstellung einer CMOS-Struktur, welche Twin Wells hat, wobei das Verfahren in der Lage ist, die auf dem Silizium-Substrat auftretende Stufe zu eliminieren.
Die obenstehend erwähnte Aufgabe ist nur als eine von vielen möglichen anzusehen bei der Verwendung einiger der praktische­ ren und wichtigen Eigenschaften und Anwendungen der Erfindung. Viele andere, vorteilhafte Resultate können bei Anwendung der beschriebenen Erfindung auf verschiedene Weisen erhalten werden oder bei Modifizierung der Erfindung innerhalb des Rahmens der Offenbarung. Dementsprechend sind weitere Aufgaben und ein tie­ feres Verständnis der Erfindung unter Bezugnahme auf die Be­ schreibung der Erfindung zugänglich, welche nachstehend angege­ ben wird, und welche die bevorzugten Ausführungsformen und den Rahmen der Erfindung beschreiben, welcher unter anderem in den Ansprüchen definiert wird. Zu diesem Verständnis kann auf die beigefügten Zeichnungen Bezug genommen werden.
Das Verfahren der vorliegenden Erfindung für die Herstellung einer CMOS-Struktur, welche Twin Wells enthält, ohne daß dabei eine Stufe auf dem Silizium-Substrat auftritt, wird durch die Ansprüche definiert mit wenigstens zwei zugehörigen speziellen Ausführungsbeispielen, welche in den beigefügten Zeichnungen dargestellt sind.
Zum Zweck der Beschreibung der Erfindung in Kürze, wird angege­ ben, daß ein erstes Ausführungsbeispiel der Erfindung ein Ver­ fahren für die Herstellung einer CMOS-Einrichtung betrifft, wobei ein Silizium-Substrat bereitgestellt wird. Eine dicke Oxydschicht wird aufgebracht und eine erste Photoresist-Schicht wird darauffolgend auf dem Silizium-Substrat beschichtet.
Dann wird eine N-Well-Maskenstruktur gebildet durch Entfernen eines Teils der ersten Photoresist-Schicht, um Bereiche der dicken Oxydschicht darunter zu belichten und Ätzen in diese Be­ reiche der dicken Oxydschicht bis zu einem Grad, bei welchem nur die erwünschte Tiefe verbleibt, wobei ein Einstellungs- Schlüssel-Bereich definiert wird und eine dünne Oxydschicht ausgebildet wird. Eine N-Typ-Verunreinigung wird durch den be­ lichteten Bereich der dünnen Oxydschicht in das Silizium-Sub­ strat implantiert unter Verwendung der N-Well-Maskenstruktur. Die erste Photoresist-Schicht, welche auf der dicken Oxyd­ schicht verblieben ist, wird entfernt unter dabei erfolgender Belichtung der gesamten Oberfläche der Oxydschicht. Danach wird eine zweite Photoresist-Schicht auf der gesamten Struktur auf­ gebracht.
Danach wird eine P-Well-Maskenstruktur bzw. P-Potentialtopf- Maskenstruktur ausgebildet durch Entfernen von Bereichen der zweiten Photoresist-Schicht, mit der Ausnahme der Bereiche der zweiten Photoresist-Schicht, welche oberhalb dem definierten Einstellungs-Schlüssel-Bereich und dem N-Well-Bereich liegen, um einen Bereich der dicken Oxydschicht zu belichten und dann in diesen Bereich zu ätzen, bis dieser auf die erwünschte Tiefe reduziert ist, wobei ein P-Well-Bereich definiert wird und eine dünne Oxydschicht ausgebildet wird. Ein Implantationsprozeß von P-Typ-Verunreinigungen wird durch die belichtete dünne Oxydschicht vorgenommen, so daß die Verunreinigung in den Be­ reich des Silizium-Substrats implantiert wird, welcher in dem definierten P-Well-Bereich liegt, unter Verwendung der P-Well- Maskenstruktur, und daraufhin werden die verbleibenden Bereiche der zweiten Photoresist-Schicht entfernt.
Daraufhin werden ein N-Well-Bereich und ein P-Well-Bereich in dem Substrat durch Diffusion der N-Typ-Verunreinigung und der P-Typ-Verunreinigung in das Substrat durch einen "Drive-in"- Prozeß bzw. Einlagerungsprozeß ausgebildet.
Schließlich wird eine Oxydschicht, welche auf und in der Nähe der dünnen Oxydschicht aufgewachsen ist und eine Oxydschicht, welche auf der verbleibenden dicken Oxydschicht aufgewachsen ist, entfernt.
Ein weiteres Ausführungsbeispiel der vorliegenden Erfindung betrifft ein Verfahren für die Herstellung einer CMOS-Struktur bzw. CMOS-Einrichtung mit Twin Wells, bei welchen ein Silizium- Substrat bereitgestellt wird. Eine Oxydschicht als Unterlage und eine Nitritschicht werden abgeschieden und eine erste Pho­ toresist-Schicht wird schrittweise auf dem Silizium-Substrat beschichtet.
Dann wird eine N-Well-Maskenstruktur durch Entfernen eines Be­ reiches der ersten Photoresist-Schicht geformt, um Bereiche der Nitritschicht darunter zu belichten und Ätzen in die Nitrit­ schicht, wobei ein Einstellungs-Schlüssel-Bereich und ein N- Well-Bereich definiert wird. Eine N-Typ-Verunreinigung wird durch den belichteten Bereich der Oxydschicht-Unterlage in das Silizium-Substrat implantiert unter Verwendung der N-Well-Mas­ kenstruktur.
Die Anteile der ersten Photoresist-Schicht, welche auf der Ni­ tritschicht verbleiben, werden entfernt. Danach wird eine zwei­ te Photoresist-Schicht auf dem verbleibenden Bereich der Ni­ tritschicht und der teilweise belichteten Oxydschicht-Unterlage beschichtet.
Dann wird eine P-Well-Maskenstruktur ausgebildet durch Ent­ fernen von Bereichen auf der zweiten Photoresist-Schicht mit der Ausnahme solcher Bereiche der zweiten Photoresist-Schicht, welche oberhalb der definierten Einstellungs-Schlüssel-Bereiche und der N-Well-Bereiche liegen, um Bereiche der Nitritschicht darunter zu belichten und in diese Bereiche der Nitritschicht zu ätzen, wobei ein P-Well-Bereich definiert wird. Ein P-Typ- Verunreinigungs-Implantationsprozeß wird durch die belichteten Anteile der Oxydschicht-Unterlage durchgeführt, so daß die Ver­ unreinigungen in die Bereiche des Silizium-Substrates implan­ tiert werden, welche in dem definierten P-Well-Bereich liegen, unter Verwendung der P-Well-Maskenstruktur. Die verbleibenden Bereiche der zweiten Photoresist-Schicht werden entfernt.
Danach wird ein N-Well-Bereich und ein P-Well-Bereich in dem Substrat durch Diffusion der N-Typ-Verunreinigungen und der P- Typ-Verunreinigungen in das Substrat hinein durch die Oxyd­ schicht-Unterlage, durch einen "Drive-in"-Prozeß bzw. einen Einlagerungsprozeß ausgebildet. Schließlich werden die verblei­ benden Bereiche der Nitritschicht und einer Feld-Oxydschicht, welche auf und in der Nähe der Oxydschicht-Unterlage aufge­ wachsen sind, entfernt.
Die praktischeren und wichtigen Eigenschaften der vorliegenden Erfindung wurden obenstehend, im Hinblick darauf umrissen, daß die detaillierte Beschreibung der Erfindung, welche folgt, bes­ ser zu verstehen ist, und daß der vorliegende Beitrag zum Stand der Technik voll gewürdigt werden kann. Zusätzliche Eigenschaf­ ten der Erfindung, welche nachstehend beschrieben werden, sind ebenfalls Teil des Inhalts der Ansprüche der Erfindung.
Für ein besseres Verständnis der Natur und der Vorteile der Erfindung wird Bezug genommen auf die nachfolgende detaillierte Beschreibung der Erfindung zusammen mit den beigefügten Zeich­ nungen. Es zeigen:
Fig. 1A bis Fig. 1D Prozeßschritte für die Herstellung einer CMOS- Struktur bzw. Einrichtung mit Twin Wells gemäß dem bekannten Stand der Technik,
Fig. 2A bis Fig. 2D Prozeßschritte für die Herstellung einer CMOS- Struktur bzw. Einrichtung mit Twin Wells ohne eine Stufe, welche auf dem Silizium-Substrat auftritt in Übereinstimmung mit dem ersten Aus­ führungsbeispiel der vorliegenden Erfindung,
Fig. 3A bis Fig. 3D Prozeß-Schritte für die Herstellung einer CMOS- Struktur bzw. Einrichtung mit Twin Wells, ohne eine Stufe, welche auf einem Silizium-Substrat auftritt, in Übereinstimmung mit dem zweiten Ausführungsbeispiel der vorliegenden Erfindung.
Die jeweiligen Bezugszeichen, welche in der detaillierten, nachfolgenden Beschreibung Verwendung finden, bezeichnen die jeweiligen Bezugszeichen bei den beigefügten Zeichnungsteilen und sind bei sämtlichen Ansichten der Zeichnungen anwendbar.
Fig. 1A bis Fig. 1D repräsentieren Prozeßschritte für die Herstellung einer CMOS-Struktur mit Twin Wells gemäß den be­ kannten Verfahren.
Unter Bezugnahme auf Fig. 1A wird eine Oxydschicht-Unterlage auf einem Silizium-Substrat 1 aufgebracht bzw. aufgewachsen gelassen und eine Nitritschicht 3 wird abgeschieden bzw. aufge­ bracht und eine Photoresistschicht 4 wird darauf schrittweise beschichtet. Danach wird eine N-Well-Maskenstruktur ausgebildet durch Entfernen von Bereichen der Photoresist-Schicht 4 und der Nitritschicht 3 um Stellen bzw. Bereiche auf der Oxydschicht- Unterlage 2 zu belichten, wobei ein Einstell-Schlüssel-Bereich 15A und ein N-Well-Bereich 2A ausgebildet wird. Danach wird eine N-Typ-Verunreinigung durch die Oxydschicht-Unterlage 2 in Bereiche des Silizium-Substrates 1, welche an dem definierten Einstell-Schlüssel-Bereich 15A und dem N-Well-Bereich 2A lie­ gen, unter Verwendung der N-Well-Maskenstruktur implantiert.
Es sollte beachtet werden, daß der Einstell-Schlüssel 15 ober­ halb einer Anriß- bzw. Aufrißlinie (scirbe line) ausgebildet wird.
Fig. 1B illustriert eine Querschnittsansicht einer CMOS-Struk­ tur mit Twin Wells, bei welcher Bereiche der Photoresist- Schicht 4, welche in Fig. 1A dargestellt sind, entfernt sind, und eine Feld-Oxydschicht 5 auf und neben der belichteten Oxyd­ schicht-Unterlage 2 auf dem Silizium-Substrat 1 aufwachsen ge­ lassen wurde.
Bezugnehmend auf Fig. 1C, in Verbindung mit dem in Fig. 1B beschriebenen Verfahren, werden die verbleibenden Bereiche der Nitritschicht 3, welche in Fig. 1C dargestellt ist, entfernt und eine P-Typ-Verunreinigung durch die die Oxydschicht-Unter­ lage 2 in die Bereiche des Silizium-Substrates 1 implantiert mit Ausnahme der Bereiche des definierten Einstell-Schlüssel- Bereichs 15A und des N-Well-Bereichs 2A.
Fig. 1D stellt einen Querschnitt einer CMOS-Struktur bzw. Ein­ richtung mit Twin Wells dar, bei welcher gezeigt wird, daß die implantierten N-Typ-Verunreinigungen und die P-Typ-Verunreini­ gungen, welche in Fig. 1C dargestellt sind, in das Silizium- Substrat 1 durch einen thermischen "Drive-in"-Prozeß bzw. Ein­ lagerungsprozeß eindiffundiert werden und wobei ein N-Well-Be­ reich 6 und ein P-Well-Bereich 7 ausgebildet wird in dem Sili­ zium-Substrat 1; danach wird die Feld-Oxydschicht 5 und Oxyd­ schicht-Unterlage 2 entfernt.
Jedoch, wie aus Fig. 1D zu entnehmen ist, tritt das Problem auf, daß eine Stufe auf der Oberfläche des Siliziumssubstrates 1 ausgeformt wurde, in welcher ein N-Well-Bereich 6 und ein P- Well-Bereich 7 ausgebildet wurde.
Die Fig. 2A bis 2D zeigen die Verfahrensschritte für die Herstellung einer CMOS-Struktur bzw. Einrichtung mit Twin Wells, ohne daß eine Stufe auf dem Silizium-Substrat 1 auf­ tritt, in Übereinstimmung mit dem ersten Ausführungsbeispiel der vorliegenden Erfindung.
Bezugnehmend auf Fig. 2A wird eine dicke Oxydschicht 10 auf einem Silizium-Substrat 1 ausgebildet; danach wird eine erste Photoresist-Schicht 11 bzw. Photolackschutzschicht 11 oder Pho­ toschutzschicht 11 auf der dicken Oxydschicht 10 beschichtet.
Danach werden die Bereiche der ersten Photoresist-Schicht 11, in welchen ein Einstellungs-Schlüssel-Bereich 15A und ein N- Well-Bereich 13A definiert werden, enfernt unter Verwendung einer N-Well-Maskenstruktur.
Als nächstes werden die Bereiche der dicken Oxydschicht 10 auf dem Substrat 1, welche an dem definierten Einstell-Schlüssel- Bereich 15A und dem N-Well-Bereich 13A angeordnet sind, ent­ fernt bis zu einem Grade, bei welchem die erwünschte Oxydtiefe von 500 Å bis 2000 Å verbleibt, wobei eine dünne Oxydschicht 10′ auf dem Silizium-Substrat 1 ausgebildet wird und es sollte beachtet werden, daß der Einstell-Schlüssel 15 oberhalb der An­ riß- bzw. Aufrißlinie, welche in Fig. 2A illustriert ist, aus­ gebildet ist. Nachdem das vorstehende Verfahren abgeschlossen ist, wird eine N-Typ-Verunreinigung durch die belichteten Be­ reiche der dünnen Oxydschicht 10′ in die Bereiche des Silizium- Substrates 1 darunter implantiert.
Fig. 2B zeigt einen Querschnitt einer CMOS-Struktur bzw. Ein­ richtung, welche Twin Wells hat, bei welcher dargestellt ist, daß die verbleibenden Bereiche der ersten Photoresist-Schicht 11, welche in Fig. 2A dargestellt ist, auf der dicken Oxyd­ schicht 10 sämtlich entfernt sind und eine zweite Photoresist- Schicht 12 ist auf der gesamten Struktur aufgebracht bzw. be­ schichtet.
Danach wird der Bereich der zweiten Photoresist-Schicht 12 mit der Ausnahme solcher Bereiche der zweiten Photoresist-Schicht, welche oberhalb des definierten Einstell-Schlüssel-Bereichs 15A und des N-Well-Bereichs 13A angeordnet sind, entfernt unter Verwendung einer P-Well-Maskenstruktur.
Als nächstes werden Bereiche der dicken Oxydschicht 10 unter dem Bereich der zweiten Photoresist-Schicht 12 entfernt bis zu einem Grade, bei welchem nur die erwünschte Tiefe verbleibt, wobei eine dünne Oxydschicht 10′ ausgebildet wird.
Danach wird eine P-Typ-Verunreinigung durch die belichteten Bereiche der dünnen Oxydschicht 10′ in das Substrat 10 an bzw. in dem definierten P-Well-Bereich 14A implantiert unter Verwen­ dung einer P-Well-Maskenstruktur.
Bezugnehmend auf Fig. 2C, ist der verbleibende Anteil der zweiten Photoresist-Schicht 12 auf dem Bereich der dicken Oxyd­ schicht 10 und der dünnen Oxydschicht 10′, welche in Fig. 2B dargestellt ist, entfernt.
Als nächstes wird die implantierte P-Typ-Verunreinigung und die N-Typ-Verunreinigung in das Silizium-Substrat 1 durch einen thermischen "Drive-in"-Prozeß eindiffundiert und dabei ein P- Well-Bereich und ein N-Well-Bereich 13 in dem Silizium-Substrat 1 ausgebildet. An dieser Stelle sollte Beachtung finden, daß eine Oxydschicht 10A auf und neben der dünnen Oxydschicht auf­ gewachsen wurde und es wurde ebenfalls eine Oxydschicht 10A weiterhin auf der dicken Oxydschicht 10 aufgewachsen, wie in Fig. 2C dargestellt.
Fig. 2D zeigt eine Querschnittdarstellung einer CMOS-Struktur bzw. CMOS-Einrichtung mit Twin Wells, bei welcher dargestellt wird, daß sämtliche der Oxydschichten 10, 10A, 10′ entfernt wurden und dabei ein P-Well-Bereich 14 und ein N-Well-Bereich 13 in dem Silizium-Substrat 1 ausgebildet wurden, ohne daß eine Stufe aufgetreten ist.
In den Fig. 3A bis 3D werden die Schritte für die Herstel­ lung einer CMOS-Struktur bzw. Einrichtung mit Twin Wells darge­ stellt, bei welcher eine Stufe auf dem Silizium-Substrat 1 nicht auftritt, in Übereinstimmung mit dem zweiten Ausführungs­ beispiel der vorliegenden Erfindung.
Bezugnehmend auf Fig. 3A wird eine Oxydschicht-Unterlage 21 und eine Nitritschicht 22 auf dem Silizium-Substrat 1 nachein­ ander ausgebildet. Danach wird eine erste Photoresist-Schicht 23 auf der Nitritschicht 22 beschichtet. Als nächstes werden die Bereiche der ersten Photoresist-Schicht 23, an welchen ein Einstell-Schlüssel-Bereich 15A und ein N-Well-Bereich 25A defi­ niert werden, entfernt, und die belichteten Anteile der Nitrit­ schicht 22 darunter werden entfernt. Nachdem der vorstehend beschriebene Prozess abgeschlossen ist, wird eine N-Typ-Verun­ reinigung durch die belichteten Bereiche der Oxyd-Schicht-Un­ terlage 21 in die Bereiche des Silizium-Substrates 1 darunter implantiert.
Fig. 3B zeigt eine Querschnittansicht einer CMOS-Struktur bzw. Einrichtung mit Twin Wells, bei welcher dargestellt ist, daß die verbleibenden Bereiche der Photoresist-Schicht 23, welche in Fig. 3A dargestellt ist, auf der Nitritschicht 22 entfernt werden, und eine zweite Photoresist-Schicht 24 auf der gesamten Struktur aufgebracht ist.
Danach werden die Anteile der zweiten Photoresist-Schicht 24, mit der Ausnahme der Bereiche der zweiten Photoresist-Schicht 24, welche über dem definierten Einstell-Schlüssel-Bereich 15A und dem N-Well-Bereich liegen, entfernt und die belichteten Bereiche der Nitritschicht 22 darunter entfernt.
Danach wird eine P-Typ-Verunreinigung durch die Oxydschicht- Unterlage 21, welche in dem definierten P-Well-Bereich 26A an­ geordnet ist, in das Silizium-Substrat implantiert unter Ver­ wendung einer P-Well-Maskenstruktur.
Bezugnehmend auf Fig. 3C werden alle verbleibenden Bereiche der zweiten Photoresist-Schicht 24, welche in Fig. 3B darge­ stellt sind, entfernt. Danach werden die implantierten P-Typ- Verunreinigungen und die N-Typ-Verunreinigungen in das Silizi­ um-Substrat durch einen thermischen "Drive-in"-Prozeß eindif­ fundiert, wobei ein P-Well-Bereich 26 und ein N-Well-Bereich 25 in dem Silizium-Substrat 1 ausgebildet wird. An dieser Stelle, wie in Fig. 3C dargestellt, wird eine Feld-Oxydschicht 21A auf und neben der belichteten Oxydschicht-Unterlage 21 auf dem Si­ lizium-Substrat 1 aufgewachsen.
Fig. 3D zeigt eine Querschnittdarstellung einer CMOS-Struktur bzw. Einrichtung mit Twin Wells, bei welcher dargestellt ist, daß die verbleibenden Bereiche der Nitritschicht 22 und der Oxydschicht-Unterlage 21 und der Feld-Oxydschicht 21A sämtlich entfernt sind. Wie in Fig. 3D dargestellt ist, kann die Stufe auf dem Silizium-Substrat 1, auf welchem der P-Well-Bereich 26 und der N-Well-Bereich 25 ausgebildet sind, eliminiert werden.
Es sollte beachtet werden, daß eine N-Kanal-Feld-Stopp-Implan­ tationsmaske anstelle der P-Well-Maske verwendet werden kann, wie bei dem ersten Ausführungsbeispiel (Fig. 2A bis Fig. 2D) und dem zweiten Ausführungsbeispiel (Fig. 3A bis Fig. 3D) beschrieben wurde. Bei dem relevanten Schritt wird eine P-Typ- Verunreinigung in das Silizium-Substrat implantiert, ohne eine separate P-Well-Maske, und dabei kann ein Twin-Well-Struktur ausgebildet werden, ohne daß eine Stufe auf dem Silizium-Sub­ strat auftritt.
Wie vorstehend beschrieben, kann bei Verwendung der vorliegen­ den Erfindung der auf dem Silizium-Substrat auftretende Schritt eliminiert werden, wenn eine CMOS-Struktur bzw. Einrichtung mit Twin Wells unter Verwendung eines LOCOS-Prozesses, dem soge­ nannten "Local Oxide Silicon Isolation Prozess", in bekannter Weise hergestellt wird, und ein separater Maskenprozeß ist nicht nötig für die Ausbildung eines Einstell-Schlüssels, da der Einstell-Schlüssel simultan mit der Ausbildung eines N- Well-Bereiches erzeugt werden kann unter Verwendung einer N- Well-Maskenstruktur.
Obwohl die Erfindung in ihren bevorzugten Ausführungsformen mit einem gewissen Grad an Spezialisierung beschrieben wurde, ist es dem Fachmann bewußt, daß die vorliegende Beschreibung der bevorzugten Ausführungsformen nur in Bezug auf Beispiele vor­ genommen wurde, und daß viele Änderungen der Details der Kon­ struktion der Kombination und der Anordnung von Teilen vorge­ nommen werden kann, ohne von dem Geist der Erfindung abzuwei­ chen und ihren Rahmen zu verlassen.
Unter Twin Wells oder Wells sind erfindungsgemäß auch sämtliche in der Halbleitertechnik übliche Potentialstrukturen vom N- oder P-Typ zu verstehen.
Es wird ein Verfahren für die Herstellung einer CMOS-Halblei­ terstruktur, welche Twin Wells aufweist, beschrieben. Das Ver­ fahren der Herstellung der CMOS-Struktur umfaßt die nachfolgen­ den Schritte. Ein Silizium-Substrat wird bereitgestellt. Eine dicke Oxydschicht wird auf gebracht und eine erste Photoresist- Schicht wird sequenziell auf das Silizium-Substrat beschichtet.
Danach wird ein N-Well-Maskenmuster durch Entfernen eines An­ teils der ersten Photoresist-Schicht geformt, wobei ein Ein­ stell-Schlüssel-Bereich und ein N-Well-Bereich definiert wird, und Formen einer dünnen Oxydschicht auf diesen Bereichen. Ein N-Typ-Verunreinigungs-Implantationsprozeß wird danach ausge­ führt durch belichtete Bereiche der dünnen Oxydschicht in das Silizium-Substrat, und die Anteile der ersten Photoresist- Schicht, welche auf der dicken Oxydschicht verblieben sind, werden entfernt, um somit die gesamte Oberfläche der dicken Oxydschicht zu belichten. Eine zweite Photoresist-Schicht wird auf der gesamten Oberfläche der Oxydschicht aufgebracht.
Danach wird ein P-Well-Maskenmuster durch Entfernen von Antei­ len der zweiten Photoresist-Schicht ausgebildet, wobei ein P- Well-Bereich definiert wird und eine dünne Oxydschicht darauf ausgebildet wird. Ein P-Typ-Verunreinigungs-Diffusionsprozeß wird durch belichtete Anteile der dünnen Oxydschicht in das Silizium-Substrat hinein durchgeführt, un die verbleibenden An­ teile der zweiten Photoresist-Schicht werden entfernt.
Danach werden ein N-Well-Bereich und ein P-Well-Bereich in dem Substrat durch Diffusion der N-Typ-Verunreinigung und der P- Typ-Verunreinigung in das Substrat hinein durch einen "Drive- In"-Prozeß bzw. einen Einlagerungsprozeß ausgebildet, und eine Oxydschicht, welche auf und neben der dünnen Oxydschicht aufge­ wachsen ist und die dicke Oxydschicht entfernt.

Claims (9)

1. Verfahren für die Herstellung einer CMOS-Struktur bzw. einer CMOS-Einrichtung, welche Twin Wells hat, wobei das Verfahren enthält:
Bereitstellen eines Silizium-Substrates;
Sequentielles Aufbringen einer dicken Oxydschicht und Be­ schichten des Silizium-Substrates mit einer ersten Photo­ resist-Schicht;
Ausbilden einer N-Well-Maskenstruktur durch Entfernen ei­ nes Anteils der ersten Photoresist-Schicht, um Bereiche der dicken Oxydschicht darunter zu belichten und Ätzen in diese Bereiche der dicken Oxydschicht, bis dieselbe zu einer erwünschten Tiefe reduziert ist, wobei ein Einstell- Schlüssel-Bereich und ein N-Well-Bereich definiert wird, und Formen einer dünnen Oxydschicht auf diesen Bereichen;
Durchführen eines N-Typ-Verunreinigungs-Implantationspro­ zesses durch die belichteten Bereiche der dünnen Oxyd­ schicht in die Bereiche des Silizium-Substrates, welche an dem definierten Einstell-Schlüssel-Bereich und dem N-Well- Bereich angeordnet sind, unter Verwendung der N-Well-Mas­ kenstruktur;
Entfernen der ersten Photoresist-Schicht-Anteile, welche auf der dicken Oxydschicht verblieben sind, um dabei die gesamte Oberfläche der dicken Oxydschicht zu belichten;
Beschichten der gesamten Struktur mit einer zweiten Photo­ resist-Schicht;
Formen einer P-Well-Maskenstruktur durch Entfernen von Anteilen der zweiten Photoresist-Schicht, mit Ausnahme der Anteile der zweiten Photoresist-Schicht, welche über dem definierten Einstell-Schlüssel-Bereich und dem N-Well-Be­ reich angeordnet sind, um einen Anteil der dicken Oxyd­ schicht zu belichten und danach Ätzen in diese Schicht, bis dieselbe zu der erwünschten Tiefe reduziert ist, wobei ein P-Well-Bereich definiert wird, und Ausbilden einer dünnen Oxydschicht auf diesem Bereich;
Durchführen eines P-Typ-Verunreinigungs-Implantationspro­ zesses durch die belichteten Anteile der dünnen Oxyd­ schicht in die Bereiche des Silizium-Substrates, welche in dem definierten P-Well-Bereich angeordnet sind, unter Ver­ wendung der P-Well-Maskenstruktur;
Entfernen der verbleibenden Anteile der zweiten Photore­ sist-Schicht;
Ausbilden eines N-Well-Bereiches und eines P-Well-Berei­ ches in dem Substrat durch Diffusion der N-Typ-Verunreini­ gung und der P-Typ-Verunreinigung in das Substrat hinein durch einen "Drive-In"-Prozeß; und
Entfernen der zwei Oxydschichten, welche jeweils auf und in der Nähe der dünnen Oxydschicht und auf der verblei­ benden dicken Oxydschicht aufgewachsen sind.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Einstell-Schlüssel-Bereich simultan mit dem N- Well-Bereich durch einen Ein-Schritt-Prozeß ausgebildet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine N-Kanal-Feld-Stop-Implantationsmaske anstelle der P-Well-Maskenstruktur verwendet wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Einstell-Schlüssel eine Dicke von 500 Å bis zu 2000 Å aufweist.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die N-Typ-Verunreinigung und die P-Typ-Verunreinigung, welche in dem Substrat ausgebildet sind, weiter in das Substrat diffundiert werden durch einen "Drive-In"-Prozeß oder einen Einlagerungsprozeß.
6. Verfahren für die Herstellung einer CMOS-Struktur, welche Twin Wells aufweist, wobei das Verfahren enthält:
Bereitstellen eines Silizium-Substrates;
sequentielles Aufbringen einer Oxydschicht-Unterlage oder einer Oxydschicht-Trägerschicht und einer Nitritschicht und Beschichten des Silizium-Substrates mit einer ersten Photoresist-Schicht;
Ausbilden einer N-Well-Maskenstruktur durch Entfernen ei­ nes Anteils der ersten Photoresist-Schicht, um Bereiche der Nitritschicht darunter zu belichten und Ätzen in die Nitritschicht, wobei ein Einstell-Schlüssel-Bereich und ein N-Well-Bereich definiert wird;
Durchführen eines N-Typ-Verunreinigungs-Implantationspro­ zesses durch die belichteten Anteile der Oxydschicht-Un­ terlage in Bereiche des Silizium-Substrates, welche in dem definierten Einstell-Schlüssel-Bereich und dem N-Well-Be­ reich angeordnet sind, unter Verwendung der N-Well-Masken­ struktur;
Entfernen der ersten Photoresist-Schicht-Anteile, welche auf der Nitritschicht verblieben sind;
Beschichten einer zweiten Photoresist-Schicht auf den ver­ bleibenden Anteilen der Nitritschicht und den belichteten Bereichen der Oxydschicht-Unterlage;
Ausbilden einer P-Well-Maskenstruktur durch Entfernen von Anteilen der zweiten Photoresist-Schicht mit der Ausnahme solcher Anteile der zweiten Photoresist-Schicht, welche über dem definierten Einstell-Schlüssel-Bereich und dem N- Well-Bereich angeordnet sind, um die Nitritschicht zu be­ lichten und Ätzen in die Nitritschicht, wobei ein P-Well- Bereich definiert wird;
Durchführen eines P-Well-Verunreinigungs-Implantationspro­ zesses durch die belichteten Bereiche der Oxydschicht-Un­ terlage in die Bereiche des Silizium-Substrates, welche an dem definierten P-Well-Bereich angeordnet sind, unter Ver­ wendung der P-Well-Maskenstruktur;
Entfernen der verbleibenden Anteile der zweiten Photore­ sist-Schicht;
Ausbilden eines N-Well-Bereiches und eines P-Well-Berei­ ches in dem Substrat durch Diffusion der N-Typ-Verunreini­ gung und der P-Typ-Verunreinigung in das Substrat durch einen "Drive-In"-Prozeß, und
Entfernen einer Feld-Oxydschicht, welche auf und in der Nähe der belichteten Oxydschicht-Unterlage und den ver­ bleibenden Anteilen der Nitritschicht aufgewachsen ist.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, der Einstell-Schlüssel-Bereich simultan mit dem N-Well- Bereich durch einen Ein-Schritt-Prozeß ausgebildet wird.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß eine N-Kanal-Feld-Stop-Implantationsmaske verwendet wird anstelle der P-Well-Maskenstruktur.
9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die N-Typ-Verunreinigung und die P-Typ-Verunreinigung, welche in dem Substrat ausgebildet sind, weiter in das Substrat durch einen "Drive-In"-Prozeß implantiert werden.
DE4214302A 1991-05-03 1992-04-30 Verfahren zur Herstellung einer CMOS-Struktur mit Doppelwannen Expired - Lifetime DE4214302C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4244882A DE4244882C2 (de) 1991-05-03 1992-04-30 Verfahren zur Herstellung einer CMOS-Struktur mit Doppelwannen

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019910007187A KR940009997B1 (ko) 1991-05-03 1991-05-03 Cmos의 단차없는 두개의 웰 제조방법
DE4244882A DE4244882C2 (de) 1991-05-03 1992-04-30 Verfahren zur Herstellung einer CMOS-Struktur mit Doppelwannen

Publications (2)

Publication Number Publication Date
DE4214302A1 true DE4214302A1 (de) 1992-11-05
DE4214302C2 DE4214302C2 (de) 2000-01-13

Family

ID=25921930

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4214302A Expired - Lifetime DE4214302C2 (de) 1991-05-03 1992-04-30 Verfahren zur Herstellung einer CMOS-Struktur mit Doppelwannen

Country Status (1)

Country Link
DE (1) DE4214302C2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0562309A2 (de) * 1992-03-25 1993-09-29 Texas Instruments Incorporated Planares Verfahren unter Verwendung von gemeinsamen Ausrichtungsmarken für die Wannenimplantierungen
EP0564191A2 (de) * 1992-03-31 1993-10-06 STMicroelectronics, Inc. Struktur und Verfahren zur Herstellung von integrierten Schaltungen
EP0764983A2 (de) * 1995-09-19 1997-03-26 Siemens Aktiengesellschaft Halbleiteranordnung und Verfahren zu ihrer Herstellung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4684971A (en) * 1981-03-13 1987-08-04 American Telephone And Telegraph Company, At&T Bell Laboratories Ion implanted CMOS devices
US4975757A (en) * 1977-07-04 1990-12-04 Kabushiki Kaisha Toshiba Complementary semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975757A (en) * 1977-07-04 1990-12-04 Kabushiki Kaisha Toshiba Complementary semiconductor device
US4684971A (en) * 1981-03-13 1987-08-04 American Telephone And Telegraph Company, At&T Bell Laboratories Ion implanted CMOS devices

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0562309A2 (de) * 1992-03-25 1993-09-29 Texas Instruments Incorporated Planares Verfahren unter Verwendung von gemeinsamen Ausrichtungsmarken für die Wannenimplantierungen
EP0562309A3 (de) * 1992-03-25 1998-10-07 Texas Instruments Incorporated Planares Verfahren unter Verwendung von gemeinsamen Ausrichtungsmarken für die Wannenimplantierungen
EP0564191A2 (de) * 1992-03-31 1993-10-06 STMicroelectronics, Inc. Struktur und Verfahren zur Herstellung von integrierten Schaltungen
EP0564191A3 (en) * 1992-03-31 1994-11-02 Sgs Thomson Microelectronics Structure and method for fabricating integrated circuits
EP0764983A2 (de) * 1995-09-19 1997-03-26 Siemens Aktiengesellschaft Halbleiteranordnung und Verfahren zu ihrer Herstellung
EP0764983A3 (de) * 1995-09-19 1997-04-02 Siemens Aktiengesellschaft Halbleiteranordnung und Verfahren zu ihrer Herstellung
US5962901A (en) * 1995-09-19 1999-10-05 Siemens Aktiengesellschaft Semiconductor configuration for an insulating transistor

Also Published As

Publication number Publication date
DE4214302C2 (de) 2000-01-13

Similar Documents

Publication Publication Date Title
EP0842532B1 (de) Verfahren zum erzeugen einer abstandsschicht in einer struktur
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE2661098C2 (de)
DE4212503C2 (de) Verfahren zur Herstellung eines Feldisolatorbereichs in einer Halbleitervorrichtung
DE19520958C2 (de) Halbleitervorrichtung mit Wannenbereichen und Verfahren zur Herstellung der Halbleitervorrichtung
DE112009001476T5 (de) Verfahren zum Herstellen von Halbleiterstrukturen und mittels solcher Verfahren erhaltene Halbleiterstrukturen
DE10134484A1 (de) Verfahren zur Verhinderung eines Biegens von Halbleiterschichten und anhand des Verfahrens hergestellte Halbleitervorrichtung
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE10214066A1 (de) Halbleiterelement mit retrogradem Dotierprofil in einem Kanalgebiet und ein Verfahren zur Herstellung desselben
DE2615754C2 (de)
DE102004031708A1 (de) Technik zum Herstellen eines Substrats mit kristallinen Halbleitergebieten unterschiedlicher Eigenschaften
DE10261307A1 (de) Halbleiterelement mit einer verbesserten Spannungsoberflächenschicht und Verfahren zur Herstellung einer Spannungsoberflächenschicht in einem Halbleiterelement
DE2617293B2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19654686A1 (de) Verfahren zum Herstellen einer Dreifachwanne in einer Halbleitervorrichtung
DE4214302A1 (de) Verfahren zur herstellung einer cmos-struktur mit twin wells
DE10218381A1 (de) Verfahren zur Herstellung einer oder mehrerer einkristalliner Schichten mit jeweils unterschiedlicher Gitterstruktur in einer Ebene einer Schichtenfolge
DE112006000558T5 (de) Schmale Halbleitergrabenstruktur
DE10207122A1 (de) Ein Verfahren zur Herstellung von Schichten aus Oxid auf einer Oberfläche eines Substrats
EP0964455A1 (de) SOI-Halbleiteranordnung und Verfahren zur Herstellung derselben
DE19859090A1 (de) Verfahren zum Aufwachsen von Gateoxiden
DE102007040869B4 (de) Verfahren zur Herstellung eines Hochvolt-CMOS-Bauelementes und Bauelement
DE4244882C2 (de) Verfahren zur Herstellung einer CMOS-Struktur mit Doppelwannen
DE19549155A1 (de) Verfahren zur Herstellung einer Trennung bzw. Isolierung zwischen Halbleitereinrichtungen
DE19527146A1 (de) Verfahren zur Herstellung eines selbstjustierten Kontaktes und eines dotierten Bereichs
EP0766305B1 (de) Verfahren zur Herstellung von BiCMOS-Schaltungen auf SOI

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 4244882

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 4244882

AH Division in

Ref country code: DE

Ref document number: 4244882

Format of ref document f/p: P

AH Division in

Ref country code: DE

Ref document number: 4244882

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right